

Capítulo 10 — Diseño de PCB: Guías Prácticas

Objetivo

Aprender las reglas fundamentales para diseñar placas de circuito impreso (PCB) profesionales: dimensionado de trazas, planos de tierra, desacople, vías, DFM y seguridad eléctrica.

10.1 Ancho de Traza vs Corriente

El ancho de una traza determina cuánta corriente puede transportar sin calentarse excesivamente. La regla práctica: **1 oz/ft² de cobre ≈ 35 µm de espesor**.

 **Regla rápida**

Para 1 oz de cobre exterior: **1 mm de ancho ≈ 1 A** (incremento de temperatura ~10°C). Para capas internas reducir 30-50%.

Tabla 10.1: Ancho de traza recomendado para ΔT = 10°C (cobre 1 oz/ft², exterior)

Corriente (A)	Ancho mínimo (mm)	Ancho mínimo (mil)	Aplicación típica
0.1 A	0.15	6	Señal digital, sensores
0.3 A	0.35	14	LED individuales, lógica
0.5 A	0.60	24	ICs pequeños, opamps
1.0 A	1.00	40	Alimentación ICs, MCU
1.5 A	1.50	60	Fuentes pequeñas
2.0 A	2.30	90	Power rails principales
3.0 A	4.00	160	Motores DC pequeños
5.0 A	7.50	300	Convertidores DC-DC
8.0 A	12.0	470	Potencia media
10.0 A	17.0	670	Alimentación principal

Fórmula IPC-2221 (aproximada):

Donde A = área de sección transversal (mil²), k = 0.048 (capa exterior), k = 0.024 (capa interior)

Calculadora de Ancho de Trazo**Dimensionado de Trazo**

Corriente (A):

2

Temperatura ambiente (°C):

25

Capa:

Exterior

Cobre (oz/ft²):

1 oz (35µm)



Introduce los valores y pulsa Calcular

10.2 Plano de Tierra (Ground Plane)

El plano de tierra es la base de cualquier diseño PCB bien hecho. Proporciona referencia estable, protección EMC y retorno de corriente.

Principios fundamentales:

Continuidad: El plano debe ser lo más continuo posible. Evitar cortes y slots.

Ruta de retorno: Toda corriente retorna por el camino de menor impedancia (inmediatamente bajo la traza de señal).

Partición por dominios: separar AGND (análogo), DGND (digital), PGND (potencia) conectándolos en un solo punto.




Figura 10.1: Partición de planos de tierra con conexión en estrella

✓ Buenas prácticas del plano de tierra

1. Usar al menos una capa completa dedicada al GND
2. Colocar vías de "stitching" entre planos en diferentes capas (cada $\leq \lambda/20$)
3. Nunca cruzar una traza de señal de alta velocidad sobre una ranura en el plano
4. Col condensadores de desacorde cerca de los pines de alimentación
5. Ruta de alimentación en estrella para evitar bucles

10.3 Capacitores de Desacoplo (Decoupling)

Los condensadores de desacople proporcionan energía instantánea a los ICs y filtran el ruido de alta frecuencia.

Reglas de colocación:

Regla	Descripción	Valor
Cap para cada IC	Mínimo 1 condensador por IC	100 nF cerámico (MLCC)
Colocación	Lo más cerca posible del pin VCC	< 3 mm del pin
Capacidad de bulk	Por cada grupo de 5-10 ICs	10 μ F - 100 μ F tantalum o MLCC
Frecuencia múltiple	Usar 2-3 valores para cubrir el espectro	100pF + 10nF + 1 μ F
Tipo	MLCC X7R o X5R para < 1 μ F	ESR bajo es crítico


Regla	Descripción	Valor
Posición VCC/GND	Entre pin VCC y via al plano GND	Trayectoria mínima de retorno

Impedancia de un condensador (modelo simplificado):

La impedancia mínima ocurre en la frecuencia de resonancia:

Diagrama de colocación correcta vs incorrecta:

✗ INCORRECTO



✓ CORRECTO




Figura 10.2: Colocación incorrecta (largas trazas) vs correcta (junto al pin)

10.4 Capacidad de Corriente de Vías

Las vías transportan corriente entre capas y también disipan calor. Su resistencia y capacidad dependen de las dimensiones.

Resistencia de una via (cilíndrica):

Donde $\rho = 1.72 \times 10^{-8} \Omega \cdot \text{m}$ (cobre), l = espesor del PCB (1.6mm), D = diámetro del drill, t = grosor de cobre

Tabla 10.2: Capacidad de corriente de vías ($\Delta T = 10^\circ\text{C}$, cobre 25 μm en pared)

Diámetro drill (mm)	Diámetro finish (mm)	Resistencia aprox.	Corriente máxima (A)
0.20	0.30	~25 m Ω	0.5
0.30	0.45	~12 m Ω	1.0
0.50	0.70	~5 m Ω	2.0


Diámetro drill (mm)	Diámetro finish (mm)	Resistencia aprox.	Corriente máxima (A)
0.80	1.00	~2 mΩ	3.5
1.00	1.20	~1.5 mΩ	5.0
1.50	1.70	~0.7 mΩ	7.0
2.00	2.20	~0.4 mΩ	10.0

💡 Regla práctica para vías

Para corrientes > 3A, usar múltiples vías en paralelo o pads térmicos con arrays de vías. Una vía de 0.3mm puede manejar ~1A con seguridad. Para caminos de potencia, preferir 0.5mm o mayor, o poner N vías de 0.3mm: con derating del 80% por proximidad.

10.5 Thermal Relief (Alivio Térmico)

El thermal relief (o thermal tie) es el patrón de "spokes" (radios) que conecta un pad al plano de cobre circundante. Mejora la soldabilidad al reducir la disipación de calor durante el soldado.



Thermal Relief (4 spokes)



Direct Connection

Figura 10.3: Patrón de thermal relief (izq.) vs conexión directa (der.)

¿Cuándo usar thermal relief y cuándo no?

Situación	Recomendación	Razón
Señales digitales de baja corriente	✅ Thermal relief	Soldabilidad mejorada
Pines de alimentación (>1A)	❌ Conexión directa	Menor resistencia, mejor disipación
Pads de componentes SMD	✅ Thermal relief	Evitar tombstoning (Manhattan effect)

Situación	Recomendación	Razón
QFN/DFN thermal pad central	✗ Conexión directa (con vías)	Disipación térmica al plano GND
Transformadores de potencia	✗ Conexión directa	Corrientes altas, necesita baja impedancia
Conector de entrada alimentación	✗ Conexión directa	Path de mínima resistencia

⚠ Parámetros típicos de thermal relief

- **Ancho de spoke:** 0.20-0.30 mm (8-12 mil)
- **Gap (aire entre spoke y plano):** 0.20-0.25 mm
- **Número de spokes:** 4 estándar, 2 para pads pequeños

10.6 DFM Básico (Design for Manufacturing)

DFM asegura que tu diseño pueda fabricarse de forma fiable y económica. Los fabricantes especifican reglas mínimas.

Tabla 10.3: Reglas DFM típicas (tecnología estándar)

Parámetro	Mínimo estándar	Recomendado
Ancho de traza	0.15 mm (6 mil)	0.20 mm (8 mil)
Espacio entre trazas	0.15 mm (6 mil)	0.20 mm (8 mil)
Anillo de pad (annular ring)	0.10 mm (4 mil)	0.15 mm (6 mil)
Diámetro de via drill	0.30 mm (12 mil)	0.50 mm (20 mil)
Pad de via (copper)	0.50 mm	0.70 mm
Espacio cobre a borde	0.25 mm	0.50 mm
Relación de aspecto	8:1	6:1
Sobreposición soldmask	±0.05 mm	±0.075 mm
Silkscreen sobre pad	No permitido	Evitar siempre

Lista de verificación DFM (DRC):

- 1 **Regla de diseño (DRC):** Ejecutar las reglas de espaciado mínimo del fabricante. Verificar DFM > Design Rule Check en tu EDA.

- 2 **Thermals en pads grandes:** Usar thermal relief para pads conectados a planos de cobre grandes.
- 3 **Panelización:** Si la placa es pequeña, considerar paneles con break-away tabs o V-grooves.
- 4 **Fiducial markers:** Agregar 3+ puntos de referencia para ensamblaje automático.
- 5 **Pasante:** Verificar que los componentes puedan ser soldados por reflow (no interferencias).
- 6 **Huecos de montaje:** Agregar mounting holes con conectores GND apropiados.
- 7 **Test points:** Agregar puntos de prueba para señales críticas y alimentación.
- 8 **Serigrafía clara:** Referencias de componentes legibles, orientación de ICs visible.

⚠ DFM: Errores comunes que cuestan dinero

- Olvidar el fillet en conexiones de traza a pad (causa ácido atrapado)
- Pads de via dentro de pads SMD causando soldaduras frágiles
- Zonas de cobre flotantes (dead copper) → eliminar
- Márgenes de corte insuficientes → -errors de fabricación
- Silkscreen sobre pads → confusión en ensamblaje

10.7 Creepage y Clearance para Alto Voltaje

El **creepage** (distancia de fuga superficial) y la **clearance** (distancia en aire) son distancias mínimas entre conductores para evitar arcos eléctricos y 跟踪 superficial.




Figura 10.4: Clearance (aire) vs Creepage (superficie)

Tabla 10.4: Distancias de seguridad según IEC 60664-1 (grados de polución 2)

Voltaje de trabajo (Vrms)	Clearance mínima (mm)	Creepage básico (mm)	Con aislamiento reforzado (mm)
50 VDC	0.2	0.6	1.2

Voltaje de trabajo (Vrms)	Clearance mínima (mm)	Creepage básico (mm)	Con aislamiento reforzado (mm)
100 VDC	0.4	0.8	1.6
150 VDC	0.6	1.0	2.0
300 VDC	1.2	1.8	3.6
600 VDC	2.4	3.2	6.4
1000 VDC	4.0	5.0	10.0
1500 VDC	6.0	8.0	12.0

Tensión de ensayo para rigidez dieléctrica:

(durante 60 segundos, AC)

Aumentar clearance y creepage:

- 1 Malla de aislamiento:** Cortar el plano de GND entre zonas de alto y bajo voltaje.
- 2 Slots/Ranuras:** Abrir ranuras en la PCB entre secciones de diferente voltaje (aumenta creepage).
- 3 Conformally coating:** Barniz conformal tipo AR (acrílico) reduce el grado de polución efectivo.
- 4 Keeping out zones:** Dejar áreas sin cobre alrededor de componentes de alto voltaje.
- 5 Conectores:** Usar conectores con espaciado adecuado ($\geq$ tensión de trabajo / 100×2.54 mm).

Seguridad en PCB de alto voltaje

- **Protección RCD:** Para tensiones > 30VAC/60VDC implementar protección residual.
- **Doble aislamiento:** Prefiere doble aislamiento o aislamiento reforzado en equipos accesibles.
- **TVS / Spark gaps:** Considerar protección contra sobretensiones y descargas.
- **Certificación:** No asumir tensiones > 60VDC sin consultar normativas (IEC 62368-1, UL 60950).

10.8 Resumen: Checklist Final de Diseño

#	Verificación	OK
1	Ancho de traza $\geq$ requerido por corriente	☐
2	Plano de tierra continuo, sin ranuras bajo trazas críticas	☐
3	Condensadores de desacoplo en cada IC (< 3mm)	☐
4	Vías de stitching entre capas de GND	☐

#	Verificación	OK
5	Thermal relief en pads de montaje manual	☐
6	DFC limpio: ancho, espaciado, annular ring mínimos	☐
7	Clearance/creepage para secciones de alto voltaje	☐
8	Test points en señales críticas	☐
9	Fiducial markers para pick-and-place	☐
10	Serigrafía clara, sin superposición con pads	☐



Conclusión

Un buen diseño PCB es el resultado de aplicar consistentemente estas reglas. Comenzar con márgenes generosos y refinar iteradamente. Siempre verificar con el fabricante sus capacidades antes de enviar a producción.

— Fin Capítulo 10 —