# Prova Finale (Progetto di Reti Logiche)

Prof. Fabio Salice - Anno 2021/2022



Manuela Merlo (Codice Persona 10670533 - Matricola 936925)

Matteo Mormile (Codice Persona 10666565 - Matricola 934238)

# Indice

Introduzione	2
1.1 Scopo del progetto	
1.2 Specifiche generali	. 2
1.3 Esempio di elaborazione	. 2
1.4 Interfaccia del componente	. 3
Dati e descrizione memoria	4
2.1 Protocollo di inizio e fine computazione	. 4
Architettura	5
	_
	_
, 9	
	. 0
Sintesi	8
4.2 Codifica degli stati	. 8
4.3 Warnings post synthesis	. 9
Simulazioni	10
5.1 Obiettivo	. 10
5.2 Test	. 10
5.2.1 Casi Limite	. 10
5.2.2 Corretto funzionamento in risposta ai segnali	. 10
•	
Efficienza ed ottimizzazioni	11
Conclusione	11
	1.1 Scopo del progetto 1.2 Specifiche generali 1.3 Esempio di elaborazione 1.4 Interfaccia del componente  Dati e descrizione memoria 2.1 Protocollo di inizio e fine computazione 2.2 Protocollo di inizio e fine computazione 2.3 FSM 2.1 FSM 3.1.1 RESET state 3.1.2 READ_COUNTER state 3.1.3 READ_WORD state 3.1.4 ENCODING state 3.1.5 WRITE state 3.1.6 DONE state 3.1.6 JONE state 3.1 Scelte di default 3.3 Variabili, signals e valori di default 3.4 Scelte implementative  Sintesi 4.1 Area occupata e Timing 4.2 Codifica degli stati 4.3 Warnings post synthesis  Simulazioni 5.1 Obiettivo 5.2 Test 5.2.1 Casi Limite 5.2.2 Corretto funzionamento in risposta ai segnali 5.2.3 Copertura dei cammini 5.3 Osservazioni

# 1 Introduzione

# 1.1 Scopo del progetto

Lo scopo del progetto è di implementare un componente hardware, descritto in VHDL. L'obiettivo del modulo è, prese in ingresso una sequenza continua di W parole ognuna da 8 bit, restituire una sequenza di  $Z=W^*2$  parole mediante l'utilizzo di un codice convoluzionale con tasso di trasmissione 1/2, ovvero un codice in cui per ogni bit in ingresso ne vengono generati due in uscita.

# 1.2 Specifiche generali

Il modulo legge da una memoria con indirizzamento al byte una sequenza di parole, ognuna delle quali viene serializzata generando un flusso continuo U da 1 bit. Su questo flusso viene applicato il codice convoluzionale  $\frac{1}{2}$  mediante un convolutore, una macchina sequenziale sincrona con un clock globale e un segnale di reset con il seguente diagramma degli stati :




Figura 1: Convolutore

Il flusso di bit in uscita dal convolutore viene poi riparallelizzato dal modulo in parole da 8 bit che vengono salvate in memoria a partire dall'indirizzo 1000.

# 1.3 Esempio di elaborazione

Il seguente esempio, mostra il contenuto della memoria al termine dell'elaborazione di una sequenza di due parole :

 $\mathbf{W}$  10100010 01001011

**Z** 11010001 11001101 11110111 11010010

Contenuto	Valore	Indirizzo
Numero parole	2	0
Prima parola	162	1
Seconda parola	75	2
•••	•••	
Codifica I prima parola	209	1000
Codifica II prima parola	205	1001
Codifica I seconda parola	247	1002
Codifica I seconda parola	210	1003

Per semplicità, riportiamo i valori in decimale anche se in memoria sono rappresentati usando una codifica binaria su 8 bit senza segno.

### Esempio di codifica di una parola: 10100010

Clock	0	1	2	3	4	5	6	7
input_encoder	1	0	1	0	0	0	1	0
<pre>output_encoder[0]</pre>	1	0	0	0	1	0	1	0
<pre>output_encoder[1]</pre>	1	1	0	1	1	0	1	1

### 1.4 Interfaccia del componente

Il componente presenta la seguente interfaccia:

```
entity project_reti_logiche is
   port ( i_clk : in std_logic;
        i_rst : in std_logic;
        i_start : in std_logic;
        i_data : in std_logic_vector(7 downto 0);
        o_address : out std_logic_vector(15 downto 0);
        o_done : out std_logic;
        o_en : out std_logic;
        o_we : out std_logic;
        o_data : out std_logic_vector (7 downto 0)
);
end project_reti_logiche;
```

Nello specifico:

- il nome del modulo è project\_reti\_logiche;
- i\_clk è il segnale di CLOCK in ingresso generato dal TestBench;
- i\_rst è il segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i\_start è il segnale di START generato dal TestBench;
- i\_data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- o\_address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o\_done è il segnale che comunica la fine dell'elaborazione e la scrittura dell'output in memoria;
- o\_en è il segnale di ENABLE da inviare alla memoria per poter comunicare sia in lettura che in scrittura;
- o\_we è il segnale di WRITE ENABLE per abilitare la scrittura in memoria;
- o\_data è il segnale (vettore) di uscita dal componente verso la memoria.

Componente e memoria vengono poi collegati sfruttando i pin in uscita o\_address, o\_en, o\_we e il pin in ingresso i\_data.





Figura 2: Interazione memoria - modulo

# 2 Dati e descrizione memoria

Il modulo da implementare si interfaccia con una memoria con indirizzamento al byte da cui legge uno stream di parole avente dimensione massima 255 byte.



In particolare:

- L'indirizzo 0 contiene il numero di parole W da codificare;
- Gli indirizzi [1;1+W] contengono le sequenze di byte da codificare;
- Gli indirizzi [1000;1000+2\*W] contengono le sequenze di byte codificati.

# 2.1 Protocollo di inizio e fine computazione

Quando il segnale di ingresso i\_start viene portato a 1, il componente progettato inizia la computazione spostandosi nello stato START in cui inizia a richiedere dati in memoria. Il segnale i\_start rimmarrà alto fino a quando o\_done non verrà portato alto.

Dopo aver scritto l'intero risultato in memoria, il componente alza a 1 il segnale di o\_done, per segnalare la fine dell'elaborazione. Il segnale o\_done rimane alto fino a quando il segnale di i\_start non viene riportato a 0; dopodichè anche o\_done viene abbassato.

# 2.2 Protocollo di accesso alla memoria

Durante la computazione è possibile accedere in memoria all'indirizzo indicato in o\_address sia in lettura che in scrittura. In particolare:

- Se o\_en=1 e o\_we=0 viene letto dalla memoria il dato contenuto nel segnale i\_data
- Se o\_en=1 e o\_we=1 viene scritto in memoria il dato contenuto nel segnale o\_data

# 3 Architettura

Per la progettazione del componente è stata scelta l'implementazione tramite una macchina a stati finiti (FSM) che dialoga con il convolutore. Quest'ultimo è a sua volta una macchina a stati finiti che rispecchia il grafo indicato nella specifica.

### 3.1 FSM

La macchina è composta da 6 stati. Qui di seguito è fornita una breve descrizione qualitativa del loro funzionamento.

### 3.1.1 RESET state

Stato iniziale e di default della macchina, in cui si attende il segnale di i\_start e raggiungibile a partire da ogni altro stato in caso di ricezione di un segnale di reset.

### 3.1.2 READ\_COUNTER state

Stato in cui la macchina legge dall'indirizzo 0 della memoria e assegna al segnale contatore il numero di parole da processare.

### 3.1.3 READ\_WORD state

Stato che a seconda del valore del contatore :

Counter > 0 : legge una parola dalla memoria e decrementa il contatore;

 $Counter \leq 0$ : porta la macchina nello stato DONE e ferma il convolutore.

### 3.1.4 ENCODING state

Definiti bits\_read come il numero di bit letti a partire dal byte in ingresso dalla memoria e bits\_saved come il numero di bit di cui si ha a disposizione l'ouput:

 ${f bits\_read} < {f 8}$  : Serializza i bit del byte letto nello stato READ per darli in input al convolutore. Ferma il convolutore in caso contrario.

 ${f bits\_read} > {f 0}$ : Riparallelizza i bit in uscita dal convolutore e ricrea lo stream di byte da salvare in memoria.

bits\_saved = 8 : Attiva la memoria in modalità scrittura, definisce l'indirizzo e passa allo stato WRITE.

# 3.1.5 WRITE state

Stato in cui la macchina scrive in memoria il valore salvato in Reg\_OUT e a seconda del valori di bits\_read:

 ${f bits\_read} < 8$ : La macchina a stati finiti deve finire la codifica generando la seconda parola, dunque il modello continua la serializzazione della parola e torna allo stato ENCODING;

 $bits\_read \ge 8$ : Attiva la memoria in modalità lettura, definisce l'indirizzo di memoria corretto, riporta il numero di bit letti a 0 e passa allo stato READ\_WORD.

### 3.1.6 DONE state

Stato che determina la fine dell'eleborazione e riporta la macchina nello stato RESET quando viene abbassato il segnale i\_start.




Figura 3: Macchia a Stati Finiti

# 3.2 Uscite di default

Determinati segnali di uscita non sono rilevanti in determinati casi. In particolare:

- se i\_start = '0': tutte le uscite del componente non sono rilevanti
- se o\_en = '1' e o\_we = '0': l'uscita o\_data non è rilevante

Quando le uscite non sono rilevanti assumono un valore di default.

Di seguito riportiamo i valori di default assegnati alle uscite e le motivazioni delle nostre scelte.

Nome	Default	Motivazione
o_address	others $\Rightarrow$ '0'	L'indirizzo 0 è il primo indirizzo di lettura
o_en	0	Non accedo alla memoria se non necessario
o_we	0	Il primo accesso alla memoria è in lettura
o_data	others $\Rightarrow$ '0'	Scelta arbitraria
o_done	others $\Rightarrow$ '0'	All'inizio dell'elaborazione deve valere 0

# 3.3 Variabili, signals e valori di default

Di seguito sono riportati i signals e le variabili principali utilizzate e i rispettivi valori di default assegnati. **Nota**: Nel progetto, per i signals che fanno riferimento a contatori, è stato aggiungo un signal con la notazione \_next utilizzato per separare in modo più chiaro la logica combinatoria da quella sincrona.

Nome	Uso	Default	Motivazione
current_state	Stato attuale della FSM	Reset	Stato iniziale
next_state	Stato prossimo della FSM	Reset	Scelta arbitraria
current_state_encoder	Stato attuale del Convolutore	s00	Stato iniziale
next_state_encoder	Stato prossimo del Convolutore	s00	Scelta arbitraria
input_econder	Input Convolutore	0	Scelta arbitraria
enable_encoder	Segnale di enable del convolutore	0	Il convolutore all'inizio del processo non deve elaborare alcun input
output_encoder	Output del Convolutore	00	Scelta arbitraria
reset_encoder	Segnale di Reset del convolutore	0	Il convolutore non deve andare nello stato di Reset
address_IN	Indirizzo di lettura	others $\Rightarrow 0$	Primo indirizzo di lettura
address_OUT	Indirizzo di scrittura	0000001111101000	Primo indirizzo di scrittura
counter	Contiene il numero di parole da processare	others $\Rightarrow 0$	Scelta arbitraria
bits_read	Contiene il numero di bit serializzati a partire dalla parola letta da memoria	others $\Rightarrow 0$	Numero di bit letti iniziale
bits_saved	Contiene il numero di bit processati a partire dalla parola letta da memoria	others $\Rightarrow 0$	Numero di bit processati inizialmente
reg_IN	Registro di input	others $\Rightarrow 0$	Scelta arbitraria
reg_OUT	Registro di Output	others $\Rightarrow 0$	Scelta arbitraria

# 3.4 Scelte implementative

Nella realizzazione del componente come FSM si è deciso di utilizzare quattro soli processi, due per ogni macchina implementata: project\_comb, project\_sync, encoder\_proc e encoder\_sync.

Modulo Pincipale è composto da due processi:

- Il process project\_comb calcola i valori successivi dei signals sulla base di quelli attuali e sullo stato della macchina.
- Il process project\_sync si occupa di aggiornare ad ogni ciclo di clock i valori attuali portandoli a quelli successivi (calcolati dal processo combinatorio).

 ${\bf Convolutore}\,$  è composto da due processi:

- Il process encoder\_comb calcola i valori successivi di output e stato in base allo stato attuale e al valore fornitogli in ingresso dalla macchina principale precedentemente descritta;
- Il process encoder\_sync si occupa di aggiornare lo stato e l'uscita.

# 4 Sintesi

# 4.1 Area occupata e Timing

Per la sintesi del nostro componente abbiamo utilizzato la seguente FPGA: xc7a200tlffv1156-2L, appartenente alla famiglia Artix 7 prodotta dall'azienda Xilinx.

Vivado ha calcolato l'utilizzo di 168 lookuptable e 70 registri flip flop.

Il codice VHDL è stato sviluppato in modo tale da evitare l'inserimento di latch durante la fase di

Site Type		Used	Ċ		Ċ	Available		Util%
Slice LUTs*	i	168		0	Ì	134600	i	0.12
LUT as Logic		168	Ī	0	I	134600	ľ	0.12
LUT as Memory	1	0	Ī	0	I	46200	ľ	0.00
Slice Registers	1	70	I	0	I	269200	ľ	0.03
Register as Flip Flop	1	70	I	0	I	269200	l	0.03
Register as Latch	L	0	I	0	I	269200	l	0.00
F7 Muxes		0	Ī	0	I	67300	ľ	0.00
F8 Muxes		0	I	0	I	33650	ľ	0.00
+	+		+		+		+-	+

Figura 4: Report Utilization

sintesi con lo scopo di rendere l'intero componente sincronizzato sul fronte di salita del Clock. Per quanto riguarda il Timing, con uno slack di 96.002ns il componente soddisfa il vincolo sulla frequenza minima  $T_{Clock} \leq 100$  ns .

### 4.2 Codifica degli stati

Il Synthesis Report di Vivado contiene, tra le varie informazioni, il numero di bit utilizzati per ciascun registro. In particolare, per il registro contenente lo stato attuale current\_state sono stati utilizzati 3 bit e una codifica binaria naturale, più efficiente dal punto di vista spaziale di quella one-hot.

State	I	New Encoding	I
reset	I .	000	1
read_counter	I	001	1
read_word	I	010	1
encoding	I	011	1
write	I	100	1
done	I	101	1
iSTATE	I	110	1

Figura 5: Synthesis Report

# 4.3 Warnings post synthesis

Quasi tutti warning generati dal tool di sintesi durante lo sviluppo sono stati risolti. Tra questi anche i più "comuni" come i warning per latch inferiti e warning per segnali presenti nel processo ma non inseriti nella sensivity list.

Il solo warning presente nella versione finale del componente è sollevato dal registro  $bits\_saved$  che essendo un contatore con passo pari (+2), non cambierà mai il valore del bit in posizione 0.

Per chiarezza di codice si è scelto di non modificare il contatore.

Una possibile soluzione sarebbe stata trasformare l'elemento in un contatore di coppie\_salvate da 0 a 4 con passo 1.




Figura 6: Warning

# 5 Simulazioni

### 5.1 Objettivo

Al fine di verificare il corretto funzionamento del componente sintetizzato, il codice è stato testato dapprima con il test bench fornito insieme alle specifiche e in seguito con test realizzati ad hoc per:

- 1. Verificare casi limite
- 2. verificare il corretto funzionamento in risposta ai segnali
- 3. Coprire il maggior numero di cammini possibile

### 5.2 Test

### 5.2.1 Casi Limite

Per testare i casi limite, il componente e stato sottoposto ai seguenti casi di test:

- 1. Contatore = 0
  - Behavioral Simulation :750 ns
  - Post Synthesis Fuctional Simulatioin: 751 ns




Figura 7: Caso limite : Contatore = 0

### 2. Contatore = 255

• Behavioral Simulation : 306750 ns

 $\bullet\,$  Post Synthesis Fuctional Simulatioin: 306751 ns

### 5.2.2 Corretto funzionamento in risposta ai segnali

Per testare il corretto funzionamento del componente in risposta ai segnali, il componente e stato sottoposto ai seguenti casi di test:

### 1. Reset asincrono

• Behavioral Simulation: 9859 ns

• Post Synthesis Fuctional Simulatioin: 9860 ns

### 2. Computazione multipla

• Behavioral Simulation: 2942.5 ns

• Post Synthesis Fuctional Simulatioin: 2943.5 ns

### 5.2.3 Copertura dei cammini

Per aumentare la probabilità di trovare eventuali errori, il componente è stato sottoposto a numerosi test bench senza obiettivi specifici, generati utilizzando un applicativo scritto in python.




Figura 8: Reset asincrono




Figura 9: Computazione multipla

### 5.3 Osservazioni

Il componente supera correttamente tutti i test proposti in precedenza sia a livello *Behavioral* che *Post-Synthesis*. Quest'ultimo tipo di simulazione è stato essenziale per verificare che eventuali ottimizzazioni applicate dal tool in fase di sintesi non avessero influenzato il corretto funzionamento del componente.

# 6 Efficienza ed ottimizzazioni

Non essendo l'ottimizzazione spaziale particolarmente significativa, visto l'esiguo numero di risorse occupate, si è scelto di specificare il numero di bit salvati, ridondante rispetto al numero di bit letti, previlegiando una migliore lettura del codice.

Si è inoltre focalizzata l'attenzione sul miglioramento delle performance temporali.

In particolare si è scelto di fermare la convoluzione solo durante la fase di lettura e scrittura del secondo byte in memoria .

# 7 Conclusione

Il componente descritto nelle specifiche è stato sintetizzato con successo e tutte le simulazioni effettuate (sia *Behavioral* che *Functional Post-Synthesis*) terminano con esito positivo. Si può dunque affermare che il componente prodotto è in grado di interfacciarsi con una memoria avente indirizzamento al byte sfruttando il protocollo descritto nelle specifiche ed è in grado di applicare l'algoritmo di convoluzione per un numero di parole da 0 a 255.

Eventuali migliorie vanno nella direzione di ridurre il numero di LUT e FF inferiti dal tool di sintesi.