# TRABAJO FINAL

# Índice

- 1.- Objetivo general
- 2.- Especificaciones
- 3.- Planteamiento
  - 3.1- Filtro
  - 3.2 Amplificador
- 4.- Verificación del cumplimiento de los criterios de layout
- 5.- Verificación del cumplimiento de las especificaciones de filtro y amplificador
- 5.1.- Amplificador
- 5.2.- Filtro
- 6.- Acreditaciones DRC y LVS
- 6.1.- Amplificador
- 6.2.- Filtro

# 1.- Objetivo general

El objetivo de este trabajo es realizar un filtro paso banda Butterworth de 2º orden mediante una estructura Tow-Thomas (Figura 1)




Figura 1

Para ello plantearemos el diseño de un layout del filtro de la figura 1, que a su vez será constituido por 3 amplificadores de dos etapas con compensación Miller (figura2). El resultado de la salida paso banda(VBP) del layout del filtro será comparada con un esquemático del mismo.




Figura2

# 2.- Especificaciones

Especificaciones del amplificador:

GBW = 135 MHz

Cc = 5pF

Veff = 0.25 V

$$60^{\circ} < Mf < 70^{\circ}$$
 para un Rc =  $[0 - 1K\Omega]$ 

### Especificaciones del filtro:

Fo = 450 KHz

BW = 450 KHz

G(dB) = 0 dB

Cc = 5 pF

a = 2.826 \* 10^6

b = 2.826 \* 10^6

c = 7.986 \* 10^6

### 3.- Planteamiento

Realizaremos el planteamiento a partir de las especificaciones anteriores.

### 3.1 Filtro

### Valores de las resistencias del filtro:

Teniendo en cuenta una función de transferencia pass-band Hbp(s) (expresión 1) y las especificaciones a,b,c y Cc tenemos que:

$$R1 = R2 = R4 = R5 = 70.8 \text{ K}\Omega$$

Además, por homogeneidad tendremos que  $R3 = 70.8 \text{ K}\Omega$ .

(Cálculos especificados en práctica 3)

$$\frac{V_{BP}}{V_i}(s) = \frac{-H \cdot \frac{w_o}{Q} \cdot s}{s^2 + \frac{w_o}{Q} \cdot s + w_o^2} = \frac{-\frac{s}{R_1 \cdot C_1}}{s^2 + \frac{1}{R_2 \cdot C_1} \cdot s + \frac{1}{R_4 \cdot R_5 \cdot C_2 \cdot C_1}}$$

Expresión 1

### 3.2 Amplificador

### Valor de la fuente 21dp:

Utilizando la aproximación del primer polo por el efecto Miller(GBW = Ao\*p1):

Gm1 = GBW\*Cc (gm1 del transistor de polarización)

Obtenemos que Idp = 530.18 uA mediante la expresión gm1 = 2Ids/Vdssat\* y considerando las especificaciones dadas de Veff,GBW y Cc.

\*(Veff = Vdssat)

Por tanto, tenemos que 2ldp = 1.06 mA

(Cálculos especificados en práctica 4)

#### Dimensiones de transistores:

Las expresión que se usará para calcular las dimensiones será la que caracteriza el transistor MOS en saturación:

Para el tipo n:

$$Kn' = 57$$

$$I = K'^*(W/L)^*(Vsg - Vtn)^2$$

Para el tipo p:

$$Kp' = 19.2$$

$$I = K'^*(W/L)^*(Vgs - Vtp)^2$$

Como observamos en la figura 2,las puertas de A,B y C, formando así un espejo de corriente.

La corriente que pasa por el transistor A se copia en el transistor B con proporción 1:1, mientras que la corriente que circula por el transistor C se copiaría con proporción 1:2.

Esto es debido a que, en un inicio, se diseñó la segunda etapa para que la intensidad que circulase fuese de 2Idp, pero al comprobar que no se cumplía la especificación del margen de fase para ningún valor de Rc, fue necesario establecer la relación 1:2. Esta relación se establece duplicando la W de los transistores de la segunda etapa ( $Id2 \propto W$ )

L = 1.2 um en todos los transistores

Etapa de polarización:

Wa = 1105.5(55.35\*20) um -> tipo p

Primera etapa(1:1):

Wb = 1107(55.35\*20) um -> tipo p

Wd = 553.5(55.35\*10) um -> tipo p

We = 553.5(55.35\*10) um -> tipo p

Wf= 357.3(59.55\*6)um -> tipo n

Wg = 357.3(59.55\*6)um -> tipo n

Segunda etapa(1:2):

Wc = 2214(55.35\*40)um -> tipo p

Wh = 714.6(59.35\*20)um -> tipo n

### Valor Rc:

Rc = 265 para un margen de fase de 60.8 tal y como se indica en la figuras 3 y 4

```
-value(dB20(VF("/net11")) "Rc" 260.0) -value(dB20(VF("/net11")) "Rc" 262.5) -value(dB20(VF("/net11")) "Rc" 265.0) -value(dB20(VF("/net11")) "Rc" 265.0) -value(dB20(VF("/net11")) "Rc" 270.0) -value(phase(VF("/net11")) "Rc" 265.0) -value(phase(VF("/net11")) "Rc" 267.5) -value(phase(VF("/net11")) "Rc" 267.5) -value(phase(VF("/net11")) "Rc" 270.0)
```

Figura3




Figura 4

#### Tensión de modo común:

Para calcular la tensión de modo común, el primer paso es comprobar si el rango de tensiones en la etapa de salida y en la entrada son válidos:

### En cuanto a la etapa de salida:

Vomax estaría determinada por la tensión que caería sobre el transistor C, siendo esta Vdd – Vds | SAT. Nos aseguraremos de que el transistor no entre en óhmica.

Vomin estaría determinada por la tensión que caería sobre el transistor H, siendo esta Vds | SAT. Nos aseguraremos de que el transistor esté en saturación.

### En cuanto a la entrada:

Calculamos la tensión común de Vi+ o Vi-:

Vicmmax+/Vcmmax- = VDD - Vds | SAT - VSGb

Vimin = 0V

Buscamos el valor óptimo -> Vomedia = (Vmax – Vmin)/2 = 1.65 (para mi valor de Veff)

Este valor es menor que vimax y vomax y mayor que vimin y vimin

# 4.- Verificación del cumplimiento de los criterios de layout

Vamos a proceder a verificar metódicamente el cumplimiento de los criterios del layout de la figura 5




figura 5

### 1.- Criterio de dimensionamiento

Para dimensionar los transistores se han seguido los siguientes criterios:

- -W/L < 50
- -Número par de transistores
- -Error < 0.15\*nº de transistores
- -Wmax = 60
- -L = 1.2 um

Se puede verificar el cumplimiento de estos requisitos consultando el apartado dimensionamiento en Planteamiento amplificador (3.2) y mediante la figura 6 que representa a los transistores matcheados A y B.




Figura 6

### 2- <u>Uso de metales alternados</u>

El criterio a utilizar en el trabajo ha sido:

Metal usado dentro del anillo: metal1

Metal usado para conexiones horizontales: metal2

Metal usado para conexiones verticales: metal3

Expongo ejemplo en figura 7




Figura 7

### 3.-Dimensionamiento de pistas: máximo 1 mA para cada 1 um de ancho.

Los pistas más anchas en el diseño del layout son las pistas GND y VDD, ya que ambas deben soportar la suma de intensidades de las etapas de polarización, de entrada y de salida.

lgnd = lvdd = 2ldp(pol.) + 2ldp(entrada) + 4ldp(salida) = 8 ldp = 4.24 mA (2ldp = 1.06mA)

Por tanto, Wgnd > 4.24 um y Wvdd > 4.24 umVerificamos esta condiciónmediante las figuras 8(VDD) y 9(GND).




Figura 8




Figura 9

4.- <u>Las resistencias y capacidades del filtro DEBEN estar matcheadas. Las de dentro de los Opamps no es necesario matchearlas pero SÍ deben ser hechas utilizando los mismos elementos unidad que usan en las del filtro.</u>

Las resistencias del filtro están matcheadas con el siguiente patrón "interdigited":

123456654321 | 123456654321.

En el que cada resistencia se divide por 4 partes y cada porción de resistencia pasa a valer 17.7 K  $\Omega$ . Verificamos que están matcheadas en las figuras 10 y 11.




Figura 10




Figura 11

Las capacidades del filtro está matcheadas con el patrón de centroide común

C1 C2

C2 C1

En el que cada condensador se divide por 2 partes y cada porción de condensador pasa a valer 2.5 pF. Verificamos que están matcheadas en la figura 12.




Figura 12

En cuanto a la capacidad de cada amplificador, no está matcheado, sin embargo, este elemento se divide en 2, en la que cada porción pasa a valer 2.5 pF.Al comparar las figuras 12 y 13, observamos que todos los condensadores de este filtro están contituidas por un mismo polígono de área 4.7 mF^2.





Figura 13

# 5.- <u>Los anillos de guarda de las R y C se conectan a GND, al igual que los de los transistores NMOS.</u>

Verificamos que los anillos de guarda de R están conectados a GND mediante las figuras 14(R. del filtro) y 15(R. del OPAMP).






Figura 14 Figura 15




Figura 16

Verificamos que los anillos de guarda de los transistores NMOS están conectados a GND mediante la figura 17.




Figura 17

# -6 <u>Todos los transistores de tipo P deben usar el mismo tamaño unidad,</u> así como todos los transistores NMOS entre sí.

Se puede verificar el cumplimiento de estos requisitos consultando el apartado dimensionamiento en Planteamiento amplificador (3.2) y observando en la figura 5 la uniformidad en el tamaño de los transistores A,B,C,D y E por un lado( 55.35um\*1.2um) y la igualdad de dimensionamiento en los transisores F,G y H por otro(59.55um\*1.2um).

# -7 <u>La extracción de layout para generar la vista extracted debe realizarse siempre usando el switch de "Extract parasitic caps".</u>

Verificamos este hecho en la figura 18, cuya imagen muestra la vista extracted del filtro completo, en la que encontramos módulos pcapacitor.




Figura 18

### - El diseño completo del filtro debe caber en un área de 1mm x 1mm.

Observamos en la figura 19 como nuestro layout cumpliría esta especificación siendo sus dimensiones 997.80um(ancho)x978.45um(largo).

Al comparar la distribución final con la planteada en floorplanning (figura 20), observamos que la distancia horizontal del layout coincide con esos 490 um de estimación del ancho de cada bloque, sin embargo, se estimó una distancia vertical menor (315.8um por bloque) que la que finalmente se ocupó (alrededor de 425 um)




Figura 19




Figura 20

# 5.- Verificación del cumplimiento de las especificaciones de filtro y amplificador

### 5.1.- Amplificador

### Vista extracted(figura 21):

Nuestros parámetros experimentales serían:

GBW = 137 MHz (GBWt = 135MHZ)

Mf = 60.1 -> entraría dentro del rango [60,70] que nos marcan las especificaciones




Figura 21

### Vista schematic(figura 22):

Nuestros parámetros experimentales serían:

GBW = 130.7 MHz (GBWt = 135MHZ)

Mf = 61.7 -> entraría dentro del rango [60,70] que nos marcan las especificaciones




Figura 22

### 5.2.- Filtro

## Respuesta frecuencial ->

### Vista schematic(figura 23):

Nuestros parámetros experimentales serían:

G(dB) = 129.8 mdB

fo(Hz) = 450.1 kHZ

BW(Hz) = 452.6 KHz

Nuestros parámetros teóricos serían:

G(dB) = 0 dB

fo(Hz) = 450 kHZ

BW(Hz) = 450 KHz




Figura 23

## Vista extracted(figura 24):

Nuestros parámetros experimentales serían:

G(dB) = 156 mdB

fo(Hz) = 427.9 kHZ

BW(Hz) = 439.6 KHz

Nuestros parámetros teóricos serían:

G(dB) = 0 dB

fo(Hz) = 450 kHZ

BW(Hz) = 450 KHz




Figura 24

## Respuesta temporal ->

Observamos en vista extracted la respuesta temporal Vbp en un transitorio de 5s y para una entrada de Vin = 1.65 V(Figura 25)




Figura 25

Observamos en vista schematic la respuesta temporal Vbp en un transitorio de 5s y para una entrada de Vin = 1.65 V(Figura 26)





Figura 26


### 6.- Acreditaciones DRC y LVS

Procedemos a adjuntar capturas de estas verificaciones, ya que, a pesar de cumplir los requisitos del filtro en la práctica 10, el layout ha tenido que ser modificado para poder verificar los requisitos en layout.

### 6.1.- Amplificador



### 6.2.- Filtro



_		
The net-lists match.		
un-matched rewired size errors pruned active total	yout so instanc 0 0 0 0 409	es 0 0 0 0 0 38
un-matched merged pruned active total	nets 0 0 0 43 43	0 0 0 25 25
un-matched matched but different type total	termina 0 0 9	1s 0 0 9
Probe files from /home/alumnos/alum04/ncsu05um/LVS/schematic		
devbad.out:		
netbad.out:		
mergenet.out:		
termbad.out:		
prunenet.out:		
prunedev.out:		