



## Universidad de Guadalajara

#### **CUCEI**

Seminario de Solución de Problemas de Arquitectura de Computadoras.

D14

Profesor: López Arce Delgado Jorge Ernesto.

# Proyecto final

#### Fase 2

#### Integrantes:

- Rubio Andrade Athziri Magdalena.
- Casas Chavarría Diego Maximiliano.
- García Ramírez José Manuel.



#### Actividades a realizar

- **1.** Código Verilog Implementación del "single datapath" de MIPS de 32 bits para ejecutar instrucciones tipo I.
- **2.** Reporte Redacción y descripción del desarrollo de los módulos que tienen el datapath y los elementos nuevos para instrucciones tipo I.
- **3.** *Programa ensamblador* Investigar y crear propuesta de algoritmo a implementar para evaluación y posible aceptación por parte del profesor.
- **4.** Presentación (<u>subirla a Moodle</u>), esta debe ser un resumen de los tres puntos anteriores, se debe de mostrar que han investigado de la parte teórica del algoritmo a implementar en ensamblador, que han codificado en esta fase 2 así como la validación de el datapath para dicha fase.

## Bitácora (días fase 2):

- 28 de Mayo del 2021
- 31 de Mayo del 2021
- 1 y 2 de Junio del 2021
- 03 de Junio del 2021
- 04 de Junio del 2021
- 5, 6 y 7 de Junio del 2021
- 10 de Junio del 2021



## 28 de Mayo de 2021

Horario:

N/A

Descripción:

Este dia fue la presentación de nuestra Fase 1 del proyecto, Después se platico de los errores que tuvimos en el código de verilog y cómo solucionarlos, Tambien platicamos de los errores del reporte y la extensión de nuestra presentación.

## 31 de Mayo de 2021

Horario:

Todo el día

Descripción:

Se soluciono un warning que había en el módulo de BankReg, ya que anteriormente nos causaba mucho conflicto y no supimos arreglarlo, El unico problema era la condicional if estaba hasta el último y no se estaba indicando que se tenía que escribir antes de leer.

Tambien este dia se realizo el módulo del primer buffer.

## 1 y 2 de Junio de 2021

Horario:

Todo el día

Descripción:

Estos días fueron solo de investigación sobre los nuevos módulos e instrucciones, Nuestros horarios escolares nos complica mucho conectarnos para aclarar y ver nuestros adelantos de cada uno.

#### 03 de Junio de 2021

Horario:

De 7:30 pm a 01:00 am

Descripción:

Este dia fue la primera vez que nos juntamos en llamada, Intentamos con discord pero Ahtziri tuvo muchos problemas para transmitir así que decidimos irnos a Google meet, En esta llamada se inició las conexiones de todos los módulos en el Datapath, Cambiamos los nombres de cada cable por sus nombres definidos en ves de "C1, C2, C3"...

#### 04 de Junio de 2021

Horario:

Hora clase.

Descripción:

Este dia fue la clase de la explicación de algunas cosas que quedaron pendientes por falta de tiempo en la anterior clase, Se definió el algoritmo que hará nuestro lenguaje en ensamblador para que lo realice nuestro código.

## 5, 6 y 7 de Junio de 2021

Horario:

Todo el dia.

Descripción:

Se continuó arduamente con el código para dejarlo sin errores para darle prioridad al lenguaje en ensamblador y el algoritmo factorial ya definido el 04 de junio.

#### 10 de Junio de 2021

Horario:

Todo el dia.

Descripción:

Este dia nos logramos conectar en la tarde para por fin terminar el código verilog con algunas dudas, Las conexiones y lograr terminar el lenguaje ensamblador con el algoritmo factorial y arreglar muchos errores que aun había, modificar el texto de la memoria de instrucciones para que de los resultados esperados.

## Código verilog nuevos módulos.



## **ALU**

- X(entrada de 32 bits)
- Y(entrada de 32 bits)
- SEL(entrada de 3 bits)
- R(salida de 32 bits)
- Z\_flag(salida de 1 bit)

Se agregaron las operaciones correspondientes a la fase 2, en este caso las de tipo I solicitadas (LW, SW, BEQ, ADDI, ANDI, ORI)

```
`timescale 1ns/1ns
 3 ▼ module ALU(
         input [31:0] X,
         input [31:0] Y,
         input [2:0] SEL,
         output reg [31:0] R,
         output reg Z flag
    always@* begin
         case(SEL)
13 ▼
         //R operando destino, X operando fuente 1,Y operando fuente 2
             3'd0: R = X + Y; //ADD ADDI LW SW
             3'd1: R = X - Y; //SUB BEQ
             3'd2: R = X & Y; //AND ANDI
             3'd3: R = X | Y; //OR ORI
             3'd4: R = X < Y; //SLT SLTI
             3'd5: R = X * Y; //Mul
             3'd6: R = X / Y; //Div
             3'd7: R = X << 0; //NOP
             default: R <= 32'bx;</pre>
         endcase
         Z \text{ flag} <=(R) ? 0:1;
     end
     endmodule
```

## **ALU Control**

- FUNCTION(entrada de 6 bits)
- ALUOP(entrada de 3 bits)
- OP(salida de 3 bits)

Se agregaron las opciones para ejecutar las operaciones correspondientes a la fase 2, en este caso las de tipo I solicitadas (LW, SW, BEQ, ADDI, ANDI, ORI)

```
`timescale 1ns/1ns
    module alu ctrl(
         input[5:0] FUNCTION,
         input[2:0] ALUOP,
         output reg [2:0] OP
 7 7);
         always @(*) begin
             case (ALUOP)
11 V
                 3'b010: begin
12
                     case (FUNCTION)
                     6'b100000: OP = 3'd0; //ADD
                     6'b100010: OP = 3'd1; //SUB
                     6'b100100: OP = 3'd2; //AND
                     6'b100101: OP = 3'd3; //OR
                     6'b101010: OP = 3'd4; //slt
                     6'b011000: OP = 3'd5; //mul
                     6'b011010: OP = 3'd6; //div
                     6'b0000000: OP = 3'd7; //nop
                     endcase
                 end
23
                 3'b000: OP = 3'd0; //addi...
                 3'b001: OP = 3'd4; //slti...
                 3'b100: OP = 3'd2; //andi...
                 3'b011: OP = 3'd3: //ori...
             endcase
         end
     endmodule
```

## Unidad de Control

Se agregaron las opciones para ejecutar las operaciones correspondientes a la fase 2, en este caso las de tipo I solicitadas (LW, SW, BEQ, ADDI, ANDI, ORI) con sus respectivas salidas hacia buffers.

```
module unit control(
                                         6'b101011: begin //sw
   input[5:0] OPCODE,
                                              MemREG = 1'bx;
                                              RegWRITE = 0;
   output reg MemREG, RegWRITE, MemWRITE
                                              MemWRITE = 1;
   output reg Branch, MemRead, ALUSrc, F
                                              Branch = 0;
   output reg [2:0] ALUOP
                                              MemRead = 0;
                                              ALUSrc = 1;
                                              RegDst = 1'bx;
                                              ALUOP = 3'b000;
   always @* begin
                                          end
       case (OPCODE)
                                         6'b000100: begin //beq
           6'b000000: begin //TIPO R
                                              MemREG = 1'bx;
               MemREG = 0;
                                              RegWRITE = 0;
                                              MemWRITE = 0;
               RegWRITE = 1;
                                              Branch = 1;
               MemWRITE = 0;
                                              MemRead = 0;
               Branch = 0;
                                              ALUSrc = 0;
               MemRead = 0;
                                              RegDst = 1'bx;
                                              ALUOP = 3'b000;
               ALUSrc = 0:
                                         end
               RegDst = 1;
                                         6'b001000: begin //ADDI
               ALUOP = 3'b010;
                                              MemREG = 0;
           end
                                              RegWRITE = 1;
           6'b100011: begin //lw
                                              MemWRITE = 0;
                                              Branch = 0;
               MemREG = 1;
                                              MemRead = 0;
               RegWRITE = 1;
                                              ALUSrc = 1; //1 TIPO I
               MemWRITE = 0;
                                              RegDst = 1;
               Branch = 0;
                                              ALUOP = 3'b000; //dependende de cada op
               MemRead = 1;
                                         end
                                         6'b001100: begin //ANDI
               ALUSrc = 1;
                                              MemREG = 0:
               RegDst = 0;
                                              RegWRITE = 1;
               ALUOP = 3'b000;
                                              MemWRITE = 0;
           end
```

## **Buffers**

Se elaboraron 4 buffers, con la descripción IF/ID, ID/EX, EX/MEM y MEM/WB, los cuales están en ese orden y en un cierto acomodo de cables para llevar a cabo la técnica conocida como "pipeline" que nos ayuda a optimizar tiempos en relación a las operaciones a realizar.

```
4 ▼ module buffer1
         input clk,
         input [31:0] inputAdd,
         input [31:0] inputInsMem,
         output reg [31:0] outputAdd,
         output reg [31:0] OutputInsMem
10
11
         always @(posedge clk)
         begin
14
             outputAdd = inputAdd;
15
             OutputInsMem = inputInsMem;
         end
     endmodule
```

	4 module buffer2	37 output reg OTB2RegDst,
	5 (	38 output reg [2:0]OTB2ALUOP,
	6 //UNIDAD DE CONTROL	39 output reg OTB2ALUSrc,
	7 //ENTRADAS	40 //RESTO
	8 //WB	41 output reg [31:0] outputAddB2,
	<pre>9 input INB2MemREG,</pre>	42 output reg [31:0] outputRD1,
	<pre>10     input INB2RegWRITE,</pre>	43 output reg [31:0] outputRD2,
	11 //M	44 output reg [31:0] outputSinex,
	12 input INB2Branch,	45 output reg [4:0] outputRr1,
	<pre>13 input INB2MemWRITE,</pre>	46 output reg [4:0] outputRr2
	14 input INB2MemRead,	47 );
	15 //EX	48
	input INB2RegDst,	49 always @(posedge clk)
	17 input [2:0]INB2ALUOP,	50 ▼ begin
	18 input INB2ALUSrc, 19 //RESTO	51 OTB2MemREG = INB2MemREG;
	20 input clk,	52 OTB2RegWRITE = INB2RegWRITE;
Buffer 2	21 input [31:0] inputAddB2	
Dullel Z	22	54 OTB2MemWRITE = INB2MemWRITE;
	23 <i>input</i> [31:0] inputRD2,	55 OTB2MemRead = INB2MemRead;
	24 input [31:0] inputSinex	,
	25	orbanegose indanegose,
	26	
	27 //UNIDAD DE CONTROL	58 OTB2ALUSrc = INB2ALUSrc;
	28 //SALIDAS	outputAddB2 = inputAddB2;
	29 //WB	60 outputRD1 = inputRD1;
	30 output reg OTB2MemREG,	61 outputRD2 = inputRD2;
	31 output reg OTB2RegWRITE	outputSinex = inputSinex;
	32 //M	63 outputRr1 = inputRr1;
	33 output reg OTB2Branch,	64 outputRr2 = inputRr2;
	34 output reg OTB2MemWRITE	
	35 output neg OTROMemRead	66 endmodule

```
//UNIDAD DE CONTROL
                                          //ENTRADAS
                                          //WB
                                          input INB3MemREG,
                                          input INB3RegWRITE,
                               11
                                          //M
                                          input INB3Branch,
                                                                              always @(posedge clk)
                               13
                                          input INB3MemWRITE,
                                                                       41 ▼
                                                                              begin
                                          input INB3MemRead,
                                                                                  OTB3MemREG = INB3MemREG;
                                          //RESTO
                                                                                  OTB3RegWRITE = INB3RegWRITE;
                                          input clk,
                                          input [31:0] inputAddB3,
                                                                                  OTB3Branch = INB3Branch;
                                          input Z flag.
                                                                                  OTB3MemWRITE = INB3MemWRITE;
                                          input [31:0] inputAddrst
                                                                                  OTB3MemRead = INB3MemRead;
Buffer 3
                                          input [31:0] inputRD2B3,
                                                                                  outputAddB3 = inputAddB3;
                                         input [4:0] inputmux,
                                                                                  outputAddrst = inputAddrst;
                                22
                                          //UNIDAD DE CONTROL
                                                                                  outputRD2B3 = inputRD2B3;
                                          //SALIDAS
                                                                                  outputmux = inputmux;
                                          //WB
                                                                              end
                                          output rea OTB3MemREG,
                                          output reg OTB3RegWRITE,
                                                                           endmodule
                                         //M
                                          output reg OTB3Branch,
                                          output rea OTB3MemWRITE,
                                          output reg OTB3MemRead,
                                         //RESTO
                                          output reg [31:0] outputAddB3,
                                          output reg [31:0] outputAddrst,
                                         output reg [31:0] outputRD2B3,
                                         output reg output Z flag,
```

output reg [4:0] outputmux

module buffer3

## Buffer 4

```
module buffer4
    //UNIDAD DE CONTROL
    //ENTRADAS
    //WB
    input INB4MemREG,
    input INB4RegWRITE,
    //RESTO
    input clk.
    input [31:0] inputDatmem,
    input [31:0] inputAddrstB4,
    input [4:0] inputmuxB4,
    //UNIDAD DE CONTROL
    //SALIDAS
    //WB
    output reg OTB4MemREG,
    output reg OTB4RegWRITE,
    //RESTO
    output reg [31:0] outputDatmem,
    output reg [31:0] outputAddrstB4,
    output reg [4:0] outputmuxB4
    always @(posedge clk)
    begin
        OTB4MemREG = INB4MemREG;
        OTB4RegWRITE = INB4RegWRITE;
        outputDatmem = inputDatmem;
        outputAddrstB4 = inputAddrstB4;
        outputmuxB4 = inputmuxB4;
    end
endmodule
```

## Datapath

clk (reg)

Se reorganizaron los cables conectando buffers y módulos entre sí.

```
//BUFFER 1 IF/ID
wire [31:0] inputAdd;
wire [31:0] inputInsMem;
wire [31:0] outputAdd;
wire [31:0] OutputInsMem;
//BUFFER 2 ID/EX
//UNIDAD DE CONTROL
//ENTRADAS
//WB
wire INB2MemREG;
wire INB2RegWRITE;
wire INB2Branch;
wire INB2MemWRITE;
wire INB2MemRead:
//EX
wire INB2RegDst;
wire [2:0] INB2ALUOP;
wire INB2ALUSrc:
//RESTO
wire [31:0] inputRD1;
wire [31:0] inputRD2;
wire [31:0] inputSinex;
//UNIDAD DE CONTROL
//SALIDAS
//WB
```

wire OTB2MemREG:

wire OTB2RegWRITE;

module singledptR(

input clk

//M

//EX

//RESTO

//RESTO

wire Z flag;

//SALIDAS

//WB

//RESTO

wire OTB2Branch;

wire OTB2RegDst:

wire OTB2ALUSrc;

wire [2:0]OTB2ALUOP;

wire [31:0] outputAddB2;

wire [31:0] outputSinex;

wire [31:0] outputRD1;

wire [31:0] outputRD2;

wire [4:0] outputRr1;

wire [4:0] outputRr2;

wire [31:0] inputAddB3;

wire [31:0] inputAddrst;

wire [4:0] inputmux;

//UNIDAD DE CONTROL

wire OTB3MemREG:

wire OTB3Branch;

wire OTB3RegWRITE;

wire OTB3MemWRITE;

wire [31:0] outputAddB3;

wire [31:0] outputRD2B3;

wire [31:0] outputAddrst;

wire OTB3MemRead:

//BUFFER 3 EX/MEM

wire OTB2MemWRITE;
wire OTB2MemRead;

## Test Bench

clk (reg)

Se inicializa el "reloj", que va a hacer que el single datapath entre en un bucle hasta el tiempo que le demos.

Se modifico los tiempos para los pulsos de reloj y que entren todas las instrucciones y operaciones.

```
module tbsingled();
           reg clk;
      singledptR datapath(clk);
      always
10
           #50 \text{ clk} = \sim \text{clk};
11
12
      initial
      begin
13
14
           clk \leftarrow 0;
           #50000
16
           $stop:
17
18
      end
19
      endmodule
20
```

## Investigación



### Instrucciones de tipo "I"

- Se divide en las siguientes secciones:
- · Bits 31-26:
- En estos primeros seis bits encontramos el espacio para el código de operación que identifica a cada instrucción, en este caso por ser el tipo de instrucción I será el código correspondiente a LW, SW, BEQ,SLTI,ADDI,ORI,ANDI
- · Bits 25-21:
- Los siguientes cinco bits son los destinados a el registro base.
- · Bits 20-16:
- Los siguientes cinco bits son los que representan al registro destino.
- · Bits 15-0:
- Estos últimos dieciséis bits son los destinados al apartado conocido como "desplazamiento".

### Set de instrucciones

Bgtz	1	bgtz \$rs \$etiqueta		
Beql	1	beql \$rs \$rt #offset(base)		
SIti	L	slti \$rt \$rs \$inmediate		
Beq	1	beq \$rs \$rt #offset(base)		
Bne	ı	bne \$rs \$rt #offset(base)		

Instrucción	Tipo	Sintaxis
Addi	I	addi \$rt \$rs \$inmediate
Subi	ī	subi \$rt \$rs \$inmediate
Ori	ı	ori \$rt \$rs \$inmediate
Andi	1	andi \$rt \$rs \$inmediate
Lw	1	lw \$rt #offset(base)
Sw	1	sw \$rt #offset(base)

# Programa ensamblador



## Lenguaje ensamblador

El lenguaje ensamblador trabaja con nemónicos, que son grupos de caracteres alfanuméricos que simbolizan las órdenes o tareas a realizar. La traducción de los nemónicos a código máquina entendible por el microcontrolador la lleva a cabo un programa ensamblador. El programa escrito en lenguaje ensamblador se denomina código fuente (\*.asm). El programa ensamblador proporciona a partir de este fichero el correspondiente código máquina, que suele tener la extensión \*.hex.

## Propuesta de algoritmo

			loop:	
#Calcular	a un numero	factorial	20 CONTRACTOR OF THE REAL PROPERTY.	
#Algoritmo en lenguaje ensamblador		beq \$s0 \$s1 print		
			mul \$s2 \$s2 \$s0	# \$s2 toma el valor del producto entre \$s2 y \$s0
.data			sub \$s0 \$s0 \$s1	# \$s0 se decrementa para continuar con el ciclo
uno:	.word 1	# uno inicializara un registrador en el valor uno	j loop	# jump: salto
cadena:	.ascii	"Favor ingrese numero a calcular factorial: "	PROPERTY OF THE	
line:	.asciiz	"\n" # line tomara un salto de línea	print:	
.text			la \$a0 line	# carga salto de linea en \$a0 para imprimirla
.globl ma	in		li \$v0 4	The second secon
. 82002			syscall	
main:			move \$a0 \$s2	
10 No. 10			li \$v0 1	# carga \$v0 a 1: permite mostrar un entero
lw \$s1 un		# inicializa registrador \$s1 en uno (1)	syscall	who was a Commission of the co
1w \$s2 un	0	<pre># inicializa registrador \$s2 en uno (1)</pre>	j fin	
la \$a0 ca	dena	# carga cadena en \$a0	printCero:	
li \$v0 4		# carga \$v0 a 4: permite mostra una cadena		
syscall			la \$a0 line	# carga salto de linea en \$a0 para imprimirla
11			li \$v0 4	# carga \$v0 a 4: permite mostrar una cadena
li \$v0 5		# carga \$v0 a 5: permite leer un entero	syscall	and a white-first characters and the analysis are the second state of the second state
syscall		THE STATE OF THE ACCUSAGE OF THE STATE OF TH		
move \$t0	\$v0		move \$a0 \$s1	
move \$s0	\$t0		li \$v0 1	# carga \$v0 a 1: permite mostrar un entero
			syscall	
beq \$s0 \$	zero printCe	ro # el factorial de cero es 1	fin:	
looni			li \$v0 10	
loop:			syscall	# salir