



Universidad de Guadalajara

CUCEI

Seminario de Solución de Problemas de Arquitectura de Computadoras.

D14

Profesor: López Arce Delgado Jorge Ernesto.

Proyecto final

Fase 2

Integrantes:

- Rubio Andrade Athziri Magdalena.
- Casas Chavarría Diego Maximiliano.
- García Ramírez José Manuel.



Actividades a realizar

1. *Código Verilog* - Implementación del “single datapath” de MIPS de 32 bits para ejecutar instrucciones tipo I.
2. *Reporte* - Redacción y descripción del desarrollo de los módulos que tienen el datapath y los elementos nuevos para instrucciones tipo I.
3. *Programa ensamblador* - Investigar y crear propuesta de algoritmo a implementar para evaluación y posible aceptación por parte del profesor.
4. *Presentación* ([subirla a Moodle](#)), esta debe ser un resumen de los tres puntos anteriores, se debe de mostrar que han investigado de la parte teórica del algoritmo a implementar en ensamblador, que han codificado en esta fase 2 así como la validación de el datapath para dicha fase.

Bitácora (días fase 2):

- 28 de Mayo del 2021
- 31 de Mayo del 2021
- 1 y 2 de Junio del 2021
- 03 de Junio del 2021
- 04 de Junio del 2021
- 5, 6 y 7 de Junio del 2021
- 10 de Junio del 2021



28 de Mayo de 2021

- Horario:

N/A

- Descripción:

Este dia fue la presentación de nuestra Fase 1 del proyecto, Después se platico de los errores que tuvimos en el código de verilog y cómo solucionarlos, Tambien platicamos de los errores del reporte y la extensión de nuestra presentación.

31 de Mayo de 2021

- Horario:

Todo el día

- Descripción:

Se soluciono un warning que había en el módulo de BankReg, ya que anteriormente nos causaba mucho conflicto y no supimos arreglarlo, El unico problema era la condicional if estaba hasta el último y no se estaba indicando que se tenía que escribir antes de leer.

Tambien este dia se realizo el módulo del primer buffer.

1 y 2 de Junio de 2021

- Horario:

Todo el día

- Descripción:

Estos días fueron solo de investigación sobre los nuevos módulos e instrucciones, Nuestros horarios escolares nos complica mucho conectarnos para aclarar y ver nuestros adelantos de cada uno.

03 de Junio de 2021

- Horario:

De 7:30 pm a 01:00 am

- Descripción:

Este dia fue la primera vez que nos juntamos en llamada, Intentamos con discord pero Ahtziri tuvo muchos problemas para transmitir así que decidimos irnos a Google meet, En esta llamada se inició las conexiones de todos los módulos en el Datapath, Cambiamos los nombres de cada cable por sus nombres definidos en ves de “C1, C2, C3”...

04 de Junio de 2021

- Horario:

Hora clase.

- Descripción:

Este día fue la clase de la explicación de algunas cosas que quedaron pendientes por falta de tiempo en la anterior clase, Se definió el algoritmo que hará nuestro lenguaje en ensamblador para que lo realice nuestro código.

5, 6 y 7 de Junio de 2021

- Horario:

Todo el día.

- Descripción:

Se continuó arduamente con el código para dejarlo sin errores para darle prioridad al lenguaje en ensamblador y el algoritmo factorial ya definido el 04 de junio.

10 de Junio de 2021

- Horario:


Todo el dia.

- Descripción:

Este dia nos logramos conectar en la tarde para por fin terminar el código verilog con algunas dudas, Las conexiones y lograr terminar el lenguaje ensamblador con el algoritmo factorial y arreglar muchos errores que aun había, modificar el texto de la memoria de instrucciones para que de los resultados esperados.

Código verilog

nuevos módulos.



ALU

- X(entrada de 32 bits)
- Y(entrada de 32 bits)
- SEL(entrada de 3 bits)
- R(salida de 32 bits)
- Z_flag(salida de 1 bit)

Se agregaron las operaciones correspondientes a la fase 2, en este caso las de tipo I solicitadas (LW, SW, BEQ, ADDI, ANDI, ORI)

```
1  `timescale 1ns/1ns
2
3  module ALU(
4      input [31:0] X,
5      input [31:0] Y,
6      input [2:0] SEL,
7      output reg [31:0] R,
8      output reg Z_flag
9  );
10
11  always@* begin
12      case(SEL)
13          //R operando destino, X operando fuente 1,Y operando fuente 2
14          3'd0: R = X + Y; //ADD ADDI LW SW
15          3'd1: R = X - Y; //SUB BEQ
16          3'd2: R = X & Y; //AND ANDI
17          3'd3: R = X | Y; //OR ORI
18          3'd4: R = X < Y; //SLT SLTI
19          3'd5: R = X * Y; //Mul
20          3'd6: R = X / Y; //Div
21          3'd7: R = X << 0; //NOP
22          default: R <= 32'bx;
23      endcase
24
25      Z_flag <=(R) ? 0:1;
26
27  end
28  endmodule
```

ALU Control

- FUNCTION(entrada de 6 bits)
- ALUOP(entrada de 3 bits)
- OP(salida de 3 bits)

Se agregaron las opciones para ejecutar las operaciones correspondientes a la fase 2, en este caso las de tipo I solicitadas (LW, SW, BEQ, ADDI, ANDI, ORI)

```
1  `timescale 1ns/1ns
2
3  module alu_ctrl(
4      input[5:0] FUNCTION,
5      input[2:0] ALUOP,
6      output reg [2:0] OP
7  );
8
9      always @(*) begin
10         case (ALUOP)
11             3'b010: begin
12                 case (FUNCTION)
13                     6'b100000: OP = 3'd0; //ADD
14                     6'b100010: OP = 3'd1; //SUB
15                     6'b100100: OP = 3'd2; //AND
16                     6'b100101: OP = 3'd3; //OR
17                     6'b101010: OP = 3'd4; //slt
18                     6'b011000: OP = 3'd5; //mul
19                     6'b011010: OP = 3'd6; //div
20                     6'b000000: OP = 3'd7; //nop
21                 endcase
22             end
23             3'b000: OP = 3'd0; //addi...
24             3'b001: OP = 3'd4; //slti...
25             3'b100: OP = 3'd2; //andi...
26             3'b011: OP = 3'd3; //ori...
27         endcase
28     end
29 endmodule
```

Unidad de Control

Se agregaron las opciones para ejecutar las operaciones correspondientes a la fase 2, en este caso las de tipo I solicitadas (LW, SW, BEQ, ADDI, ANDI, ORI) con sus respectivas salidas hacia buffers.

```
3 module unit_control(
4     input[5:0] OPCODE,
5     output reg MemREG, RegWRITE, MemWRITE
6     output reg Branch, MemRead, ALUSrc, F
7     output reg [2:0] ALUOP
8 );
9
10 always @* begin
11     case (OPCODE)
12         6'b000000: begin //TIPO R
13             MemREG = 0;
14             RegWRITE = 1;
15             MemWRITE = 0;
16             Branch = 0;
17             MemRead = 0;
18             ALUSrc = 0;
19             RegDst = 1;
20             ALUOP = 3'b010;
21         end
22         6'b100011: begin //lw
23             MemREG = 1;
24             RegWRITE = 1;
25             MemWRITE = 0;
26             Branch = 0;
27             MemRead = 1;
28             ALUSrc = 1;
29             RegDst = 0;
30             ALUOP = 3'b000;
31         end
32
33         6'b101011: begin //sw
34             MemREG = 1'bx;
35             RegWRITE = 0;
36             MemWRITE = 1;
37             Branch = 0;
38             MemRead = 0;
39             ALUSrc = 1;
40             RegDst = 1'bx;
41             ALUOP = 3'b000;
42         end
43     end
44
45     6'b000100: begin //beq
46         MemREG = 1'bx;
47         RegWRITE = 0;
48         MemWRITE = 0;
49         Branch = 1;
50         MemRead = 0;
51         ALUSrc = 0;
52         RegDst = 1'bx;
53         ALUOP = 3'b000;
54     end
55
56     6'b001000: begin //ADDI
57         MemREG = 0;
58         RegWRITE = 1;
59         MemWRITE = 0;
60         Branch = 0;
61         MemRead = 0;
62         ALUSrc = 1; //1 TIPO I
63         RegDst = 1;
64         ALUOP = 3'b000; //depende de cada op
65     end
66
67     6'b001100: begin //ANDI
68         MemREG = 0;
69         RegWRITE = 1;
70         MemWRITE = 0;
71     end
72 end
```

Buffers

Se elaboraron 4 buffers, con la descripción IF/ID, ID/EX, EX/MEM y MEM/WB, los cuales están en ese orden y en un cierto acomodo de cables para llevar a cabo la técnica conocida como “pipeline” que nos ayuda a optimizar tiempos en relación a las operaciones a realizar.

```
4 ▼ module buffer1
5     (
6         input clk,
7         input [31:0] inputAdd,
8         input [31:0] inputInsMem,
9         output reg [31:0] outputAdd,
10        output reg [31:0] OutputInsMem
11    );
12    always @(posedge clk)
13    begin
14        outputAdd = inputAdd;
15        OutputInsMem = inputInsMem;
16    end
17 endmodule
```

```
J1  endmodule
J2  end
J3  outputInsMem = inputInsMem;
J4  outputAdd = inputAdd;
```


Buffer 2

```
4 module buffer2
5 (
6     //UNIDAD DE CONTROL
7     //ENTRADAS
8     //WB
9     input INB2MemREG,
10    input INB2RegWRITE,
11    //M
12    input INB2Branch,
13    input INB2MemWRITE,
14    input INB2MemRead,
15    //EX
16    input INB2RegDst,
17    input [2:0]INB2ALUOP,
18    input INB2ALUSrc,
19    //RESTO
20    input clk,
21    input [31:0] inputAddB2,
22    input [31:0] inputRD1,
23    input [31:0] inputRD2,
24    input [31:0] inputSinex,
25    input [4:0] inputRr1,
26    input [4:0] inputRr2,
27    //UNIDAD DE CONTROL
28    //SALIDAS
29    //WB
30    output reg OTB2MemREG,
31    output reg OTB2RegWRITE,
32    //M
33    output reg OTB2Branch,
34    output reg OTB2MemWRITE,
35    output reg OTB2MemRead,
36
37    output reg OTB2RegDst,
38    output reg [2:0]OTB2ALUOP,
39    output reg OTB2ALUSrc,
40    //RESTO
41    output reg [31:0] outputAddB2,
42    output reg [31:0] outputRD1,
43    output reg [31:0] outputRD2,
44    output reg [31:0] outputSinex,
45    output reg [4:0] outputRr1,
46    output reg [4:0] outputRr2
47 );
48
49 always @(posedge clk)
50 begin
51     OTB2MemREG = INB2MemREG;
52     OTB2RegWRITE = INB2RegWRITE;
53     OTB2Branch = INB2Branch;
54     OTB2MemWRITE = INB2MemWRITE;
55     OTB2MemRead = INB2MemRead;
56     OTB2RegDst = INB2RegDst;
57     OTB2ALUOP = INB2ALUOP;
58     OTB2ALUSrc = INB2ALUSrc;
59     outputAddB2 = inputAddB2;
60     outputRD1 = inputRD1;
61     outputRD2 = inputRD2;
62     outputSinex = inputSinex;
63     outputRr1 = inputRr1;
64     outputRr2 = inputRr2;
65 end
66 endmodule
```

Buffer 3

```
4 ▼ module buffer3
5     (
6         //UNIDAD DE CONTROL
7         //ENTRADAS
8         //WB
9         input INB3MemREG,
10        input INB3RegWRITE,
11        //M
12        input INB3Branch,
13        input INB3MemWRITE,
14        input INB3MemRead,
15        //RESTO
16        input clk,
17        input [31:0] inputAddB3,
18        input Z_flag,
19        input [31:0] inputAddrst,
20        input [31:0] inputRD2B3,
21        input [4:0] inputmux,
22        //UNIDAD DE CONTROL
23        //SALIDAS
24        //WB
25        output reg OTB3MemREG,
26        output reg OTB3RegWRITE,
27        //M
28        output reg OTB3Branch,
29        output reg OTB3MemWRITE,
30        output reg OTB3MemRead,
31        //RESTO
32        output reg [31:0] outputAddB3,
33        output reg [31:0] outputAddrst,
34        output reg [31:0] outputRD2B3,
35        output reg output_Z_flag,
36        output reg [4:0] outputmux
37    );
38
39    always @(posedge clk)
40    begin
41        OTB3MemREG = INB3MemREG;
42        OTB3RegWRITE = INB3RegWRITE;
43        OTB3Branch = INB3Branch;
44        OTB3MemWRITE = INB3MemWRITE;
45        OTB3MemRead = INB3MemRead;
46        outputAddB3 = inputAddB3;
47        outputAddrst = inputAddrst;
48        outputRD2B3 = inputRD2B3;
49        outputmux = inputmux;
50    end
51 endmodule
52
53
```

Buffer 4

```
4 ▼ module buffer4
5     (
6         //UNIDAD DE CONTROL
7         //ENTRADAS
8         //WB
9         input INB4MemREG,
10        input INB4RegWRITE,
11        //RESTO
12        input clk,
13        input [31:0] inputDatmem,
14        input [31:0] inputAddrstB4,
15        input [4:0] inputmuxB4,
16        //UNIDAD DE CONTROL
17        //SALIDAS
18        //WB
19        output reg OTB4MemREG,
20        output reg OTB4RegWRITE,
21        //RESTO
22        output reg [31:0] outputDatmem,
23        output reg [31:0] outputAddrstB4,
24        output reg [4:0] outputmuxB4
25    );
26    always @(posedge clk)
27    begin
28        OTB4MemREG = INB4MemREG;
29        OTB4RegWRITE = INB4RegWRITE;
30        outputDatmem = inputDatmem;
31        outputAddrstB4 = inputAddrstB4;
32        outputmuxB4 = inputmuxB4;
33    end
34 endmodule
35
```

Datapath

- clk (reg)

Se reorganizaron los cables conectando buffers y módulos entre sí.

```
3 module singledptR(
4     input clk
5
6     );
7
8     //BUFFER 1 IF/ID
9     wire [31:0] inputAdd;
10    wire [31:0] inputInsMem;
11    wire [31:0] outputAdd;
12    wire [31:0] OutputInsMem;
13    //BUFFER 2 ID/EX
14    //UNIDAD DE CONTROL
15    //ENTRADAS
16    //WB
17    wire INB2MemREG;
18    wire INB2RegWRITE;
19    //M
20    wire INB2Branch;
21    wire INB2MemWRITE;
22    wire INB2MemRead;
23    //EX
24    wire INB2RegDst;
25    wire [2:0]INB2ALUOP;
26    wire INB2ALUSrc;
27    //RESTO
28    wire [31:0] inputRD1;
29    wire [31:0] inputRD2;
30    wire [31:0] inputSinex;
31    //UNIDAD DE CONTROL
32    //SALIDAS
33    //WB
34    wire OTB2MemREG;
35    wire OTB2RegWRITE;
36
37    //M
38    wire OTB2Branch;
39    wire OTB2MemWRITE;
40    wire OTB2MemRead;
41    //EX
42    wire OTB2RegDst;
43    wire [2:0]OTB2ALUOP;
44    wire OTB2ALUSrc;
45    //RESTO
46    wire [31:0] outputAddB2;
47    wire [31:0] outputRD1;
48    wire [31:0] outputRD2;
49    wire [31:0] outputSinex;
50    wire [4:0] outputRr1;
51    wire [4:0] outputRr2;
52    //BUFFER 3 EX/MEM
53    //RESTO
54    wire [31:0] inputAddB3;
55    wire Z_flag;
56    wire [31:0] inputAddrst;
57    wire [4:0] inputmux;
58    //UNIDAD DE CONTROL
59    //SALIDAS
60    //WB
61    wire OTB3MemREG;
62    wire OTB3RegWRITE;
63    //M
64    wire OTB3Branch;
65    wire OTB3MemWRITE;
66    wire OTB3MemRead;
67    //RESTO
68    wire [31:0] outputAddB3;
69    wire [31:0] outputAddrst;
70    wire [31:0] outputRD2B3;
```


Test Bench

- clk (reg)

Se inicializa el “reloj”, que va a hacer que el single datapath entre en un bucle hasta el tiempo que le demos.

Se modifico los tiempos para los pulsos de reloj y que entren todas las instrucciones y operaciones.

```
3  module tbsingled();
4      reg clk;
5
6      singledptR datapath(clk);
7
8      always
9
10         #50 clk = ~ clk;
11
12     initial
13     begin
14         clk <= 0;
15         #50000
16         $stop;
17
18     end
19     endmodule
20
```

Investigación



Instrucciones de tipo “I”


- Se divide en las siguientes secciones:
- . Bits 31-26:
- En estos primeros seis bits encontramos el espacio para el código de operación que identifica a cada instrucción, en este caso por ser el tipo de instrucción I será el código correspondiente a LW, SW, BEQ,SLTI,ADDI,ORI,ANDI
- . Bits 25-21:
- Los siguientes cinco bits son los destinados a el registro base.
- . Bits 20-16:
- Los siguientes cinco bits son los que representan al registro destino.
- . Bits 15-0:
- Estos últimos dieciséis bits son los destinados al apartado conocido como “desplazamiento”.

Set de instrucciones

Bgtz	I	bgtz \$rs \$etiqueta
Beql	I	beql \$rs \$rt #offset(base)
Slti	I	slti \$rt \$rs \$inmediate
Beq	I	beq \$rs \$rt #offset(base)
Bne	I	bne \$rs \$rt #offset(base)

Instrucción	Tipo	Sintaxis
Addi	I	addi \$rt \$rs \$inmediate
Subi	I	subi \$rt \$rs \$inmediate
Ori	I	ori \$rt \$rs \$inmediate
Andi	I	andi \$rt \$rs \$inmediate
Lw	I	lw \$rt #offset(base)
Sw	I	sw \$rt #offset(base)

Programa ensamblador



Lenguaje ensamblador

El lenguaje ensamblador trabaja con nemónicos, que son grupos de caracteres alfanuméricos que simbolizan las órdenes o tareas a realizar. La traducción de los nemónicos a código máquina entendible por el microcontrolador la lleva a cabo un programa ensamblador. El programa escrito en lenguaje ensamblador se denomina código fuente (*.asm). El programa ensamblador proporciona a partir de este fichero el correspondiente código máquina, que suele tener la extensión *.hex.



Propuesta de algoritmo

```
#Calculara un numero factorial
#Algoritmo en lenguaje ensamblador
```

```
.data
uno:      .word 1      # uno inicializara un registrador en el valor uno
cadena:   .ascii      "Favor ingrese numero a calcular factorial: "
line:     .asciiz      "\n"  # line tomara un salto de línea
```

```
.text
.globl main
```

```
main:
```

```
lw $s1 uno      # inicializa registrador $s1 en uno (1)
lw $s2 uno      # inicializa registrador $s2 en uno (1)
```

```
la $a0 cadena    # carga cadena en $a0
li $v0 4          # carga $v0 a 4: permite mostra una cadena
syscall
```

```
li $v0 5          # carga $v0 a 5: permite leer un entero
syscall
move $t0 $v0
move $s0 $t0
```

```
beq $s0 $zero printCero # el factorial de cero es 1
```

```
loop:
```

```
loop:
```

```
beq $s0 $s1 print
mul $s2 $s2 $s0    # $s2 toma el valor del producto entre $s2 y $s0
sub $s0 $s0 $s1    # $s0 se decrementa para continuar con el ciclo
j loop             # jump: salto
```

```
print:
```

```
la $a0 line        # carga salto de linea en $a0 para imprimirla
li $v0 4
syscall
```

```
move $a0 $s2
li $v0 1            # carga $v0 a 1: permite mostrar un entero
syscall
j fin
```

```
printCero:
```

```
la $a0 line        # carga salto de linea en $a0 para imprimirla
li $v0 4            # carga $v0 a 4: permite mostrar una cadena
syscall
```

```
move $a0 $s1
li $v0 1            # carga $v0 a 1: permite mostrar un entero
syscall
```

```
fin:
```

```
li $v0 10
syscall             # salir
```