Inhaltsverzeichnis

1 STUFF TO SORT				
2	Einle	eitung	2	
	2.1	Stand der Technik	2	
	2.2	Motivation	2	
	2.3	Zielsetzung	2	
3	Aus	wahl der Hardware	3	
	3.1	Einleitung	3	
	3.2	Soll- und Muss-Kriterien bei der Auswahl der Hardware	3	
	3.3	Hardware Debugger	4	
	3.4	Übersicht über die ARM Mikroarchitekturen	4	
	3.5	Anbindung des FPGAs	5	
4	Syst	cem	7	
	4.1	Einleitung	7	
	4.2	Schematische Übersicht	7	
	4.3	Debugger Toolchains	7	
5	Zyn	q	10	
	5.1	Standard Zybo Workflow	10	
	5.2	Memory	14	
6	Zyb	0	16	
	6.1	Floating Point Unit	16	
7	Оре	nOCD	18	
	7.1	Installation	18	
	7.2	OpenOCD CLI - Command Line Interface	19	
	7.3	OpenOCD Konfiguration - Einleitung	19	
	7.4	OpenOCD Konfiguration - Interface	20	
	7.5	OpenOCD Konfiguration - Board	21	
	7.6	OpenOCD Konfiguration - Target	22	
8	ELF	Dateiformat	23	
	8.1	Nützliche Tools	23	
	8.2	Grundlegender Aufbau	23	
	Q 2	Stabo	24	

MA: Java on the bare ARM metal

9 Debugger		ougger	
	9.1	Funktionen eines Debuggers	26
	9.2	Erstellen einer Dummy-Applikation mit Debug-Informationen	27
	9.3	ELF-File	27
10	Eide	esstattliche Erklärung	28
	Oue	llenverzeichnis	29

1 STUFF TO SORT

2 Einleitung

2.1 Stand der Technik

Das Projekt *deep*¹ ist eine Cross Development Plattform, die es erlaubt, ein Java Programm direkt auf einem Prozessor auszuführen. Es ermöglicht einem Entwickler eine Java Programm zu schreiben, welches direkt auf einem Prozessor läuft und Echtzeit-Fähigkeiten hat. Zur Zeit wird dieses Projekt in der NTB für die Ausbildung Von Systemtechnik Studenten verwendet. Es erlaubt einfach und schnell Robotersteuerungen und Regelungen zu implementieren, ohne dass man sich mit den Eigenarten von C und C++ Programmen auseinandersetzen muss.

deep unterstützt einige grundlegende Debuging-Funktionalitäten. Mit einer mehreren tausend Franken teuren Abatronsonde kann der Speicher und die Register des Prozessors ausgelesen und auch geschrieben werden. Der aktuelle Debugger unterstützt keine Breakpoints oder Source Code Navigation, wie man es aus bekannten Debuggern wie dem gdb^2 kennt.

2.2 Motivation

Aktuell ist *deep* nur mit der PowerPC Architektur kompatibel. PowerPC Prozessoren sind aber nicht mehr weit verbreitet und sehr teuer. Die an der NTB verwendeten PowerPC-Prozessoren sind zwar leistungsstark, aber teuer und veraltet.

Aus diesem Grund wird *deep* für die ARM-Architektur erweitert. Da die ARM-Architektur bei eingebetteten Prozessoren am weitesten verbreitet ist, ist auch die Auswahl an günstiger und leistungsstarker Hardware sehr gross. Mit grosse Flexibilität bei der Auswahl von ARM-Prozessoren können sehr günstige oder auch sehr leistungsstarke Prozessoren verwendet werden.

deep ist ein Open-Source-Projekt welches auch für den Unterricht verwendet wird. Damit nicht für jeden Student teure Debugging-Hardware gekauft werden muss, ist eine kostengünstige Alternative wünschenswert.

Java ist im Gegensatz zu C und C++ eine sehr zielorientierte Sprache. Bei Java muss man sich nicht so detailliert um Ressourcen wie Speicher und Hardwareschnittstellen kümmern wie in C-orientierten Sprachen. Dieser Aspekt soll auch beim Debugger beibehalten werden. Zusätzlich zum direkten Speicher Auslesen sollen auch Variablen gelesen und geschrieben werden können. Eine native Source Code Navigation in Eclipse vereinfacht die Entwicklung einer deepx-Applikation sehr.

2.3 Zielsetzung

Bei dieser Arbeit werden mehrere Ziele verfolgt, die aufeinander aufbauen.

- 1. Passende Hardware (Experimentierboard) finden, welche auch im Unterricht verwendet werden kann.
- Grundlegendes Debug-Interfeace, welches bereits für PowerPC existiert, für die ausgewählte Hardware anpassen. Dieses Interface soll für die Entwicklung von deep möglichst bald einsatzbereit sein.
- 3. Den GNU-Debugger (gdb) mit einem Programm verwenden, dass vom deep-Compiler übersetzt wurde. Dazu soll vorerst das Command-Line-Interface (CLI) des gdb genutzt werden.
- Den gdb in das Eclipse Plug-In von deep integrieren, damit der Debugger direkt aus Eclipse verwendet werden kann.

¹http://www.deepjava.org/start

²https://www.gnu.org/software/gdb/

3 Auswahl der Hardware

3.1 Einleitung

Die Auswahl von Hardware mit ARM Prozessoren ist extrem gross. Ende September 2016 sind bereits über 86 Milliarden ARM basierte Prozessoren verkauft worden. Diese Zahl reflektiert zwar nicht direkt die Diversität von den verschiedenen Prozessoren, aber sie zeigt recht gut wie enorm weit ARM Prozessoren verbreitet sind.

In diesem Kapitel soll in dem riesigen Angebotsdschungel die richtige Hardware ausgewählt werden, auf der diese Arbeit aufbauen kann. Die ausgewählte Hardware soll nicht nur für diese Arbeit genutzt werden, sondern auch für den Robotik Unterricht. Zusätzlich sollte der Prozessor auch leistungsstark und auch flexibel genug sein, um ihn in anspruchsvollen Robotikprojekten verwenden zu können.

3.2 Soll- und Muss-Kriterien bei der Auswahl der Hardware

Für die Hardware sind folgende Soll- und Muss-Kriterien ermittelt worden.

3.2.1 Muss-Kriterien

- Systemebene
 - FPGA: Der Prozessor muss mit einem FPGA kommunizieren können.
 - Hardware Debugger: Der Prozessor muss für die Entwicklung von deep einen Hardware Debugger wie beispielsweise das JTAG Interface BDI3000² von Abatron unterstützen.
 - Günstiger Programmierer: Wenn zusätzliche Hardware benötigt wird um die deep-Applikation auf das Target zu schreiben, dann muss diese möglichst günstig sein.
 - Grosses Ökosystem: Das ausgewählte Produkt muss von einem grossen Ökosystem unterstützt werden. Aussterbende Produkte oder Nischenprodukte sind nicht akzeptabel.
 - Als fertiges Modul erhältlich: Eigenes PCB entwickeln und herstellen ist keine Option.
 - Einbettbar: Der Prozessor muss auch bei einem selbst entwickelten PCB verwendet werden können. Wahlweise als SOM (System On Module) oder direkt als Prozessor in eigenem Package.
 - Noch lange erhältlich.

Prozessorebene

- ARMv7: Der Prozessor muss auf einer ARMv7 ISA (Instruction Set Architecture) basieren.
- ARM Instruktionen: Der Prozessor muss ARM Instruktionen unterstützen. Thumb Instruktionen sind nicht ausreichend.
- FPU (Floating Point Unit): Für Gleitzahlenarithmetik.
- Netzwerkschnitstelle: RJ-45 inklusive MAC³ und *Magnetics*.
- USB: USB Schnittstelle als Host und als Slave.
- Flash: Mehr als 50kByte Flash.
- RAM: Mehr als 100kByte RAM.

¹Elektronischer/Anhang/ARM-media-fact-sheet-2016.pdf

 $^{^2} http://www.abatron.ch/fileadmin/user_upload/news/BDI3000-Brochure.pdf$

³Media Access Control

3.2.2 Soll-Kriterien

- Systemebene
 - Einfach einbettbar: Der Prozessor ist als Prozessormodul erhältlich, so dass das Design von einem selbst entwickelten PCB einfacher wird.
 - Günstiger Hardwaredebugger: Der Hardwaredebugger kann auch für Applikationsentwicklung mit deep eingesetzt werden.
 - Möglichst schneller Download der Applikation.
- Prozessorebene
 - Memory Mapped Bus für FPGA Schnittstelle.
 - FPU unterstützt Double Precision.
 - Integerdivision
 - Prozessortakt über 500MHz.

3.3 Hardware Debugger

Der Begriff *Hardware Debugger* ist nicht eindeutig definiert. Im einfachsten Fall kann ein Hardware Debugger nur ein *Boundary Scan* durchführen wie es ursprünglich für JTAG vorgesehen war. Bei *Boundary Scan* können die I/O Pins von einem Prozessor gelesen und auch gesetzt werden. Mit so einem Scan kann in der Produktion bei der Bestückten PCBs überprüft werden, ob alle Lötstellen Kontakt herstellen und dabei keine Kurzschlüsse bilden. Für diesen Scan wird der Prozessor Kern nicht verwendet, sondern separate Peripherie im Prozessor. Über das JTAG Interface kann der Scan ausgeführt werden, ohne dass eine Software auf dem Prozessor ausgeführt werden muss.

Moderne Prozessoren erweitern diese grundlegende Funktionen mit einigen sehr hilfreichen Features. So bieten ARM Prozessoren mit der *CoreSight* Technologie noch viel mehr als nur einen *Boundary Scan*. Die untenstehende Liste zeigt einige Funktionen von dieser Technologie, aber nicht alle. Die für diese Arbeit relevanten Funktionen sind **fett** geschrieben.

- Prozessor Register lesen und schreiben
- · RAM lesen und schreiben
- Externer Flash Speicher lesen und schreiben
- · Hardware Breakpoint auf den Program Counter
- Hardwaer Breakpoint auf einer Speicherstelle (Watchpoint)
- Debug Trace (ETM Program Trace)
- Debug Trace Buffer

Da ein Hardware Debugger keine funktionsfähige Software auf dem Prozessor benötigt, kann er auch gut verwendet werden, um die grundlegendsten Funktionen, wie beispielsweise der Bootvorgang, vom *deep* Laufzeit System zu entwickeln.

3.4 Übersicht über die ARM Mikroarchitekturen

3.4.1 Cortex-A

Sehr gut geeignet für die Verwendung mit einem vollen Betriebssystem wie Windows, Linux oder Android. Cortex-A Prozessoren bieten dem umfangreichsten Support für externe Peripherie wie USB, Ethernet und RAM. Sie sind auch leistungsstärksten ARM Cortex Prozessoren.

* Unterstützt nur Thumb-Instruktionen

Vorteile Nachteile * Sehr Leistungsstark * Langsamer Context-Switch * Support für vollwertige Betriebssysteme * Relativ hoher Stromverbrauch * Grosse Variation erhältlich (Energiesparend / * Relativ teuer * Mit GPU erhältlich sehr Leistungsstark) * Reichhaltiger Funktionsumfang * Keine DSP Unterstützung * NEON und FPU Unterstützung * Keine HW-Division * Sehr gut geeignet für Echtzeitanwendungen * Kleiner Funktionsumfang * Sehr schneller Context-Switch * Nicht so leistungstark wie Cortex A В * DSP Unterstützung * Keine Linux Unterstützung * Sehr schneller Context-Switch * Geringe Rechenleistung * Sehr energiesparend * Keine Linux Unterstützung

Tabelle 3.1: Übersicht ARM Mikroarchitekturen

3.4.2 Cortex-R

* DSP Unterstützung

Cortex-R werden entwickelt für Echtzeitanwendungen und Sicherheitskritische Applikationen wie Festplattenkontrolle und medizinische Geräte. Sie sind normalerweise nicht mit einer MMU *Memory Management Unit* ausgerüstet. Mit einer Taktrate von über 1GHz und einem sehr schnellen Interruptverhalten eignen sich Prozessoren mit einem Cortex-R sehr gut um auf externe Stimuli schnell zu reagieren.

3.4.3 Cortex-M

Cortex-M sind mit einer Taktrate um 200Mhz relativ langsam. Sehr stromsparend und durch die kurze Pipeline haben sie eine deterministische und kurze Interrupt Verzögerung. Die Prozessoren aus der Cortex-M Reihe unterstützen nur die Thumb-Instruktionen und kommen deshalb nicht in Frage.

3.4.4 ARM Prozessoren ausserhalb der Cortex Reihe

Seit 2004 werden die meisten Kerne in eine der Cortex Gruppen eingeteilt. Ältere Kerne, sogenannte "Classic cores", haben Namen wie z.b. ARM7 oder ARM1156T2F-S. Da solche Designs meist aus einer Zeit vor 2004 stammen, gilt das Design als veraltet und wird bei dieser Arbeit nicht berücksichtigt.

3.4.5 Fazit über die ARM Mikroarchitekturen

Prozessoren die auf der Cortex-A Mikroarchitektur basieren bieten die grösste Flexibilität. Zusätzlich ist auch das Angebot bei den Cortex-A Prozessoren am grössten. Die anderen Cortex Reihen bieten keine Vorteile, die für dieses Projekt von Nutzen sind. Aus diesen Gründen wird die Auswahl auf die Prozessoren aufs der Cortex-A Reihe begrenzt.

3.5 Anbindung des FPGAs

3.5.1 Einleitung

FPGAs haben typischerweise einen sehr hohen Pin-Count und werden in BGA-Packages ausgeliefert.

Es gibt verschiedene Möglichkeiten, wie ein FPGA mit einem Prozessor verbunden werden kann. Die Vor- und Nachteile der verschiedenen Bauarten werden in diesem Kapitel abgewogen.

Tabelle 3.2: Übersicht Bauformen

Bauweise	Vorteile	Nachteile	
Modular	* Günstig wenn nur Prozessor verwendet wird * Unterschiedliche FPGAs können verwendet werden	* Datenbus evt. nicht Memory mapped	
SOB	* Sauberes, abgeschlossenes System	* FPGA ist fix	
SOC	* Potenziell sehr schnelle Datenverbindung zwischen FPGA und Prozessor * Sauberes, abgeschlossenes System	* FPGA ist fix * Relativ teuer	
FPGA	* Flexibel	* Sehr teuer	

3.5.2 FPGA als Zusatzplatine zum Prozessorboard - Bauweise "Modular"

Das FPGA Development Board CAPE for the BEAGLEBONE⁴ ist eine Aufsteckplatine für den Beaglebone Black. Wenn es auf den Beaglebone Black aufgesteckt wird, erweitert es den ARM basierten Linux PC um Spatran 6 LX9 FPGA inklusive einiger I/O-Peripherie und SDRAM.

Vorteile:

- · Relativ günstig.
- Funktioniert "Out of the Box"
- Schnelles GPMC⁵ Interface (bis zu 70 MB/s) zwischen Prozessor und FPGA.

Nachteile:

- Verwendet ein modifiziertes Linux-Image, das LOGI-Image.
- Der eMMC⁶ Speicher des Beaglebone kann nicht gleichzeitig mit dem GPMC verwendet werden.
- Die Verfügbarkeit vom Cape ist nicht garantiert.
- Nur ein FPGA und Prozessor erhältlich.

Fazit - Bauweise "Modular"

- 3.5.3 FPGA auf dem gleichen Board wie der Prozessor (System On Board) Bauweise "SOB"
- 3.5.4 FPGA im gleichen Gehäuse wie der Prozessor (System On Chip Bauweise "SOC"
- 3.5.5 ARM als Softcore in FPGA Bauweise "FPGA"

STM23

STM

⁴https://www.element14.com/community/docs/DOC-69215/l/fpga-development-board-cape-for-the-beaglebone

⁵General-Purpose Memory Controller

⁶Embedded Multi Media Card

4 System

4.1 Einleitung

Dieses Kapitel bietet eine grobe Übersicht über das ganze System, um die Zusammenhänge zwischen einzelnen Komponenten aufzuzeigen. Auf einzelne Komponenten wird in den folgenden Kapitel genauer eingegangen.

4.2 Schematische Übersicht

In der Abbildung 4.1 ist das ganze System abgebildet. Auf dem *Windows PC* wird die *deep*-Applikation in Eclipse geschrieben, kompiliert und debuggt. Plug-Ins erweitern Eclipse um die notwendige Funktionalitäten, die für die Entwicklung von Deep Applikationen notwendig sind. Es sind beide Debug Toolchains, die "klassische" Abatron Toolchain und die neue OpenOCD Toolchain in dieser Übersicht abgebildet.

Bei der Abatron Toolchain wird das *Abatron BDI 3000* über die rote TCP/IP Verbindung angesprochen. Das BDI kommuniziert dann über eine JTAG Verbindung direkt mit dem Zynq Chip.

Die grünen Pfeile zeigen den Kommunikationsweg für die neuen OpenOCD-Toolchains. OpenOCD bildet zusammen mit der richtigen Hardware, hier ist es der FT2232 Chip, einen kompletten Debugger und ist somit eine Alternative zum BDI. OpenOCD stellt einen GDB Server und auch ein CLI (Command Line Interface) zur Verfügung. Das Eclipse Plugin openOCDInterface verwendet das CLI über den TCP/IP Port 4444 (dunkelgrüner Pfeil). Der GDB Client kommuniziert mit dem GDB Server mit dem GDB Protokoll über den TCP/IP Port 3333 (hellgrüner Pfeil). OpenOCD verwendet dann den WinUSB Treiber um mit dem FT2232 Chip zu kommunizieren. Der FT2232 verwendet den selben JTAG Bus wie das BDI 3000 als Verbindung mit dem Zynq.

Das *Zybo* beinhaltet neben dem FT2232 auch noch diverse I/O Peripherie die in einer *deep*-Applikation genutzt werden kann. Der FT2232 Chip übernimmt zwei verschiedene Funktionen. Zum einen wird er als USB zu UART Brücke verwendet, damit man mit dem Windows PC einfach eine serielle Verbindung mit dem Prozessor aufbauen kann. Zusätzlich fungiert er ebenfalls als Brücke zum JTAG Bus. Das bedeutet, er erhält Befehle von OpenOCD über USB und übersetzt diese elektrisch und auch logisch für das JTAG Interface.

4.3 Debugger Toolchains

4.3.1 Abatron-Toolchain

Die Abatron-Toolchain benötigt weder OpenOCD noch den FT2232, dafür aber das teure BDI 3000. Diese "klassische" Toolchain wird für die Entwicklung von Deep Applikationen für den PowerPC verwendet. In dieser Arbeit wird sie aber nicht direkt verwendet.

4.3.2 CLI-OpenOCD-Toolchain

Das teure BDI wird für diese Toolchain nicht mehr benötigt. Da das CLI¹ von OpenOCD ist aber sehr ähnlich wie das CLI des BDI. Eine Portierung ist somit relativ einfach. Die CLI-OpenOCD-Toolchain lehnt sich deshalb sehr stark an die bestehende Abatron Toolchain an.

Mit dieser Toolchain ist *Source Code Debugging* aber nicht möglich. Das bedeutet, es ist nicht möglich im Source Code Breakpoints zu setzten, oder durch einzelne Zeilen im Source Code zu steppen wie man es von Debuggern wie dem GDB gewohnt ist. Bestehende Möglichkeiten aus der alten Abatron-Toolchain wie *Target Commands* bleiben aber erhalten.

¹Command Line Interface




Abbildung 4.1: Systemübersicht Debugger Toolchain

4.3.3 GDB-OpenOCD-Toolchain

In der GDB-OpenOCD-Toolchain wird, wie bei der obigen Toolchain, ebenfalls die OpenOCD Software und der FT2232 Chip verwendet. Es wird aber nicht mehr ein Interface bestehend auf der "klassischen" Abatron Toolchain verwendet, sondern es wird direkt der bekannte GDB in Eclipse verwendet. Dadurch kann *Source Code Debugging* direkt in Eclipse eingesetzt werden.

5 Zynq

Der Zynq-7000 ist ein SoC¹ der einen 667 MHz Dual-Core ARM Cortex-A9 Prozessor und einem programmierbare Logik enthält, die einem Artix-7 FPGA entspricht. Der Prozessor und dessen Peripherie befindet sich im *Processing System* oder kurz PS. Der FPGA-Teil des Zynq wird oft PL oder *Programmable Logic* genannt. Über den AMBA-Bus kann der Prozessor und auch die PL auf die Peripherie, wie z.B. SPI, GPIO, Ethernet oder auch DDR3 zugreifen. Das Block Diagramm in der Abbildung 5.1 gibt einen guten Überblick über das ganze SoC.




Abbildung 5.1: Block Diagramm Zynq7000²

5.0.1 MIO und EMIO

MIOs sind *Multiplexed Input Output Pins* welche direkt vom Prozessor angesprochen werden können, ohne dass die PL programmiert werden muss. Die EMIOs sind *Extended Multiplexed Input Output Pins* welche direkt an die PL angeschlossen sind. Aus diesem Grund können die EMIOs nur verwendet werden, wen die PL entsprechend programmiert wurde. Diese Arbeit beschränkt sich nur auf die MIOs und das PS. Im TRM³ des Zynq[1] im Kapitel "2.5.4 MIO-at-a-Glance Table" ist eine sehr gute Übersicht über alle möglichen Funktionen der MIOs gegeben.

5.1 Standard Zybo Workflow

Im Getting Started with Zynq⁴ Tutorial von Digilent ist beschrieben, wie man ein einfaches Design für die PL und ein einfaches Programm für das PS erstellt. Das Tutorial deckt den ganzen Workflow ab.

¹System on Chip

²https://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html

³Technical Reference Manual

 $^{^4} https://reference.digilentinc.com/learn/programmable-logic/tutorials/zybo-getting-started-with-zynq/start?redirect=1 \\$

Dabei werden, z.B. für LED1, LED2 und LED3, auch die EMIOs verwendet. In Schritt 1 bis 7 wird mit Vivado das Design für die PL erstellt und exportiert.

Hinweis1: Die Zybo Toolchain benötigt den standard USB Treiber. Im Kapitel 7.1.2 ist beschrieben, wie der standard USB Treiber wieder installiert werden kann.

Hinweis2: Vivado und die Xilinx SDK müssen für dieses Tutorial installiert sein.

Ab Schritt 8 wird beschrieben, wie im XSDK (*Xilinx Standard Development Kit*) ein einfaches "Hello World" Programm in C für den Prozessor geschrieben werden kann.

Das XDSK verwendet im Hintergrund das XSCT⁵ (Xilinx Software Command-Line Tool). Das XDSK kann interaktiv, oder mit Scripts verwendet werden. Wie auch Jim-TCL basiert die verwendete Scriptsprache auf der Sprache TCL. Wird das "Hello World" Programm im XSDK gestartet, erhält man im SDK Log Fenster ein detailliertes Log des ausgeführten Script. In diesem Log kann nachvollzogen werden, was das Script beim Download und Start des Programms alles ausgeführt.

Im Anhang C ist eine Kopie eines solchen Logs zu finden. D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/.sdk/launch_c++_application_(system_debugger)/system_debugger_using_debug_01_gettingstarted_applicationproject.elf_on_local_

Das Script ps7_init.tcl definiert unter anderem die fünf Initialisierungs-Methoden:

- ps7_mio_init_data_3_0
- ps7_pll_init_data_3_0
- ps7_clock_init_data_3_0
- ps7_ddr_init_data_3_0
- ps7_peripherals_init_data_3_0

Die Initialisierungs-Methoden werden in der Methode *ps7_init* aufgerufen. *ps7_init* wiederum wird in Zeile 8 des ...*elf_on_local.tcl* Scripts aufgerufen, welches beim Start des "Hello World" Programm im XSDK ausgeführt wird. In Zeile 9 vom ...*elf_on_local.tcl* wird auch noch die Methode *ps7_post_config* von *ps7_init.tcl* auf, welche im Anschluss *ps7_post_config_3_0* aufruft.

Alle Konfigurationsregister sind im Anhang B vom *Zynq TRM*[1] beschrieben. Bevor die Register aber verändert werden können, müssen sie "*unlocked*" werden, in dem der Wert *0x0000DF0D* in die Adresse *0xF8000008* geschrieben wird.

5.1.1 Grundlegende Methoden

Alle Methoden sind auf den folgenden vier Grundbefehlen aufgebaut:

mwr -force <address> <value>:

Schreibt den Wert <value> in die Adresse <address>.

mask write <address> <mask> <value>:

Schreibt die Bits der Maske <mask> von <value> in die Addresse <address>.

mask_poll <address> <mask>:

Wartet bis die maskierten Bits <mask> des Speicherinhalt von der Speicheradresse <address> gleich 0 sind.

mask_dellay <address> <value>:

Wartet <value> Millisekunden.

 $^{^{5}} https://www.xilinx.com/html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html_docs/xilinx2018_1/SDK_Doc/xsct/introduction.html$

5.1.2 Initialisierungsmethoden

Im Folgenden werden alle Methoden beschrieben, welche zur Initialisierung des Zynq auf dem Zybo verwendet werden.

ps7_mio_init_data_3_0:

Diese Methode initialisiert die MIOs. Es wird der Multiplexer für die IO Pins konfiguriert. Dadurch wird definiert, welcher Pin von welcher Peripherie, wie UART und auch RAM, verwendet wird. Zusätzlich werden auch, falls vorhanden, folgende elektrischen Charakteristiken definiert:

- PULLUP: Pullup Widerstand aktivieren / deaktivieren.
- IO_Type: Buffer Type: LVCMOS 1.8V, LVCMOS 2.5V, LVCMOS 3.3V, oder HSTL.
- SPEED: Slow oder Fast CMOS edge.
- Tristate: Enalbe / disable Tristate.

ps7_pll_init_data_3_0

Initialisiert die drei PLLs⁶ ARM, DDR und IO. Bei jeder PLL-Initialisierung wird darauf gewartet, bis der PLL betriebsbereit (locked) ist. Die Dauer dieser Wartezeit ist unbekannt.

ps7_clock_init_data_3_0

Konfiguriert diverse Clocks, die im Prozessor gebraucht werden.

ps7_ddr_init_data_3_0

Konfiguriert den DDR Bus. Für die Konfiguration werden insgesamt 79 verschiedene Register geschrieben und die DCI (*Digital Controlled Impedance*) kalibriert.

ps7_peripherals_init_data_3_0

Konfiguriert folgende Peripherie:

- UART1
- QSPI (für Flash Speicher auf Zybo)
- POR timer
- High-Low-Wait(1msec)-High Sequenz für MIO46 (USB-OTG Ping)

Die oben genannten Initialisierungsfunktionen werden vom Xilinx Debugger jedes mal ausgeführt, wenn die Applikation im XSDK mit "Launch on Hardware (System Debuger)" gestartet wird. Es ist aber auch möglich, die Initialisierung direkt mit der C-Applikation und nicht mit dem Debugger durchzuführen. Wird die Initialisierung in der Applikation durchgeführt, und die Applikation auf dem Flash Speicher des Zynq gespeichert, dann Initialisiert sich der Zynq bei jedem Start selber. Im Beispielprogramm "helloworld.c" ist die Methode "init_platform()" enthalten, welche in "platform.c" deklariert ist. Standardmässig ist die darin enthaltene Methode "ps7_init()" aber auskommentiert. "platform.c" befindet sich im "design_wrapper_hw_platform" welcher in Vivado erzeugt wurde. Vergleicht man "ps7_init()" mit ps7_init.tcl dann sieht man schnell, dass das Script und auch die C-Methode genau die gleichen Register schreiben und lesen.

"psu_init()" ist für ein "Zynq UltraScale+TM MPSoC" Chip.

helloworld.c:

platform.c:

⁶Phase Locked Loop

```
/* # include "ps7_init.h" */
   /* # include "psu_init.h" */
3
4
   void
   init_platform()
6
        * If you want to run this example outside of SDK,
10
        * uncomment one of the following two lines and also #include "ps7_init
        * or #include "ps7_init.h" at the top, depending on the target.
11
12
        * Make sure that the ps7/psu_init.c and ps7/psu_init.h files are
            included
        st along with this example source files for compilation.
13
14
        */
       /* ps7_init();*/
15
        /* psu_init();*/
       enable_caches();
17
       init_uart();
18
   }
19
20
   . . .
```

5.1.3 ps7 init.tcl Script für OpenOCD anpassen

Da das *ps7_init.tcl* Script ebenfalls auf der TCL-Sprache basiert, kann es gut für OpenOCD angepasst werden. Einige Methoden werden aber nur vom XSCT unterstützt und nicht von OpenOCD. Mit folgenden Änderungen ist das Script mit OpenOCD kompatibel:

1. Unten stehende Methoden wurden dem Script hinzugefügt.

ps7_init_modified.tcl:

```
proc unlock_SLCR {} {
2
      mww 0xF8000008 0x0000DF0D
3
4
   proc map_OCM_low {} {
      unlock_SLCR
6
       mww \quad 0 \, x \, F \, 8 \, 0 \, 0 \, 0 \, 9 \, 1 \, 0 \quad 0 \, x \, 0 \, 0 \, 0 \, 0 \, 0 \, 1 \, 0 \\
   proc memread32 {ADDR} {
        set foo(0) 0
11
        if ![ catch { mem2array foo 32 $ADDR 1 } msg ] {
12
      return $foo(0)
13
        } else {
14
      error "memread32: $msg"
15
16
   }
17
18
   proc mask_write { addr mask val } {
19
      set curval [memread32 $addr]
20
      set maskinv [expr {0xffffffff ^ $mask}]
21
        set maskedcur [expr {$maskinv & $curval}]
22
      \verb|set| maskedval [expr {<math>mask & & val}]|
23
        set newval [expr $maskedcur | $maskedval]
24
      mww $addr $newval
25
   }
26
27
   proc initPS {} {
28
      ps7_init
      ps7_post_config
30
   }
31
```

2. Jeder''mwr -force <address> <value>''Befehl wurde mit''mww <address> <value>''ersetzt.

3. Folgende Methoden wurden mit den unten stehenden Implementationen ersetzt:

ps7_init_modified.tcl:

```
proc mask_poll { addr mask } {
       set count 1
       % set curval [memread32 $addr]
3
        (*@ \textcolor{blue}{ set curval [memread32 \$addr] } @*) 
4
       set maskedval [expr \{\text{surval \& smask}\}\] # & = bitwise AND
       while { $maskedval == 0 } {
       set curval [memread32 $addr]
            set maskedval [expr {$curval & $mask}]
            set count [ expr { $count + 1 } ]
            if { $count == 100000000 } {
10
              puts "Timeout Reached. Mask poll failed at ADDRESS: $addr
11
                  MASK: $mask"
12
              break
13
       }
14
   }
15
16
   proc mask_delay { addr val } {
17
       set delay [ get_number_of_cycles_for_delay $val ]
18
       perf_reset_and_start_timer
19
       set curval [memread32 $addr]
       set maskedval [expr {$curval < $delay}]</pre>
21
       while { maskedval == 1 } {
22
            set curval [memread32 $addr]
            set maskedval [expr {$curval < $delay}]</pre>
24
25
       perf_reset_clock
26
   }
27
   proc ps7_post_config {} {
29
            ps7_post_config_3_0
30
31
32
33
   proc ps7_init {} {
34
     ps7\_mio\_init\_data\_3\_0
35
     ps7_pll_init_data_3_0
     ps7_clock_init_data_3_0
37
     {\tt ps7\_ddr\_init\_data\_3\_0}
38
     ps7_peripherals_init_data_3_0
     puts "PCW Silicon Version : 3.0"
40
41
42
   proc get_number_of_cycles_for_delay { delay } {
43
44
     \# GTC is always clocked at 1/2 of the CPU frequency (CPU_3x2x)
     set APU_FREQ 650000000
45
     return [ expr ($delay * $APU_FREQ /(2 * 1000))]
46
   }
```

5.2 Memory

5.2.1 Address Mapping

Im Kapitel 4.1 des *Zynq TRM*[1] ist der Aufbau des Speichers beschrieben. Die Abbildung 5.2 zeigt einen guten Überblick über die ganzen 4 GB des Adressraumes. Bei der Map fällt auf, dass nur ca. 1 GB für DDR RAM verwendet werden kann.

Der OCM (*On Chip Memory*) ist ein kleiner Speicher im Zynq der direkt ohne Initialisierung verwendet werden kann. Ideal für ein Bootloader. Für den OCM stehen ganz am Anfang des Speicherbereichs (*0x0000_0000*) und ganz am Ende (*0xFFFC_0000*) 256 kB zur Verfügung. Der OCM besteht aus 4 x 64 kB grossen Teilbereichen, die mit dem Register *0xF8000910* wahlweise im oberen oder im unteren Bereich zugewiesen werden können. Beim Bootvorgang werden die ersten drei Teile in den unteren Bereich (*0x0000_0000 - 0x0002_FFFF*) und der vierte Teil in den obersten Bereich (*0xFFFF_0000 - 0xFFFF_FFFF*) gemapt. Das geschieht noch bevor die erste Instruktion aus dem User-Code, also

auch vor dem selbst geschriebenen Bootloader, ausgeführt wird. Der oben beschriebene Bootvorgang kann nicht geändert werden. Mit Pull-Up-Widerständen kann aber beeinflusst werden, ob der ARM im *Secure-Mode* oder im *Non-Secure-Mode* booten soll und wo der Bootloader gesucht werden soll. Mehr dazu im Zynq TRM[1] im Kapitel "*Kapitel 4.4: Boot and Configuration*".

Address Range	CPUs and ACP	AXI_HP	Other Bus Masters ⁽¹⁾	Notes
	ОСМ	ОСМ	ОСМ	Address not filtered by SCU and OCM is mapped low
0000 0000 to 0003 FFFF(2)	DDR	ОСМ	ОСМ	Address filtered by SCU and OCM is mapped low
000_0000 to 0003_FFFF(e)	DDR			Address filtered by SCU and OCM is not mapped low
				Address not filtered by SCU and OCM is not mapped low
0004 0000 to 0007 FFFF	DDR			Address filtered by SCU
0004_0000 to 0007_FFFF				Address not filtered by SCU
0008 0000 to 000F FFFF	DDR	DDR	DDR	Address filtered by SCU
0000_0000 to 0001_FFFF		DDR	DDR	Address not filtered by SCU ⁽³⁾
0010_0000 to 3FFF_FFFF	DDR	DDR	DDR	Accessible to all interconnect masters
4000_0000 to 7FFF_FFFF	PL		PL	General Purpose Port #0 to the PL, M_AXI_GP0
8000_0000 to BFFF_FFFF	PL		PL	General Purpose Port #1 to the PL, M_AXI_GP1
E000_0000 to E02F_FFFF	IOP		IOP	I/O Peripheral registers, see Table 4-6
E100_0000 to E5FF_FFFF	SMC		SMC	SMC Memories, see Table 4-5
F800_0000 to F800_0BFF	SLCR		SLCR	SLCR registers, see Table 4-3
F800_1000 to F880_FFFF	PS		PS	PS System registers, see Table 4-7
F890_0000 to F8F0_2FFF	CPU			CPU Private registers, see Table 4-4
FC00_0000 to FDFF_FFFF ⁽⁴⁾	Quad-SPI		Quad-SPI	Quad-SPI linear address for linear mode
FFFC 0000 to FFFF FFFF(2)	OCM	OCM	OCM	OCM is mapped high
rrrc_0000 to FFFF_FFFF				OCM is not mapped high

Abbildung 5.2: Address Map des Zynq

6 Zybo

Das Zybo ist ein Experimentierboard für den Zynq-7000. Es beinhaltet die notwendigen Hardware wie Signaltransformatoren und Buchsen für Ethernet, USB, HDMI und VGA. Neben der Stromversorgung wird liefert es auch ein JTAG-Interface um den Zynq zu debuggen.

6.1 Floating Point Unit

FPUs (*Floating Point Unit*) können je nach Implementation unterschiedliche Funktionen unterstützen. In den Register MVFR0 und MVFR (*Media and VFP Feature Register*) lässt sich auslesen, welche Funktionen effektiv in der Hardware implementiert wurden und genutzt werden können. Diese Register können aber nicht mit einer einfachen *Memory read* gelesen werden. Um diese Register, oder die anderen speziellen FPU-Register wie FPSID, FPSCR und PFEXC, lesen zu können, muss der Assembler Befehl "*VMRS*" verwendet werden.

6.1.1 FPU initialisieren

Damit auf die FPU zugegriffen werden kann, muss der Co-Prozessor 15 erst so konfiguriert werden, dass das System im secure und im non-secure mode Zugriff auf die FPU hat. Der CP15 ist ein "System control coprocessor" der neben der FPU auch den Cache und die MPU (Memory Protection Unit) konfiguriert. Um in ein Register des Co-Prozessors schreiben zu können, muss eine spezielle Instruktion "MCR" verwendet werden, die ein ARM-Register in ein Co-Prozessor-Register speichert. Da OpenOCD diese Instruktion unterstützt, können die Access Control Register direkt mit dem Debugger gesetzt werden kann.

Das NSACR (*Non-secure Access Control Register*) kontrolliert, ob die FPU auch im *non-secure mode* genutzt werden kann. Das CPACR (*Coprocessor Access Control Register*) kontrolliert den Zugang zu allen Coprozessoren (CP10 und CP11 sind die FPU) abgesehen von CP14 und CP15.

Zusätzlich muss auch noch das FPEXC EN Bit im FPEXC Register (*Floating-Point Satus and Control Register*) gesetzt werden. Das FPEXC Register kann aber nicht mit dem Debugger direkt gesetzt werden, da eine spezielle ARM Instruktion dafür verwendet werden muss. Im Kapitel "2.4.2 Accessing the FPU registers des FPU-TRM[3] sind die Details beschrieben, welche Register genau gesetzt werden müssen.

Mit dem folgenden ARM Code kann die FPU z.B. beim Booten des Kernels initialisiert werden:

```
; Set bits [11:10] of the NSACR for access to CP10 and CP11 from both
Secure and Non-secure states:

2 MRC p15, 0, r0, c1, c1, 2

3 ORR r0, r0, #2_11<<10; enable fpu/neon

4 MCR p15, 0, r0, c1, c1, 2

5; Set the CPACR for access to CP10 and CP11:

6 LDR r0, = (0xF << 20)

7 MCR p15, 0, r0, c1, c0, 2

8; Set the FPEXC EN bit to enable the FPU:

9 MOV r3, #0x40000000

VMSR FPEXC, r3
```

6.1.2 MVFR lesen mit OpenOCD

OpenOCD kann zwar direkt die Register der generischen Co-Prozessoren lesen und schreiben, nicht aber die Register der FPU. Der folgende Ablauf ermöglicht es aber trotzdem, diese Register auszulesen:

- 1. OpenOCD starten und für das CLI eine Telnetverbindung zu Port 4444 aufbauen
- 2. reset init // Reset und Initialisierung des ganzen Systems.
- 3. arm mcr 15 0 1 1 2 0x0c00 // Non-secure access für FPU (NSACR Register).

- 4. arm mcr 15 0 1 0 2 0x00f00000 // Genereller Zugang für FPU erlauben (CPACR Register).
- 5. mww 0x0 0xEEF70A10 // Speichert die Instruktion "VMRS RO, MVFRO" in den OCM.
- 6. mww 0x4 0xEEF61A10 // Speichert die Instruktion "VMRS R1, MVFR1" in den OCM.
- 7. bp 0x8 1 hw // Breakpoint nach der Instruktion (32 Bit Instruktion = 4 Byte)
- 8. resume 0x0 // Führt die Instruktion bei der Adresse 0 aus
- 9. reg 0 // Liest dass Register 0 aus, welches eine Kopie des MVFR0 enthält.
- 10. reg 1 // Liest dass Register 1 aus, welches eine Kopie des MVFR1 enthält.

Die Inhalte der Register sind:

MVFR0: 0x1011_0222MVFR1: 0x0111_1111

6.1.3 Unterstützte Features der FPU

Die Register MVFR0 und MVFR1 enthalten Informationen über die unterstützten Features der FPU. Auf der Seite XXX des ARMv7-A ARM[2] (*Architecture Reference Manual*) ist beschrieben, wie die unterstützten Features aus den Register gelesen werden können.

Der Zynq 7000 des Zybo unterstützt:

•

7 OpenOCD

OpenOCD¹ bildet den Software-Teil eines Debuggers. Zusammen mit einem Hardware-Adapter bildet OpenOCD einen vollständigen Debugger und kann als Ersatz für einen teuren Debugger wie beispielsweise dem BDI 3000 von Abatron verwendet werden.

Der Adapter bildet dabei das elektrische Interface zum Prozessor und muss auch auf den Prozessor abgestimmt sein. Relevant sind dabei unter anderem der Transport Layer (JTAG/SWD), das elektrische Potential und natürlich auch der Physikalischer Stecker. In den vielen Fällen basieren solche Adapter, wenn sie zusammen mit OpenOCD verwendet werden, auf dem FT2232 Chip von FTDI. Solch ein generischer Adapter ist in der Abbildung 7.1 zu sehen.




Abbildung 7.1: Generischer JTAG Adapter mit einem FTDI FT2232²

Bei Experimentierboards ist der FT2232 oft auch direkt auf das Board aufgelötet. So kann eine einfache USB-Verbindung genutzt werden, um den Prozessor zu debuggen. Beim Zybo wurde ebenfalls dieser Ansatz verfolgt. Aus diesem Grund reicht ein einfaches USB Kabel um den Prozessor des Zybos auf einer Hardwareebene debuggen zu können.

7.1 Installation

Um OpenOCD nutzen zu können, muss auch der richtige USB-Treiber installiert sein. In den folgenden Kapitel wird erklärt, wie der Treiber und auch OpenOCD selber installiert werden kann.

7.1.1 Installation - OpenOCD

OpenOCD kann direkt aus dem Sourcecode kompiliert werden³ oder es können vorkompilierte Binaries verwendet werden. Für diese Arbeit wurde das vorkompilierte Windows Binaries⁴ für ARM Cores mit der Version 0.10.0 verwendet.

Das eigentliche Binary befindet sich im Ordner: /openocd-0.10.0/bin-x64/

Das Open OCD User Manual[5] befindet sich im Ordner: /openocd-0.10.0/

¹http://openocd.org/about/

²https://www.ebay.com/itm/FPU1-FTDI-FT2232-USB-JTAG-XILINX-FPGA-CPLD-programmer-cable-/181635528314 Seite

³http://sourceforge.net/p/openocd/code/

⁴http://www.freddiechopin.info/en/download/category/4-openocd?download=154%3Aopenocd-0.10.0

7.1.2 Installation - USB Driver WinUSB

Damit OpenOCD mit dem FT2232 Chip kommunizieren kann, werden die richtigen USB Treiber benötigt. Die Installation der Treiber ist am einfachsten mit den *USB Driver Tool*⁵.

Das Zybo muss per USB mit dem PC verbunden sein, damit der Treiber installiert werden kann. Wenn der Jumper 'J15' auf USB gesetzt ist, dann wird keine zusätzliche Stromversorgung für das Zybo benötigt.

Öffnet man das *USB Driver Tool* werden alle USB Devices aufgelistet. Das Device mit der *Vendor ID=0403*, *Device ID=6010* und *Interface 0* ist das JTAG Interface des FT2232. Mit einem Rechtsklick darauf kann man den *Install WinUSB* Treiber auswählen und installieren. Abbildung 7.2 zeigt die Liste mit allen USB Devices und das Kontextmenü für die Installation des richtigen Treibers. Um den Standardtreiber wieder zu installieren, kann einfach "*Restore default driver*" ausgewählt werden. Nachdem das Zybo einmal aus- und wieder einschaltet wird, ist der Treiber einsatzbereit.

Das Device mit der *Vendor ID=0403*, *Device ID=6010* und *Interface 1* ist die UART Verbindung zum Prozessor. Dieser Treiber darf **nicht** ersetzt werden.




Abbildung 7.2: Installation des WinUSB Treibers mit dem USB Driver Tool

7.2 OpenOCD CLI - Command Line Interface

Das CLI (*Command Line Interface*) ist eine einfache Methode um mit dem Debugger zu kommunizieren. Sobald OpenOCD gestartet wurde, kann über den Port 4444, z.B. mit *Putty*, auf dem *Localhost* eine Telnet-Verbindung aufgebaut werden. Der Befehl 'help' listet alle zulässigen Befehle auf.

In den folgenden Kapitel wird folgende Notation verwendet, um einen CLI-Befehl zu beschreiben: (CLI: Befehl)

7.3 OpenOCD Konfiguration - Einleitung

OpenOCD unterstützt eine Vielzahl von Adaptern und Targets (Prozessoren). Beim Start muss die Software für die verwendete Hardware konfiguriert werden. Die Konfiguration erfolgt mit Konfigurationsscripts (*.cfg) in der Scriptsprache $Jim-Tcl^6$. Jim-Tcl ist eine abgespeckte Version von Tcl^7 .

⁵http://visualgdb.com/UsbDriverTool/

⁶http://jim.tcl.tk/index.html/doc/www/www/index.html

⁷http://www.tcl.tk

Normalerweise werden die Scripts in die drei Gruppen interface, board und target aufgeteilt. So kann einfach ein Script ausgewechselt werden, wenn man den gleichen Adapter aber einen anderen Prozessor verwenden will. Im Pfad openocd-0.10.0/scripts befinden sich eine Sammlung von Konfigurationsscripts für Standardhardware.

Mit folgendem Befehl kann OpenOCD mit der passenden Konfiguration für das Zybo gestartet werden: openocd -f zybo-ftdi.cfg -f zybo.cfg

7.4 OpenOCD Konfiguration - Interface

Die Interface Konfiguration beschreibt hauptsächlich den verwendeten Adapter. Da beim Zybo kein Adapter verwendet wird, sondern der aufgelötete FT2232, wird mit diesem Script der FTDI Chip und dessen Anbindung an den Zynq konfiguriert.

Da ein FTDI-Chip als Interface verwendet wird, sollte ein passender Script unter *openocd-0.10.0/scripts/interface/ftdi/* zu finden sein. Keiner der Scripts passt von Namen her auf *Zybo* oder *FT2232*. Eine Google Suche nach einem passenden Script war erfolgreicher. Ein Github User mit dem Namen *emard* hat folgenden Script in einem von seinen Repositories⁸ gespeichert:

zybo-ftdi.ocd:

```
ZYBO ft2232hq usbserial jtag
   interface ftdi
   ftdi_device_desc "Digilent Adept USB Device"
   ftdi_vid_pid 0x0403 0x6010
   ftdi_layout_init 0x3088 0x1f8b
   #ftdi_layout_signal nTRST -data 0x1000 -oe 0x1000
   # 0x2000 is reset
11
   ftdi_layout_signal nSRST -data 0x3000 -oe 0x1000
   # green MIO7 LED
13
   \tt ftdi\_layout\_signal\ LED\ -data\ 0x0010
14
    \textit{\#ftdi\_layout\_signal LED} \ -\textit{data} \ \textit{0x1000} \\
15
16
   reset_config srst_pulls_trst
```

Zeile 5 bis 7 konfigurieren das Interface als ein standard-FTDI Interface. Von OpenOCD werden neben dem FT2232 auch noch andere Chips unterstützt. Zeile 7 definiert die *Vendor* und *Device-ID* des USB Devices.

7.4.1 Resetverhalten

Liest man aus einer unerlaubten Speicheradresse (CLI: mdw 0x40000000), dann hängt sich die Debug-Peripherie des Zynq auf. Nach so einem unerlaubten Speicherzugriff können auch keine erlaubten Speicherstellen mehr gelesen werden. Beim Versuch erscheint die Fehlermeldung:

Timeout waiting for cortex_a_exec_optcode.

Wahrscheinlich ist die *CoreSight* Debug-Peripherie abgestürzt oder in einem undefinierten Zustand. Aus diesem Grund bekommt OpenOCD keine Antwort vom Zynq, wenn versucht wird, eine Speicheradresse zu lesen. Mit einem manuellen Powercycle vom Zybo kann die Hardware wieder zurückgesetzt werden.

Im Supportbereich der Xilinx Homepage⁹ ist eine Mögliche Erklärung für dieses Verhalten zu finden. In diesem Artikel wird beschrieben, dass die Fehlermeldung "Invalid address - it can hang PS interconnect" erscheint, wenn mit dem XSDB (Xilinx System Debugger) auf bestimmte Adressbereiche zugegriffen wird. Die Vermutung liegt nahe, dass der XSDB merkt, wenn auf eine "Invalid address" zugegriffen werden soll. Dieser Befehl wird abgefangen und stattdessen wird die Fehlermeldung angezeigt, so dass der "PS interconnect", also der Bus innerhalb des Zynq, nicht abstürzen kann. OpenOCD

 $^{^{8}} https://github.com/f32c/f32c/blob/master/rtl/proj/xilinx/zybo/xram_bram_hdmi_ise/zybo.ocd$

⁹https://www.xilinx.com/support/answers/63871.html

fängt so einen invaliden Zugriff nicht ab, was dann zum Absturz des "PS interconnect" führt. Da auch die Peripherie für den Debugger im Zynq von diesem Interconnect abhängig ist, stürzt auch die Debug-Peripherie ab, sobald auf einen ungültigen Adressbereich zugegriffen wird.

Mit OpenOCD ist es grundsätzlich möglich, einen Reset automatisch durchzuführen. Dabei wird zwischen einen SRST (*System Reset*) und dem TRST (*TAP Reset*) unterschieden. Der SRST führt dabei einen Powercycle vom ganzen System durch, der TRST setzt mit einem JTAG-Befehl nur den TAP (*Test Access Port*) zurück

Beim obigen Script ist aber das Resetverhalten nicht sauber definiert. Mit dem Befehl "CLI: reset halt" sollte der FT2232 einen Reset des ganzen Zynq durchführen. Der Befehl führt aber zur Fehlermeldung:

```
...
zynq.cpu0: how to reset?
...
```

Im OpenOCD User Manual[5] in "Kapitel 9: Reset Configuration" ist beschrieben, wie das Resetverhalten konfiguriert werden kann. Mit dem Script-Befehl "reset_config srst_only" wird der TAP Reset ignoriert. Da jetzt nur noch der SRST und nicht mehr der TRST verwendet wird, kann das Problem auf den SRST begrenzt werden.

Wenn OpenOCD mit der neuen Konfiguration neu gestartet wird, dann scheint der Befehl "CLI: reset halt" zu funktionieren. Greift man vorher aber wieder auf eine ungültige Speicherstelle zu, dann erscheint beim Reset die Fehlermeldung:

```
...
Timeout waiting for dpm prepare
...
```

Der erneute Timeout legt die Vermutung nahe, dass der Zynq nicht ordentlich zurück gesetzt wurde.

Zeile 12 "ftdi_layout_signal nSRST -data 0x3000 -oe 0x1000" konfiguriert die I/O Pins des FT2232 welche für den System Reset verwendet werden. Im elektrischen Schema des Zybos (siehe Anhang A) könnte man überprüfen, welche I/Os des FT2232 effektiv für den Reset verwendet werden. Die Seite mit dem Schema für den FT2232, Seite 7, ist aber als einzige Seite im Schema nicht veröffentlicht worden. Die korrekten I/O Pins lassen sich also nicht mit dem Schema ermitteln.

Im OpenOCD User Manual[5] wird der für "ftdi_layout_signal nSRST genauer beschrieben. Der Switch -data 0x3000 definiert alle relevanten Pins für den SRST und -oe 0x1000 konfiguriert alle Ausgänge. In einem Versuch wurden diverse Kombinationen für die beiden Switches ausprobiert. Keine Kombination mit nur einem Pin (z.B. -data 0x2000 mit -oe 0x2000) hat funktioniert. Es hat sich herausgestellt, dass die Kombination -data 0x3000 mit -oe 0x3000 tatsächlich einen System Reset ermöglicht.

Weil der Debugger direkt nach dem SRST versuch mit dem Zynq zu kommunizieren, tritt folgende Fehlermeldung auf:

```
...
Invalid ACK (7) in DAP response
JTAG-DP STICKY ERROR
```

Mit dem Kommando "adapter_nsrst_delay 40" wartet der Debugger nach dem SRST zusätzliche 40 Millisekunden. Diese Wartezeit genügt, damit die Debug Peripherie wieder betriebsbereit ist, wenn der Debugger zu kommunizieren versucht.

7.5 OpenOCD Konfiguration - Board

Da beim Zybo der Adapter direkt auf dem Board ist, ist die Bordkonfiguration bereits im Konfigurationsscript für das Interface enthalten.

7.6 OpenOCD Konfiguration - Target

Für das Target, in diesem Fall der Zynq 7000 SOC, ist bereits ein Script unter *openocd-0.10.0/scripts/target/zynq_7000.cfg* enthalten. In diesem Script werden nicht nur beide Kerne des Prozessors definiert, sondern auch ein TAP für das FPGA. Es ist also auch möglich, den FPGA mit dieser Toolchain zu laden.

8 ELF Dateiformat

ELF (*Executable and Linking Format*) ist das Standard-Binärformat unter vielen UNIX-ähnlichen Betriebssystemen. Es wird für normale ausführbare Dateien und auch für Libraries verwendet. Es können auch notwendige Informationen für den Debugger in dieses Format gepackt werden. In diesem Kapitel wird der grundlegende Aufbau des Formates erklärt. Zusätzlich wird auf einige Details genauer eingegangen, die für einen Debugger relevant sind.

Einen sehr guten Einstieg bietet auch der Artikel "*Understanding the ELF*" von James Fisher. In der Spezifikation für das ELF Format[4] ist der Aufbau des Formates im Detail erklärt.

8.1 Nützliche Tools

readelf ist ein nützliches Linux-Tool um Informationen einer ELF-Datei anzeigen zu lassen. Unter Windows kann dieses Software ebenfalls in der Shell verwendet werden, wenn mingw² installiert ist.

8.2 Grundlegender Aufbau




Abbildung 8.1: Der Aufbau von einer ELF Datei³

Der File Header beinhaltet Metainformationen über die Datei selbst. Mit "readelf filename -Wh" lässt sich der File Header von einer Datei anzeigen.

Der *Program Header* kann mit "readelf filename -W1" ausgegeben werden. Darin ist enthalten, welcher Offset innerhalb der Datei die einzelnen Segmente haben. Zusätzlich wird auch definiert, zur welchen Speicheraddresse (im RAM) die Segmente kopiert werden wenn das Programm gestartet wird und was für Rechte (ausführbar, lesen und schreiben) jedes Speichersegment hat. Wird, z.B. wegen einem nicht initialisierten Pointer, in einer Speicherstelle im Memory gelesen, das kein "read flag" hat, dann wird ein Segmentation Fault ausgelöst. Der gdb nutzt Informationen aus diesem Header um zu bestimmen, welche binäre Daten mit dem Befehl "load_img" an welchen Speicherort geschrieben werden soll. Ein Segment beinhaltet ein oder mehrere Sections. Die Segmente sind beim Ausführen der Datei relevant.

Im Section Header sind alle Sections beschrieben. Mit "readelf filename -WS" kann man sehen, dass jede Section unter anderem einen Namen, einen Typ, eine Adresse (im RAM) und einen Offset (innerhalb der ELF-Datei) enthält. Jede Section beinhaltet einen anderen Teil des Programms. Die folgende Liste gibt eine kleine, nicht vollständige Übersicht über die einzelnen Sections:

Direkter Link: https://medium.com/@MrJamesFisher/understanding-the-elf-4bd60daac571
Archivierter Link: https://web.archive.org/web/20180705122234/https://medium.com/@MrJamesFisher/understanding-the-elf-4bd60daac571
https://web.archive.org/web/20180705122234/https://medium.com/@MrJamesFisher/understanding-the-elf-4bd60daac571

²http://www.mingw.org/

³https://slideplayer.com/slide/6444592/

- .text Der ausführbare Teil des Programms.
- .data Enthält die globalen Variablen.
- .rodata Enthält alle Strings.
- . stab Enthält die Stabs Debuginformationen. Mehr dazu im Kapitel 8.3
- .stabstr Enthält die Stabs Debuginformationen. Mehr dazu im Kapitel 8.3

Der Compiler nutzt die Secitons um das Programm in logische Einheiten zu unterteilen.

8.2.1 Informationen für den Debugger

Zusätzliche Informationen für den Debugger werden ebenfalls in dem ELF Format gespeichert. Moderne Compiler verwenden hauptsächlich das DWARF Format und nicht das veraltete STABS-Format. Trotzdem wird von aktuellen Compilern und auch Debuggern das veraltete STABS-Format immer noch unterstützt.

DWARF ist flexibler und hat einen besseren funktionaler Umfang wie das STABS-Format, aber es ist auch aufwändiger zum manuell implementieren.

8.3 Stabs

STABS ist ein Datenformat für Debug-Informationen. Die Informationen sind als Strings in *Symbol TAble Strings* gespeichert. Obwohl dieses Format veraltet ist, wird dieses Format in dieser Arbeit verwendet, weil es am einfachsten manuell zu implementieren ist. Bei moderneren Systemen wurde das STABS Format durch das neuere DWARF-Format abgelöst.

8.3.1 Zielsetzung

Es soll getestet werden, ob es möglich ist, eine *deep*-Applikation mit dem *gdb* zu debuggen. Dazu benötigt der *gdb* zusätzliche Debug-Informationen in der Form von STABS oder im DWARF-Format. In beiden Fällen werden die Informationen im ELF-Format eingebettet.

In dieser Arbeit wird ein Demo-Programm mit STABS implementiert, da STABS-Informationen einfacher manuell zu implementieren sind als DWARF-Informationen.

8.3.2 Aufbau des STABS Format

Eine einheitliche Dokumentation für STABS gibt es nicht. Es ist nicht einmal sicher bekannt, wer der ursprüngliche Erfinder von diesem Format ist. In der Dokumentation von *Sourceware*⁴ wird aber Peter Kessler als Erfinder genannt.

Der Aufbau von diesem Format wird in der oben genannten Dokumentation von *Sourceware* und in der Dokumentation von der "*University of Utha*" detailliert beschrieben. Im Folgenden wird nur auf die Grundlagen eingegangen, die für das Beispielprogramm notwendig sind.

STABS-Informationen sind in einzelne Informations-Elemente, so genannte *directives*, unterteilt. Jede "directive" entweder ein ".stabs" (String), ein ".stabn" (Integer) oder ein ".stabd" (Dot) sein. Zusätzlich ist jede "directive" von einem bestimmten type. Der type definiert, was die einzelnen "directives" genau beschreiben. Um die Leserlichkeit zu verbessern sind alle types in der Datei "stabs.include" (Siehe Anhang E)

```
1 .stabs ''string'',type,other,desc,value
2 .stabn type,other,desc,value
3 .stabd type,other,desc
```

⁴ Direkter Link: https://www.sourceware.org/gdb/onlinedocs/stabs.html

Archivierter Link: https://web.archive.org/web/20180717131349/https://www.sourceware.org/gdb/onlinedocs/stabs.html

⁵ Direkter Link: http://www.math.utah.edu/docs/info/stabs_toc.html Archivierter Link: https://web.archive.org/web/20180717132825/http://www.math.utah.edu/docs/info/stabs_toc.html

8.3.3 DWARF

9 Debugger

Es gibt diverse Debugger auf dem Markt. Diese Arbeit beschränke sich aber auf den GNU-Debugger (gdb), da unter der PGL Lizenz steht und somit eine Open Source Software ist. Bei den meisten Linux Distributionen wird der gdb direkt mitgeliefert und kann sofort verwendet werden.

9.0.1 Grundlegende Funktionsweise

Auf Linux verwendet der *gdb* den System Call *ptrace* (Kurzform für "process trace"). Dieser System Call erlaubt dem *gdb* einen anderen Prozess zu inspizieren und zu manipulieren. Im Hardwaredebugger, den wir später bearbeiten, verwenden wir stattdessen JTAG in Verbindung mit der Debugginghardware im Prozessor.

9.0.2 Vorbereitung

Für dieses Tutorial verwenden wir folgendes Beispielprogramm:

```
#include <iostream>
   using namespace std;
   int divint(int, int);
   int main()
      int x = 5, y = 2;
      cout << divint(x, y);</pre>
      x = 3; y = 0;
      cout << divint(x, y);</pre>
11
12
      return 0;
13
14 }
   int divint(int a, int b)
16
17
18
       return a / b;
19
```

Diese Applikation können wir jetzt Kompilieren und mit *gdb* starten:

```
# g++ gdbTest.cpp -o gdbTest
# gdb gdbTest
# run // startet die Applikation im gdb
```

(gdb) run

 ${\tt Starting\ program:\ /home/mgehrig2/projects/gdbTest/gdbTest}$

Program received signal SIGFPE, Arithmetic exception. 0x00000000004007b5 in divint(int, int) ()

Obwohl die Applikation nicht mit Debug-Symbolen kompiliert wurde, wird nicht nur die Adresse des Ursprungs der Floating Point Exception angezeigt, sondern auch der Name der Methode.

9.1 Funktionen eines Debuggers

Ein Debugger kann verschiedene Funktionen besitzen. Die grundlegenden Funktionen sind sehr einfach und brauchen keine grosse Ïntelligenz"vom Debugger selber.

Erweiterte Funktionen erwarten vom

9.2 Erstellen einer Dummy-Applikation mit Debug-Informationen

9.2.1 Vorgehen

Das Ziel von diesem Kapitel ist es, eine Deep-Applikation zu erzeugen, die mit gdb und OpenOCD

9.3 ELF-File

ELF

10 Eidesstattliche Erklärung

Der unterzeichnende Autor dieser Arbeit erklärt hiermit, dass er die Arbeit selbst erstellt hat, dass die Literaturangaben vollständig sind und der tatsächlich verwendeten Literatur entsprechen.

St. Gallen, 10. August 2018

Marcel Gehrig

Quellenverzeichnis

- [1] Xilinx: Zynq-7000 Technical Reference Manual v1.12, 20 Oktober 2017, https://www.xilinx.com
- [2] ARM: ARM Architecture Reference Manual ARMv7-A and ARMv7R edition Errata markup, 2011 Q2, http://www.arm.com
- [3] ARM: Cortex-A9 Floating-Point Unit Technical Reference Manual r4p1, 2012, http://www.arm.com
- [4] TIS Committee: *Tool Interface Standard (TIS) Executable and Linking Format (ELF) Specification* v1.2 Mai 1995, http://refspecs.linuxbase.org/elf/elf.pdf
- [5] Sreekishnan Venkateswaran: *Essential Linux Device Drivers*, 15 Januar 2017, Open On-Chip Debugger: OpenOCD User's Guide

Anhang

A Schema Zybo

B zybo-ftdi.ocd angepasst:

```
# FTDI2232 on Zybo

# https://github.com/f32c/f32c/blob/master/rtl/proj/xilinx/zybo/
xram_bram_hdmi_ise/ftdi-zybo.ocd

interface ftdi
ftdi_device_desc "Digilent Adept USB Device"
ftdi_vid_pid 0x0403 0x6010

# ftdi_layout_init data direction
ftdi_layout_init 0x3088 0x1f8b

| tdi_layout_signal nSRST -data 0x3000 -oe 0x3000

| # green MIO7 LED
| ftdi_layout_signal LED -data 0x0010

| reset_config srst_only
| adapter_nsrst_delay 40
```

C Xilinx SDK Log:

```
1 14:26:34 INFO: Disconnected from the channel tcfchan#2.
 _2 14:26:36 INFO : 'targets -set -filter {jtag_cable_name = "Digilent Zybo" | 14:26:36 | INFO | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:00 | 15:
             210279573773A" && level==0} -index 1' command is executed.
     14:26:36 INFO: 'fpga -state' command is executed.
    14:26:36 INFO: Connected to target on host '127.0.0.1' and port '3121'.
     14:26:36 INFO: Jtag cable 'Digilent Zybo 210279573773A' is selected.
    14:26:36 INFO: 'jtag frequency' command is executed.
 7 14:26:36 INFO: Sourcing of 'D:/Vivado/01_gettingStarted/01_gettingStarted.
             \verb|sdk/design_1_wrapper_hw_platform_0/ps7_init.tcl'| is done.
 8 14:26:36 INFO : Context for 'APU' is selected.
 9 14:26:38 INFO : Hardware design information is loaded from 'D:/Vivado/01
              _gettingStarted/01_gettingStarted.sdk/design_1_wrapper_hw_platform_0/
             system.hdf'.
_{10} 14:26:38 INFO : 'configparams force-mem-access 1' command is executed.
    14:26:38 INFO : Context for 'APU' is selected.
     14:26:38 INFO: 'stop' command is executed.
13 14:26:38 INFO: 'ps7_init' command is executed.
^{14} 14:26:38 INFO : 'ps7_post_config' command is executed.
     14:26:38 INFO: Context for processor 'ps7_cortexa9_0' is selected.
16 14:26:38 INFO: Processor reset is completed for 'ps7_cortexa9_0'.
_{\rm 17} -14:26:38 INFO : Context for processor 'ps7_cortexa9_0' is selected.
18 14:26:39 INFO: The application 'D:/Vivado/01_gettingStarted/01
             \tt \_gettingStarted.sdk/01\_gettingStarted\_ApplicationProject/Debug/01
             \_\texttt{gettingStarted\_ApplicationProject.elf'} \ \ \texttt{is} \ \ \texttt{downloaded} \ \ \texttt{to} \ \ \texttt{processor} \ \ \texttt{'}
             ps7_cortexa9_0'.
_{\rm 19} 14:26:39 INFO : 'configparams force-mem-access 0' command is executed.
20 14:26:39 INFO: -----XSDB Script------
    connect -url tcp:127.0.0.1:3121
     source D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
             design_1_wrapper_hw_platform_0/ps7_init.tcl
     targets -set -nocase -filter {name = "APU*" && jtag_cable_name = "Digilent
               Zybo 210279573773A"} -index 0
24 loadhw -hw D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
             design_1_wrapper_hw_platform_0/system.hdf -mem-ranges [list {0x40000000
               0xbfffffff]
25 configparams force-mem-access 1
26 targets -set -nocase -filter {name =~"APU*" && jtag_cable_name =~ "Digilent
               Zybo 210279573773A"} -index 0
27 stop
```

```
28 ps7_init
29 ps7_post_config
  targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
31 rst -processor
   targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
  dow D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/01
       _gettingStarted_ApplicationProject/Debug/01
       _gettingStarted_ApplicationProject.elf
   \verb|configparams| force-mem-access| 0
   -----End of Script----
_{\rm 37} _{\rm 14:26:39} INFO : Memory regions updated for context APU
  14:26:39 INFO: Context for processor 'ps7_cortexa9_0' is selected.
_{\rm 39} -14:26:39 INFO : 'con' command is executed.
40 14:26:39 INFO: -------XSDB Script (After Launch)------
  targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
  -----End of Script-----
43
45 14:26:39 INFO: Launch script is exported to file 'D:\Vivado\01
       _gettingStarted\01_gettingStarted.sdk\.sdk\launch_scripts\xilinx_c-c++
       _application_(system_debugger)\
       \verb|system_debugger_using_debug_01_gettingstarted_application project|.
       elf on local.tcl'
```

D system debugger using debug 01 gettingstarted applicationpr

```
onnect -url tcp:127.0.0.1:3121
source D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
       design_1_wrapper_hw_platform_0/ps7_init.tcl
  targets -set -nocase -filter {name =~"APU*" && jtag_cable_name =~ "Digilent
        Zybo 210279573773A"} -index 0
{\tt 4} \quad {\tt loadhw - hw \ D:/Vivado/01\_gettingStarted/01\_gettingStarted.sdk/}
       design_1_wrapper_hw_platform_0/system.hdf -mem-ranges [list {0x40000000
        0xbfffffff}
  configparams force-mem-access 1
  targets -set -nocase -filter {name =~"APU*" && jtag_cable_name =~ "Digilent
        Zybo 210279573773A"} -index 0
7 stop
  ps7_init
   ps7_post_config
targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
       Digilent Zybo 210279573773A"} -index 0
11 rst -processor
12 targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = ""
       Digilent Zybo 210279573773A"} -index 0
   \verb"dow" D:/ \verb"Vivado'/ 01_gettingStarted' / 01_gettingStarted.sdk' / 01"
       _gettingStarted_ApplicationProject/Debug/01
       _gettingStarted_ApplicationProject.elf
  configparams force-mem-access 0
   targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
       Digilent Zybo 210279573773A"} -index 0
```

E stabs.include:

```
1 # non-stab symbol types
2 .set N_UNDF, 0x0
_{3} .set N\_EXT,
                       0 \times 1
   .set N_ABS,
                       0 \times 2
   .set N_TEXT,
                       0 \times 4
_{6} .set N_DATA,
                       0 \times 6
   .set N_BSS,
                       0 x 8
   .set N_FN_SEQ,
                        0 x 0 c
   .set N_INDR,
                       0 \times 0 a
   .set N_COMM,
                       0 x 1 2
.set N_SETA,
                       0 \times 14
.set N_SETT,
                       0 x 16
```

```
13 .set N_SETD,
                       0 x 18
14 .set N_SETB,
                       0 x 1 a
   .set N_SETV,
15
                       0 x 1 c
16 .set N_WARNING, 0x1e
                       0 x 1 f
   .set N_FN,
17
18
19 # stab symbol types
   .set N_GSYM,
20
                       0 \times 20
   .set N_FNAME,
                       0 x 2 2
   .set N_FUN,
                       0 x 2 4
22
   .set N\_STSYM ,
                       0 x 2 6
23
24
   .set N_LCSYM,
                       0 x 28
   .set N_MAIN,
25
                       0 x 2 a
26
   .set N_ROSYM,
                       0 x 2 c
   .set N_PC,
27
                       0 x 3 0
   .set N_NSYMS,
28
                       0 \times 32
   .set N_NOMAP,
                      0 \times 34
   .set N_MAC_DEFINE, 0x36
30
   .set N_0BJ,
                     0 x 38
31
32
   .set N_MAC_UNDEF, 0x3a
   .set N_0PT,
                   0 x 3 c
33
34
   .set N_RSYM,
                       0 x 4 0
   .set N_M2C,
                       0 x 4 2
35
   .set N_SLINE,
                       0 x 4 4
36
37
   .set N_DSLINE,
                       0 x 4 6
   .set N_BSLINE,
                         0 x 48
38
39
   .set N_BROWS,
                       0 x 48
   .set N_DEFD,
                       0 \times 4a
   .set N_FLINE,
                       0 x 4 c
41
42
   .set N\_EHDECL,
                        0 \times 50
43
   .set N_MOD2,
                       0 x 5 0
   .set N_CATCH,
                       0 \times 54
44
   .set N_SSYM,
                       0 \times 60
   .set N_ENDM,
                       0 x 6 2
46
   #.set N_SO,
47
                       0 x 1 0 0
   .set N_SO,
                       0 \times 64
   .set N_LSYM,
                       0 \times 80
49
   .set N_BINCL,
50
                       0 x 8 2
   .set N_SOL,
                       0 x 8 4
   set N_PSYM,
52
                       0 xa0
53
   .set N_EINCL,
                       0 x a 2
   .set N_ENTRY,
                       0 x a 4
54
   .set N_LBRAC,
55
                       0 \times c0
   .set N_EXCL,
                       0 x c 2
   .set N_SCOPE,
                       0 \times c4
57
58
   .set N_RBRAC,
                       0 x e 0
   .set N_BCOMM,
                       0 x e 2
59
   .set N_ECOMM,
                       0 x e 4
60
   .set N_ECOML,
                       0 x e 8
   .set N_WITH,
                       0 \, \text{xea}
62
                       0 x f 0
   .set N_NBTEXT,
63
   .set N_NBDATA,
                         0 x f 2
   .set N_NBBSS,
                       0 x f 4
65
   .set N_NBSTS,
                       0xf6
```

67 .set N_NBLCS,