# Inhaltsverzeichnis

1	STUFF TO SORT							
2	Einl	eitung	2					
	2.1	Stand der Technik	2					
	2.2	Motivation	2					
	2.3	Zielsetzung	2					
3	Aus	Auswahl der Hardware 3						
	3.1	Einleitung	3					
	3.2	Soll- und Muss-Kriterien bei der Auswahl der Hardware	3					
	3.3	Hardware Debugger	4					
	3.4	Übersicht über die ARM Mikroarchitekturen	4					
	3.5	Anbindung des FPGAs	5					
4	Syst	tem	7					
	4.1	Einleitung	7					
	4.2	Schematische Übersicht	7					
	4.3	Debugger Toolchains	7					
5	Zyn	q	10					
	5.1	Standard Zybo Workflow	11					
	5.2	Memory	14					
6	Zyb	0	16					
	6.1	Floating Point Unit	16					
7	Оре	enOCD	18					
	7.1	Einleitung	18					
	7.2	Installation	18					
	7.3	OpenOCD CLI - Command Line Interface	19					
	7.4	OpenOCD Konfiguration - Einleitung	19					
	7.5	OpenOCD Konfiguration - Interface	20					
	7.6	OpenOCD Konfiguration - Board	21					
	7.7	OpenOCD Konfiguration - Target	21					
8	Deb	ougger	22					
	8.1	Funktionen eines Debuggers	22					
	8.2	Erstellen einer Dummy-Applikation mit Debug-Informationen	23					
	8.3	ELF-File	23					

#### MA: Java on the bare ARM metal

9	Eidesstattliche Erklärung	24
	Quellenverzeichnis	25

# 1 STUFF TO SORT

# 2 Einleitung

#### 2.1 Stand der Technik

Das Projekt *deep*<sup>1</sup> ist eine Cross Development Plattform, die es erlaubt, ein Java Programm direkt auf einem Prozessor auszuführen. Es ermöglicht einem Entwickler eine Java Programm zu schreiben, welches direkt auf einem Prozessor läuft und Echtzeit-Fähigkeiten hat. Zur Zeit wird dieses Projekt in der NTB für die Ausbildung Von Systemtechnik Studenten verwendet. Es erlaubt einfach und schnell Robotersteuerungen und Regelungen zu implementieren, ohne dass man sich mit den Eigenarten von C und C++ Programmen auseinandersetzen muss.

deep unterstützt einige grundlegende Debuging-Funktionalitäten. Mit einer mehreren tausend Franken teuren Abatronsonde kann der Speicher und die Register des Prozessors ausgelesen und auch geschrieben werden. Der aktuelle Debugger unterstützt keine Breakpoints oder Source Code Navigation, wie man es aus bekannten Debuggern wie dem  $gdb^2$  kennt.

#### 2.2 Motivation

Aktuell ist *deep* nur mit der PowerPC Architektur kompatibel. PowerPC Prozessoren sind aber nicht mehr weit verbreitet und sehr teuer. Die an der NTB verwendeten PowerPC-Prozessoren sind zwar leistungsstark, aber teuer und veraltet.

Aus diesem Grund wird *deep* für die ARM-Architektur erweitert. Da die ARM-Architektur bei eingebetteten Prozessoren am weitesten verbreitet ist, ist auch die Auswahl an günstiger und leistungsstarker Hardware sehr gross. Mit grosse Flexibilität bei der Auswahl von ARM-Prozessoren können sehr günstige oder auch sehr leistungsstarke Prozessoren verwendet werden.

deep ist ein Open-Source-Projekt welches auch für den Unterricht verwendet wird. Damit nicht für jeden Student teure Debugging-Hardware gekauft werden muss, ist eine kostengünstige Alternative wünschenswert.

Java ist im Gegensatz zu C und C++ eine sehr zielorientierte Sprache. Bei Java muss man sich nicht so detailliert um Ressourcen wie Speicher und Hardwareschnittstellen kümmern wie in C-orientierten Sprachen. Dieser Aspekt soll auch beim Debugger beibehalten werden. Zusätzlich zum direkten Speicher Auslesen sollen auch Variablen gelesen und geschrieben werden können. Eine native Source Code Navigation in Eclipse vereinfacht die Entwicklung einer deepx-Applikation sehr.

# 2.3 Zielsetzung

Bei dieser Arbeit werden mehrere Ziele verfolgt, die aufeinander aufbauen.

- 1. Passende Hardware (Experimentierboard) finden, welche auch im Unterricht verwendet werden kann.
- Grundlegendes Debug-Interfeace, welches bereits für PowerPC existiert, für die ausgewählte Hardware anpassen. Dieses Interface soll für die Entwicklung von deep möglichst bald einsatzbereit sein.
- 3. Den GNU-Debugger (gdb) mit einem Programm verwenden, dass vom deep-Compiler übersetzt wurde. Dazu soll vorerst das Command-Line-Interface (CLI) des gdb genutzt werden.
- Den gdb in das Eclipse Plug-In von deep integrieren, damit der Debugger direkt aus Eclipse verwendet werden kann.

<sup>&</sup>lt;sup>1</sup>http://www.deepjava.org/start

<sup>&</sup>lt;sup>2</sup>https://www.gnu.org/software/gdb/

# 3 Auswahl der Hardware

## 3.1 Einleitung

Die Auswahl von Hardware mit ARM Prozessoren ist extrem gross. Ende September 2016 sind bereits über 86 Milliarden ARM basierte Prozessoren verkauft worden. Diese Zahl reflektiert zwar nicht direkt die Diversität von den verschiedenen Prozessoren, aber sie zeigt recht gut wie enorm weit ARM Prozessoren verbreitet sind.

In diesem Kapitel soll in dem riesigen Angebotsdschungel die richtige Hardware zu finden, auf der diese Arbeit aufbauen kann. Die ausgewählte Hardware soll nicht nur für diese Arbeit genutzt werden, sondern auch für den Robotik Unterricht. Zusätzlich sollte der Prozessor auch leistungsstark und auch flexibel genug sein, um ihn in anspruchsvollen Robotikprojekten verwenden zu können.

# 3.2 Soll- und Muss-Kriterien bei der Auswahl der Hardware

Um die richtige Hardware im riesigen Angebotsdschungel zu finden, sind Soll- und Muss-Kriterien ermittelt worden.

#### **Muss-Kriterien**

- Systemebene
  - FPGA: Der Prozessor muss mit einem FPGA kommunizieren können.
  - Hardware Debugger: Der Prozessor muss für die Entwicklung von deep einen Hardware Debugger wie beispielsweise das JTAG Interface BDI3000<sup>2</sup> von Abatron unterstützen.
  - Günstiger Programmierer: Wenn zusätzliche Hardware benötigt wird um die deep-Applikation auf das Target zu schreiben, dann muss diese möglichst günstig sein.
  - Grosses Ökosystem: Das ausgewählte Produkt muss von einem grossen Ökosystem unterstützt werden. Aussterbende Produkte oder Nischenprodukte sind nicht akzeptabel.
  - Als fertiges Modul erhältlich: Eigenes PCB entwickeln und herstellen ist keine Option.
  - Einbettbar: Der Prozessor muss auch bei einem selbst entwickelten PCB verwendet werden können. Wahlweise als Modul oder direkt als Prozessor in eigenem Package.
  - Noch lange erhältlich.
- Prozessorebene
  - ARMv7: Der Prozessor muss auf der ARMv7 ISA<sup>3</sup> basieren.
  - ARM Instruktionen: Der Prozessor muss ARM Instruktionen unterstützen. Thumb Instruktionen sind nicht ausreichend.
  - FPU: Für Gleitzahlenarithmetik.
  - Netzwerkschnitstelle: RJ-45 inklusive MAC<sup>4</sup> und *Magnetics*.
  - USB: USB Schnittstelle als Host und als Slave.
  - Flash: Mehr als 50kByte Flash.
  - RAM: Mehr als 100kByte RAM.

#### Soll-Kriterien

<sup>&</sup>lt;sup>1</sup>Elektronischer/Anhang/ARM-media-fact-sheet-2016.pdf

<sup>&</sup>lt;sup>2</sup>http://www.abatron.ch/fileadmin/user\_upload/news/BDI3000-Brochure.pdf

<sup>&</sup>lt;sup>3</sup>Instruction Set Architecture

<sup>&</sup>lt;sup>4</sup>Media Access Control

#### • Systemebene

- Einfach einbettbar: Der Prozessor ist als Prozessormodul erhältlich, so dass das Design von einem selbst entwickelten PCB einfacher wird.
- Günstiger Hardwaredebugger: Der Hardwaredebugger kann auch für Applikationsentwicklung mit deep eingesetzt werden.
- Möglichst schneller Download der Applikation.

#### • Prozessorebene

- Memory Mapped Bus für FPGA Schnittstelle.
- FPU unterstützt Double Precision.
- Integerdivision
- Prozessortakt über 500MHz.

## 3.3 Hardware Debugger

Der Begriff *Hardware Debugger* ist nicht eindeutig definiert. Im einfachsten Fall kann ein Hardware Debugger nur ein *Boundary Scan* durchführen wie es ursprünglich für JTAG vorgesehen war. Bei *Boundary Scan* können die I/O Pins von einem Prozessor gelesen und auch gesetzt werden. Mit so einem Scan kann bei der Produktion des Bestückten PCBs überprüft werden, ob alle Lötstellen Kontakt herstellen und keine Kurzschlüsse bilden. Für diesen Scan wird der Prozessor Kern nicht verwendet, sondern separate Peripherie im Prozessor. Über das JTAG Interface kann der Scan ausgeführt werden, ohne dass eine Software auf dem Prozessor laufen muss.

Moderne Prozessoren erweitern diese grundlegende Funktionen mit einigen sehr hilfreichen Features. So bieten ARM Prozessoren mit der CoreSight Technologie noch viel mehr als nur einen *Boundary Scan*. Die untenstehende Liste zeigt einige Funktionen von dieser Technologie, aber nicht alle. Die für diese Arbeit relevanten Funktionen sind **fett** geschrieben.

- · Prozessor Register lesen und schreiben
- · RAM lesen und schreiben
- · Flash Speicher lesen und schreiben
- · Hardware Breakpoint auf den Program Counter
- Hardwaer Breakpoint auf einer Speicherstelle (Watchpoint)
- Debug Trace (ETM Program Trace)
- · Debug Trace Buffer

Da ein Hardware Debugger keine installierte Software auf dem Prozessor benötigt, kann er auch gut verwendet werden, um die grundlegendsten Funktionen vom *deep* Laufzeit System zu entwickeln.

# 3.4 Übersicht über die ARM Mikroarchitekturen

#### 3.4.1 Cortex-A

Sehr gut geeignet für die Verwendung mit einem vollen Betriebssystem wie Windows, Linux oder Android. Cortex-A Prozessoren bieten dem umfangreichsten Support für externe Peripherie wie USB, Ethernet und RAM. Die leistungsstärksten ARM Cortex Prozessoren.

Vorteile Nachteile \* Sehr Leistungsstark \* Langsamer Context-Switch \* Support für vollwertige Betriebssysteme \* Relativ hoher Stromverbrauch \* Grosse Variation erhältlich (Energiesparend / \* Relativ teuer \* Mit GPU erhältlich sehr Leistungsstark) \* Reichhaltiger Funktionsumfang \* Keine DSP Unterstützung \* NEON und FPU Unterstützung \* Keine HW-Division \* Sehr gut geeignet für Echtzeitanwendungen \* Kleiner Funktionsumfang \* Sehr schneller Context-Switch \* Nicht so leistungstark wie Cortex A В \* DSP Unterstützung \* Keine Linux Unterstützung \* Sehr schneller Context-Switch \* Geringe Rechenleistung \* Sehr energiesparend \* Keine Linux Unterstützung \* DSP Unterstützung \* Unterstützt nur Thumb-Instruktionen

Tabelle 3.1: Übersicht ARM Mikroarchitekturen

#### 3.4.2 Cortex-R

Cortex-R werden entwickelt für Echtzeitanwendungen und Sicherheitskritische Applikationen wie Festplattenkontrolle und medizinische Geräte. Sie sind normalerweise nicht mit einer MMU ausgerüstet. Mit einer Taktrate von über 1GHz und einem sehr schnellen Interruptverhalten eignen sich Prozessoren mit einem Cortex-R sehr gut um auf externe Stimuli schnell zu reagieren.

#### 3.4.3 Cortex-M

Cortex-M sind mit einer Taktrate um 200Mhz relativ langsam. Sehr stromsparend und durch die kurze Pipeline haben sie eine deterministische und kurze Interrupt Verzögerung. Die Prozessoren aus der Cortex-M Reihe unterstützen nur die Thumb Instruktionen und nicht die standard-ARM Instruktionen.

#### 3.4.4 ARM Prozessoren ausserhalb der Cortex Reihe

Seit 2004 werden die meisten Kerne in eine der Cortex Gruppen eingeteilt. Ältere Kerne, sogenannte "Classic cores", haben Namen wie z.b. ARM7 oder ARM1156T2F-S. Da solche Designs meist aus einer Zeit vor 2004 stammen, gilt das Design als veraltet und wird bei dieser Arbeit nicht berücksichtigt.

#### 3.4.5 Fazit über die ARM Mikroarchitekturen

Prozessoren die auf der Cortex-A Mikroarchitektur basieren bieten die grösste Flexibilität. Zusätzlich ist auch das Angebot bei den Cortex-A Prozessoren am grössten. Die anderen Cortex Reihen bieten keine Vorteile die für dieses Projekt von Nutzen sind. Aus diesen Gründen wird die Auswahl auf die Prozessoren aufs der Cortex-A Reihe begrenzt.

# 3.5 Anbindung des FPGAs

#### 3.5.1 Einleitung

FPGAs haben typischerweise einen sehr hohen Pin-Count und werden in BGA-Packages ausgeliefert.

Es gibt verschiedene Möglichkeiten, wie ein FPGA mit einem Prozessor verbunden werden kann. Die Vor- und Nachteile der verschiedenen Bauarten werden in diesem Kapitel abgewogen.

Tabelle 3.2: Übersicht Bauformen

Bauweise	Vorteile	Nachteile
Modular	* Günstig wenn nur Prozessor verwendet wird * Unterschiedliche FPGAs können verwendet werden	* Datenbus evt. nicht Memory mapped
SOB		* FPGA ist fix
SOC	* Potenziell sehr schnelle Datenverbindung zwischen FPGA und Prozessor	* FPGA ist fix * Relativ teuer
FPGA	* Flexibel	* Sehr teuer

#### 3.5.2 FPGA als Zusatzplatine zum Prozessorboard - Bauweise "Modular"

Das FPGA Development Board CAPE for the BEAGLEBONE<sup>5</sup> ist eine Aufsteckplatine für den Beaglebone Black. Wenn es auf den Beaglebone Black aufgesteckt wird, erweitert es den ARM basierten Linux PC um Spatran 6 LX9 FPGA inklusive einiger I/O-Peripherie und SDRAM.

#### Vorteile:

- · Relativ günstig.
- Funktioniert "Out of the Box"
- Schnelles GPMC<sup>6</sup> Interface (bis zu 70 MB/s) zwischen Prozessor und FPGA.

#### Nachteile:

- Verwendet ein modifiziertes Linux-Image, das LOGI-Image.
- Der eMMC<sup>7</sup> Speicher des Beaglebone kann nicht gleichzeitig mit dem GPMC verwendet werden.
- Die Verfügbarkeit vom Cape ist nicht garantiert.
- Nur ein FPGA und Prozessor erhältlich.

Fazit - Bauweise "Modular"

- 3.5.3 FPGA auf dem gleichen Board wie der Prozessor (System On Board) Bauweise "SOB"
- 3.5.4 FPGA im gleichen Gehäuse wie der Prozessor (System On Chip Bauweise "SOC"
- 3.5.5 ARM als Softcore in FPGA Bauweise "FPGA"

**STM23** 

STM

 $<sup>^5</sup> https://www.element14.com/community/docs/DOC-69215/l/fpga-development-board-cape-for-the-beaglebone and the community of the community of$ 

<sup>&</sup>lt;sup>6</sup>General-Purpose Memory Controller

<sup>&</sup>lt;sup>7</sup>Embedded Multi Media Card

# 4 System

## 4.1 Einleitung

Dieses Kapitel bietet eine grobe Übersicht über das ganze System, um die Zusammenhänge zwischen einzelnen Komponenten aufzuzeigen. Auf einzelne Komponenten wird in folgenden Kapitel genauer eingegangen.

### 4.2 Schematische Übersicht

In der Abbildung 4.1 ist das ganze System abgebildet. Auf dem *Windows PC* wird die Deep Applikation in Eclipse geschrieben, kompiliert und debuggt. Plug-Ins erweitern Eclipse um die notwendige Funktionalitäten, die für die Entwicklung von Deep Applikationen notwendig sind. Es sind beide Debug Toolchains, die "klassische" Abatron Toolchain und die neue OpenOCD Toolchain in dieser Übersicht abgebildet.

Bei der Abatron Toolchain wird das Abatron BDI 3000 über die rote TCP/IP Verbindung angesprochen. Das BDI kommuniziert dann über eine JTAG Verbindung direkt mit dem Zynq Chip.

Die grünen Pfeile zeigen den Kommunikationsweg für die neuen OpenOCD-Toolchains. OpenOCD bildet zusammen mit der richtigen Hardware, hier ist es der FT2232 Chip, einen kompletten Debugger und ist somit eine Alternative zum BDI. OpenOCD stellt einen GDB Server und auch ein *Command Line Interface* (CLI) zur Verfügung. Das Eclipse Plugin *openOCDInterface* verwendet das CLI über den TCP/IP Port 4444 (dunkelgrüner Pfeil). Der GDB Client kommuniziert mit dem GDB Server mit dem GDB Protokoll über den TCP/IP Port 3333 (hellgrüner Pfeil). OpenOCD verwendet dann den *WinUSB* Treiber um mit dem FT2232 Chip zu kommunizieren. Der FT2232 verwendet den selben JTAG Bus wie das BDI 3000 als Verbindung mit dem Zynq.

Das *Zybo* beinhaltet neben dem FT2232 auch noch diverse I/O Peripherie die in einer Deep Applikation genutzt werden kann. Der FT2232 Chip übernimmt zwei verschiedene Funktionen. Zum einen wird er als USB zu UART Brücke verwendet, damit man mit dem Windows PC einfach eine serielle Verbindung mit dem Prozessor aufbauen kann. Zusätzlich fungiert er ebenfalls als Brücke zum JTAG Bus. Das bedeutet, er erhält Befehle von OpenOCD über USB und übersetzt diese elektrisch und auch logisch für das JTAG Interface.

# 4.3 Debugger Toolchains

#### 4.3.1 Abatron-Toolchain

Die Abatron-Toolchain benötigt weder OpenOCD noch den FT2232, dafür aber das teure BDI 3000. Diese "klassische" Toolchain wird für die Entwicklung von Deep Applikationen für den PowerPC verwendet. In dieser Arbeit wird sie aber nicht direkt verwendet.

#### 4.3.2 CLI-OpenOCD-Toolchain

Das teure BDI wird für diese Toolchain nicht mehr benötigt. Da das CLI¹ von OpenOCD ist aber sehr ähnlich wie das CLI des BDI. Eine Portierung ist somit relativ einfach. Die CLI-OpenOCD-Toolchain lehnt sich deshalb sehr stark an die bestehende Abatron Toolchain an.

Mit dieser Toolchain ist *Source Code Debugging* aber nicht möglich. Das bedeutet, es ist nicht möglich im Source Code Breakpoints zu setzten, oder durch einzelne Zeilen im Source Code zu steppen wie man es von Debuggern wie dem GDB gewohnt ist. Bestehende Möglichkeiten aus der alten Abatron-Toolchain wie *Target Commands* bleiben aber erhalten.

<sup>&</sup>lt;sup>1</sup>Command Line Interface




Abbildung 4.1: Systemübersicht Debugger Toolchain

#### 4.3.3 GDB-OpenOCD-Toolchain

In der GDB-OpenOCD-Toolchain wird, wie bei der obigen Toolchain, ebenfalls die OpenOCD Software und der FT2232 Chip verwendet. Es wird aber nicht mehr ein Interface bestehend auf der "klassischen" Abatron Toolchain verwendet, sondern es wird direkt der bekannte GDB in Eclipse verwendet. Dadurch kann *Source Code Debugging* direkt in Eclipse eingesetzt werden.

# 5 Zynq

#### 5.0.1 Übersicht

Der Zynq-7000 ist ein SoC<sup>1</sup> der einen 667 MHz Dual-Core ARM Cortex-A9 Prozessor und einem programmierbare Logik enthält, die einem Artix-7 FPGA entspricht. Der Prozessor und dessen Peripherie befindet sich im *Processing System* oder kurz PS. Der FPGA-Teil des Zynq wird oft PL oder *Programmable Logic* genannt. Über den AMBA-Bus kann der Prozessor und auch die PL auf die Peripherie, wie z.B. SPI, GPIO, Ethernet oder auch DDR3 zugreifen. Das Block Diagramm in der Abbildung 5.1 gibt einen guten Überblick über das ganze SoC.




Abbildung 5.1: Block Diagramm Zynq7000<sup>2</sup>

#### 5.0.2 MIO und EMIO

MIOs sind *Multiplexed Input Output Pins* welche direkt vom Prozessor angesprochen werden können, ohne dass die PL programmiert werden muss. Die EMIOs sind *Extended Multiplexed Input Output Pins* welche direkt an die PL angeschlossen sind. Aus diesem Grund können die EMIOs nur verwendet werden, wen die PL entsprechend programmiert wurde. Diese Arbeit beschränkt sich nur auf die MIOs und das PS. Im TRM<sup>3</sup> des Zynq[2] im Kapitel "2.5.4 MIO-at-a-Glance Table" ist eine sehr gute Übersicht über alle möglichen Funktionen der MIOs gegeben.

<sup>&</sup>lt;sup>1</sup>System on Chip

<sup>&</sup>lt;sup>2</sup>https://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html

<sup>&</sup>lt;sup>3</sup>Technical Reference Manual

## 5.1 Standard Zybo Workflow

Im *Getting Started with Zynq*<sup>4</sup> Tutorial von Digilent ist beschrieben, wie man ein einfaches Design für die PL und ein einfaches Programm für das PS erstellt. Das Tutorial deckt den ganzen Workflow ab. Dabei werden, z.B. für LED1 bis LED3, auch die EMIOs verwendet. In Schritt 1 bis 7 wird mit Vivado das Design für die PL erstellt und exportiert.

*Hinweis1*: Die Zybo Toolchain benötigt den standard USB Treiber. Im Kapitel 7.2.2 ist beschrieben, wie der standard USB Treiber wieder installiert werden kann.

Hinweis2: Vivado und die Xilinx SDK müssen für dieses Tutorial installiert sein.

Ab Schritt 8 wird beschrieben, wie im XSDK (*Xilinx Standard Development Kit*) ein einfaches "Hello World" Programm in C für den Prozessor geschrieben werden kann.

Das XDSK verwendet im Hintergrund das XSCT<sup>5</sup> (Xilinx Software Command-Line Tool). Das XDSK kann interaktiv, oder mit Scripts verwendet werden. Wie auch Jim-TCL basiert die verwendete Scriptsprache auf der Sprache TCL. Wird das "Hello World" Programm im XSDK gestartet, erhält man im SDK Log Fenster ein detailliertes Log des ausgeführten Script. In diesem Log kann nachvollzogen werden, was das Script beim Download und Start des Programms alles ausgeführt.

Im Anhang B ist eine Kopie eines solchen Logs zu finden. D:/Vivado/01\_gettingStarted/01\_gettingStarted.sdk/.sdk/launch\_c++\_application\_(system\_debugger)/system\_debugger\_using\_debug\_01\_gettingstarted\_applicationproject.elf\_on\_local\_

Das Script ps7\_init.tcl definiert unter anderem die fünf Initialisierungs-Methoden:

- ps7\_mio\_init\_data\_3\_0
- ps7\_pll\_init\_data\_3\_0
- ps7\_clock\_init\_data\_3\_0
- ps7\_ddr\_init\_data\_3\_0
- ps7\_peripherals\_init\_data\_3\_0

Die Initialisierungs-Methoden werden in der Methode *ps7\_init* aufgerufen. *ps7\_init* wiederum wird in Zeile 8 des ...*elf\_on\_local.tcl* Scripts aufgerufen, welches beim Start des "Hello World" Programm im XSDK ausgeführt wird. In Zeile 9 vom ...*elf\_on\_local.tcl* wird auch noch die Methode *ps7\_post\_config* von *ps7\_init.tcl* auf, welche im Anschluss *ps7\_post\_config\_3\_0* aufruft.

Alle Konfigurationsregister sind im Anhang B vom *Zynq TRM*?? beschrieben. Bevor die Register aber verändert werden können, müssen sie "*unlocked*" werden, in dem der Wert 0x0000DF0D in die Adresse 0xF8000008 geschrieben wird.

Alle Methoden sind auf den folgenden vier Grundbefehlen aufgebaut:

#### mwr -force <address> <value>:

Schreibt den Wert <value> in die Adresse <address>.

#### mask\_write <address> <mask> <value>:

Schreibt die Bits der Maske <mask> von <value> in die Addresse <address>.

#### mask\_poll <address> <mask>:

Wartet bis die maskierten Bits <mask> des Speicherinhalt von der Speicheradresse <address> gleich 0 sind.

#### mask\_dellay <address> <value>:

Wartet <value> Millisekunden.

#### ps7\_mio\_init\_data\_3\_0:

Diese Methode initialisiert die MIOs. Es wird der Multiplexer für die IO Pins konfiguriert. Dadurch wird definiert, welcher Pin von welcher Peripherie, wie UART und auch RAM, verwendet wird. Zusätzlich werden auch, falls vorhanden, folgende elektrischen Charakteristiken definiert:

- PULLUP: Pullup Widerstand aktivieren / deaktivieren.
- IO\_Type: Buffer Type: LVCMOS 1.8V, LVCMOS 2.5V, LVCMOS 3.3V, oder HSTL.

 $<sup>^4</sup> https://reference.digilentinc.com/learn/programmable-logic/tutorials/zybo-getting-started-with-zynq/start?redirect=1 and the programmable of the programmable of$ 

<sup>&</sup>lt;sup>5</sup>https://www.xilinx.com/html\_docs/xilinx2018\_1/SDK\_Doc/xsct/intro/xsct\_introduction.html

- SPEED: Slow oder Fast CMOS edge.
- Tristate: Enalbe / disable Tristate.

#### ps7\_pll\_init\_data\_3\_0

Initialisiert die drei PLLs<sup>6</sup> ARM, DDR und IO. Bei jeder PLL-Initialisierung wird darauf gewartet, bis der PLL betriebsbereit (locked) ist. Die Dauer dieser Wartezeit ist unbekannt.

#### ps7\_clock\_init\_data\_3\_0

Konfiguriert diverse Clocks, die im Prozessor gebraucht werden.

#### ps7\_ddr\_init\_data\_3\_0

Konfiguriert den DDR Bus. Für die Konfiguration werden insgesamt 79 verschiedene Register geschrieben und die DCI (Digital Controlled Impedance) kalibriert.

#### ps7\_peripherals\_init\_data\_3\_0

Konfiguriert folgende Peripherie:

- UART1
- QSPI (für Flash Speicher auf Zybo)
- · POR timer
- High-Low-Wait(1msec)-High Sequenz für MIO46 (USB-OTG Ping)

Die oben genannten Initialisierungsfunktionen werden vom Xilinx Debugger jedes mal ausgeführt, wenn die Applikation im XSDK mit "Launch on Hardware (System Debugger)" gestartet wird. Es ist aber auch möglich, die Initialisierung direkt mit der C-Applikation und nicht mit dem Debugger durchzuführen. Wird die Initialisierung in der Applikation durchgeführt, und die Applikation auf dem Flash Speicher des Zynq gespeichert, dann Initialisiert sich der Zynq bei jedem Start selber. Im Beispielprogramm "helloworld.c" ist die Methode "init\_platform()" enthalten, welche in "platform.c" deklariert ist. Standardmässig ist die darin enthaltene Funktion "ps7\_init()" aber auskommentiert. "platform.c" befindet sich im "design\_wrapper\_hw\_platform" welcher in Vivado erzeugt wurde. Vergleicht man "ps7\_init()" mit ps7\_init.tcl dann sieht man schnell, dass das Script und auch die C-Funktion genau die gleichen Register schreiben und lesen.

"psu\_init()" ist für ein "Zynq UltraScale+TM MPSoC" Chip.

helloworld.c:

platform.c:

```
/*#include "ps7_init.h"*/
   /*#include "psu_init.h"*/
3
4
   void
  init_platform()
         If you want to run this example outside of SDK,
          uncomment one of the following two lines and also #include "ps7_init
          or #include "ps7_init.h" at the top, depending on the target.
11
          Make sure that the ps7/psu_init.c and ps7/psu_init.h files are
12
            included
13
          along with this example source files for compilation.
14
```

<sup>&</sup>lt;sup>6</sup>Phase Locked Loop

### 5.1.1 ps7\_init.tcl Script für OpenOCD anpassen

Da das *ps7\_init.tcl* Script ebenfalls auf der TCL-Sprache basiert, kann es gut für OpenOCD angepasst werden. Einige Methoden werden aber nur vom XSCT unterstützt und nicht von OpenOCD. Mit folgenden Änderungen ist das Script mit OpenOCD kompatibel:

1. Unten stehende Methoden wurden dem Script hinzugefügt.

*ps7\_init\_modified.tcl:* 

```
proc unlock_SLCR {} {
     mww 0xF8000008 0x0000DF0D
4
   proc map_OCM_low {} {
     unlock_SLCR
     mww 0xF8000910 0x00000010
10
   proc memread32 {ADDR} {
11
       set foo(0) 0
       if ![ catch { mem2array foo 32 $ADDR 1 } msg ] {
12
     return $foo(0)
13
14
       } else {
     error "memread32: $msg"
15
16
   }
17
18
   proc mask_write { addr mask val } {
     set curval [memread32 $addr]
20
     set maskinv [expr {0xffffffff ^ $mask}]
21
       set maskedcur [expr {$maskinv & $curval}]
     set maskedval [expr {$mask & $val}]
23
       set newval [expr $maskedcur | $maskedval]
24
     mww $addr $newval
25
   }
26
27
   proc initPS {} {
28
29
     ps7_init
     ps7_post_config
31
32
33
   proc initFPU {} {
     arm mcr 15 0 1 1 2 0x0c00
34
35
     arm mcr 15 0 1 0 2 0 \times 00000000
36
```

- 2. Jeder''mwr -force <address> <value>''Befehl wurde mit''mww <address> <value>''ersetzt.
- 3. Folgende Methoden wurden mit den unten stehenden Implementationen ersetzt:

ps7 init modified.tcl:

```
proc mask_poll { addr mask } {

set count 1

% set curval [memread32 $addr]

(*@ \textcolor{blue}{ set curval [memread32 $addr] } @*)

set maskedval [expr {$curval & $mask}] # & = bitwise AND

while { $maskedval == 0 } {

set curval [memread32 $addr]

set maskedval [expr {$curval & $mask}]

set curval [memread32 $addr]

if { $count = 100000000 } {
```

```
puts "Timeout Reached. Mask poll failed at ADDRESS: $addr
                   MASK: $mask"
12
               break
            }
13
        }
14
   }
15
16
   proc mask_delay { addr val } {
17
       set delay [ get_number_of_cycles_for_delay $val ]
perf_reset_and_start_timer
18
19
20
        set curval [memread32 $addr]
21
        set maskedval [expr {$curval < $delay}]</pre>
22
        while { $maskedval == 1 } {
            set curval [memread32 $addr]
            set maskedval [expr {$curval < $delay}]</pre>
24
        perf_reset_clock
   }
27
28
   proc ps7_post_config {} {
29
            ps7_post_config_3_0
30
   }
31
32
   proc ps7_init {} {
33
34
     halt
     ps7_mio_init_data_3_0
35
36
     ps7\_pll\_init\_data\_3\_0
     ps7_clock_init_data_3_0
37
     ps7_ddr_init_data_3_0
38
     \tt ps7\_peripherals\_init\_data\_3\_0
     puts "PCW Silicon Version : 3.0"
40
41
   proc get_number_of_cycles_for_delay { delay } {
43
44
     \# GTC is always clocked at 1/2 of the CPU frequency (CPU_3x2x)
     set APU_FREQ 650000000
45
     return [ expr ($delay * $APU\_FREQ /(2 * 1000))]
46
47
```

# 5.2 Memory

#### 5.2.1 Address Mapping

Im Kapitel 4.1 des *Zynq TRM*[2] ist der Aufbau des Speichers beschrieben. Die Abbildung 5.2 zeigt einen guten Überblick über die ganzen 4 GB des Adressraumes. Bei der Map fällt auf, dass nur ca. 1 GB für DDR verwendet werden kann.

Der OCM On Chip Memory ist ein kleiner Speicher im Zynq der direkt ohne Initialisierung verwendet werden kann. Ideal für ein Bootloader. Für den OCM stehen ganz am Anfang des Speicherbereichs (0x0000\_0000) und ganz am Ende (0xFFFC\_0000) 256 kB zur Verfügung. Der OCM besteht aus 4 x 64 kB grossen Teilbereichen, die mit dem Register 0xF8000910 wahlweise im oberen oder im unteren Bereich zugewiesen werden können. Beim Booten werden die ersten drei Teile in den unteren Bereich (0x0000\_0000 - 0x0002\_FFFF) und der vierte Teil in den obersten Bereich (0xFFFF\_0000 - 0xFFFF\_FFFF) gemapt.

Address Range	CPUs and ACP	AXI_HP	Other Bus Masters <sup>(1)</sup>	Notes
0000_0000 <b>to</b> 0003_FFFF <sup>(2)</sup>	ОСМ	ОСМ	ОСМ	Address not filtered by SCU and OCM is mapped low
	DDR	ОСМ	ОСМ	Address filtered by SCU and OCM is mapped low
	DDR			Address filtered by SCU and OCM is not mapped low
				Address not filtered by SCU and OCM is not mapped low
0004 0000 to 0007 FFFF	DDR			Address filtered by SCU
0004_0000 to 0007_FFFF				Address not filtered by SCU
0000 0000 to 0000 pppp	DDR	DDR	DDR	Address filtered by SCU
0008_0000 to 000F_FFFF		DDR	DDR	Address not filtered by SCU <sup>(3)</sup>
0010_0000 to 3FFF_FFFF	DDR	DDR	DDR	Accessible to all interconnect masters
4000_0000 to 7FFF_FFFF	PL		PL	General Purpose Port #0 to the PL, M_AXI_GP0
8000_0000 to BFFF_FFFF	PL		PL	General Purpose Port #1 to the PL, M_AXI_GP1
E000_0000 to E02F_FFFF	IOP		IOP	I/O Peripheral registers, see Table 4-6
E100_0000 to E5FF_FFFF	SMC		SMC	SMC Memories, see Table 4-5
F800_0000 to F800_0BFF	SLCR		SLCR	SLCR registers, see Table 4-3
F800_1000 to F880_FFFF	PS		PS	PS System registers, see Table 4-7
F890_0000 to F8F0_2FFF	CPU			CPU Private registers, see Table 4-4
FC00_0000 to FDFF_FFFF <sup>(4)</sup>	Quad-SPI		Quad-SPI	Quad-SPI linear address for linear mode
FFFC 0000 to FFFF FFFF(2)	OCM	OCM	OCM	OCM is mapped high
FFFC_0000 to FFFF_FFFF				OCM is not mapped high

Abbildung 5.2: Address Map des Zynq

# 6 Zybo

### 6.1 Floating Point Unit

FPUs (*Floating Point Unit*) können je nach Implementation unterschiedliche Funktionen unterstützen. In den Register MVFR0 und MVFR (*Media and VFP Feature Register*) lässt sich auslesen, welche Funktionen effektiv in der Hardware implementiert wurden und genutzt werden können. Diese Register können aber nicht mit einer einfachen *Memory read* gelesen werden. Um diese Register, oder die anderen speziellen FPU-Register wie FPSID, FPSCR und PFEXC, lesen zu können, muss der Assembler Befehl "*VMRS*" verwendet werden.

#### 6.1.1 FPU initialisieren

Damit auf die FPU zugegriffen werden kann, muss der Co-Prozessor 15 erst so konfiguriert werden, dass das System im secure und im non-secure mode Zugriff auf die FPU hat. Der CP15 ist ein "System control coprocessor" der neben der FPU auch den Cache und die MPU (Memory Protection Unit) konfiguriert. Um in ein Register des Co-Prozessors schreiben zu können, muss eine spezielle Instruktion "MCR" verwendet werden, die ein ARM-Register in ein Co-Prozessor-Register speichert. Da OpenOCD diese Instruktion unterstützt, können die Access Control Register direkt mit dem Debugger gesetzt werden kann.

Das NSACR (*Non-secure Access Control Register*) kontrolliert, ob die FPU auch im *non-secure mode* genutzt werden kann. Das CPACR (*Coprocessor Access Control Register*) kontrolliert den Zugang zu allen Coprozessoren (CP10 und CP11 sind die FPU) abgesehen von CP14 und CP15.

Zusätzlich muss auch noch das FPEXC EN Bit im FPEXC Register (*Floating-Point Satus and Control Register*) gesetzt werden. Das FPEXC Register kann aber nicht mit dem Debugger direkt gesetzt werden, da eine spezielle ARM Instruktion dafür verwendet werden muss. Im Kapitel "2.4.2 Accessing the FPU registers des FPU-TRM[4] sind die Details beschrieben, welche Register genau gesetzt werden müssen.

Mit dem folgenden ARM Code kann die FPU z.B. beim Booten des Kernels initialisiert werden:

```
; Set bits [11:10] of the NSACR for access to CP10 and CP11 from both
Secure and Non-secure states:

2 MRC p15, 0, r0, c1, c1, 2

3 ORR r0, r0, #2_11<<10 ; enable fpu/neon

4 MCR p15, 0, r0, c1, c1, 2

5 ; Set the CPACR for access to CP10 and CP11:

LDR r0, =(0xF << 20)

7 MCR p15, 0, r0, c1, c0, 2

; Set the FPEXC EN bit to enable the FPU:

9 MOV r3, #0x40000000

VMSR FPEXC, r3
```

#### 6.1.2 MVFR lesen mit OpenOCD

OpenOCD kann zwar direkt die Register der generischen Co-Prozessoren lesen und schreiben, nicht aber die Register der FPU. Der folgende Ablauf ermöglicht es aber trotzdem, diese Register auszulesen:

- 1. OpenOCD starten und für das CLI eine Telnetverbindung zu Port 4444 aufbauen
- 2. reset init // Reset und Initialisierung des ganzen Systems.
- 3. arm mcr 15 0 1 1 2 0x0c00 // Non-secure access für FPU (NSACR Register).
- 4. arm mcr 15 0 1 0 2 0x00f00000 // Genereller Zugang für FPU erlauben (CPACR Register).
- 5. mww 0x0 0xEEF70A10 // Speichert die Instruktion "VMRS RO, MVFRO" in den OCM.
- 6. mww 0x4 0xEEF61A10 // Speichert die Instruktion "VMRS R1, MVFR1" in den OCM.

- 7. bp 0x8 1 hw // Breakpoint nach der Instruktion (32 Bit Instruktion = 4 Byte)
- 8. resume 0x0 // Führt die Instruktion bei der Adresse 0 aus
- 9. reg 0 // Liest dass Register 0 aus, welches eine Kopie des MVFR0 enthält.
- 10. reg 1 // Liest dass Register 1 aus, welches eine Kopie des MVFR1 enthält.

#### Die Inhalte der Register sind:

MVFR0: 0x1011\_0222MVFR1: 0x0111\_1111

#### 6.1.3 Unterstützte Features der FPU

Die Register MVFR0 und MVFR1 enthalten Informationen über die unterstützten Features der FPU. Auf der Seite XXX des ARMv7-A ARM[3] (*Architecture Reference Manual*) ist beschrieben, wie die unterstützten Features aus den Register gelesen werden können.

Der Zynq 7000 des Zybo unterstützt:

•

# 7 OpenOCD

## 7.1 Einleitung

OpenOCD[5] bildet den Software Teil von einem Debugger. Zusammen mit einem Hardware Adapter bildet OpenOCD einen vollständigen Debugger und kann als Ersatz für einen teuren Debugger wie beispielsweise dem BDI 3000 von Abatron verwendet werden.

Der Adapter bildet dabei das elektrische Interface zum Prozessor und muss auch auf den Prozessor abgestimmt sein. Relevant sind dabei unter anderem der Transport Layer (JTAG/SWD) das elektrische Potential und natürlich auch der Physikalischer Stecker. In den vielen Fällen basieren solche Adapter, wenn sie zusammen mit OpenOCD verwendet werden, auf dem FT2232 Chip von FTDI. Solch ein generischer Adapter ist in der Abbildung 7.1 zu sehen.




Abbildung 7.1: Generischer JTAG Adapter mit einem FTDI FT2232[6]

Bei Experimentierboards ist der FT2232 oft auch direkt auf das Board aufgelötet. So kann eine einfache USB Verbindung genutzt werden, um den Prozessor zu debuggen. Beim Zybo wurde ebenfalls dieser Ansatz verfolgt. Aus diesem Grund reicht ein einfaches USB Kabel um den Prozessor des Zybos auf einer Hardware-Ebene debuggen zu können.

#### 7.2 Installation

#### 7.2.1 Installation - OpenOCD

OpenOCD kann direkt vom Sourcecode kompiliert werden<sup>1</sup> oder es können vorkompilierte Binaries verwendet werden. Für diese Arbeit wurde das vorkompilierte Windows Binary für ARM Cores Version 0.10.0 von folgender URL verwendet:

http://www.freddiechopin.info/en/download/category/4-openocd?download=154%3Aopenocd-0.10.0

Das eigentliche Binary befindet sich im Ordner:

/openocd-0.10.0/bin-x64/

Das Open OCD User Manual[7] befindet sich im Ordner: /openocd-0.10.0/

<sup>&</sup>lt;sup>1</sup>http://sourceforge.net/p/openocd/code/

#### 7.2.2 Installation - USB Driver WinUSB

Damit OpenOCD mit dem FT2232 Chip kommunizieren kann, werden die richtigen USB Treiber benötigt. Die Installation der Treiber ist am einfachsten mit den *USB Driver Tool*, welches man unter folgender Adresse findet:

http://visualgdb.com/UsbDriverTool/

Das Zybo muss per USB mit dem PC verbunden sein, damit der Treiber installiert werden kann. Wenn der Jumper 'J15' auf USB gesetzt ist, dann wird keine zusätzliche Stromversorgung für das Zybo benötigt.

Öffnet man das *USB Driver Tool* werden alle USB Devices aufgelistet. Das Device mit der *Vendor ID=0403*, *Device ID=6010* und *Interface 0* ist das JTAG Interface vom FT2232. Mit einem Rechtsklick darauf kann man den *Install WinUSB* Treiber auswählen und installieren. Abbildung 7.2 zeigt die Liste mit allen USB Devices und das Kontextmenü für die Installation des richtigen Treibers. Um den Standardtreiber wieder zu installieren, kann einfach "*Restore default driver*" ausgewählt werden. Nachdem das Zybo einmal aus- und wieder einschaltet wird, ist der Treiber einsatzbereit.

Das Device mit der *Vendor ID=0403*, *Device ID=6010* und *Interface 1* ist die UART Verbindung zum Prozessor. Dieser Treiber darf **nicht** ersetzt werden.




Abbildung 7.2: Installation des WinUSB Treibers mit dem USB Driver Tool

# 7.3 OpenOCD CLI - Command Line Interface

Das CLI<sup>2</sup> ist eine einfache Methode um mit dem Debugger zu kommunizieren. Über den Port 4444 kann, z.B. mit Putty, auf dem *Localhost* eine Telnet-Verbindung aufgebaut werden, sobald OpenOCD gestartet wurde. Der Befehl "help" listet alle zulässigen Befehle auf.

In den folgenden Kapitel wird folgende Notation verwendet, um ein Befehl zu beschreiben, der das CLI verwendet:

(CLI: Befehl)

# 7.4 OpenOCD Konfiguration - Einleitung

OpenOCD unterstützt eine Vielzahl von Adaptern und Targets (Prozessoren). Beim Start muss die Software für die verwendete Hardware konfiguriert werden. Die Konfiguration erfolgt mit Konfigurationss-

 $<sup>^2 \</sup>mbox{Command Line Interface}$ 

cripts (\*.cfg) in der Scriptsprache Jim-Tcl. Jim-Tcl ist eine abgespeckte Version von Tcl<sup>3</sup>.

Normalerweise werden die Scripts in die drei Gruppen *interface, board* und *target* aufgeteilt. So kann einfach ein Script ausgewechselt werden, wenn man den gleichen Adapter aber einen anderen Prozessor verwenden will. Im Pfad openocd-0.10.0/scripts befinden sich eine Sammlung von Konfigurationsscripts für Standardhardware.

Mit folgendem Befehl kann OpenOCD mit Konfigurationsscripten nach Wahl gestartet werden: openocd -f zybo-ftdi.cfg -f zybo.cfg

# 7.5 OpenOCD Konfiguration - Interface

Die Interface Konfiguration beschreibt hauptsächlich den verwendeten Adapter. Da beim Zybo kein Adapter verwendet wird, sondern der aufgelötete FT2232, wird mit diesem Script der FTDI Chip und dessen Anbindung an den Zynq konfiguriert.

Da ein FTDI-Chip als Interface verwendet wird, sollte ein passender Script unter *openocd-0.10.0/scripts/interface/ftdi/* zu finden sein. Keiner der Scripts passt von Namen her auf *Zynq*, *Zybo* oder *FT2232*. Eine Google Suche nach einem passenden Script war erfolgreicher. Ein Github User mit dem Namen *emard* hat folgenden Script in einem von seinen Repositories<sup>4</sup> gespeichert:

zybo-ftdi.ocd:

```
2
    ZYBO ft2232hq usbserial jtaq
   interface ftdi
   ftdi_device_desc "Digilent Adept USB Device"
   ftdi_vid_pid 0x0403 0x6010
   ftdi_layout_init 0x3088 0x1f8b
   #ftdi_layout_signal nTRST -data 0x1000 -oe 0x1000
10
   # 0x2000 is reset
11
   ftdi_layout_signal nSRST -data 0x3000 -oe 0x1000
   # green MIO7 LED
13
   ftdi_layout_signal LED -data 0x0010
15
   #ftdi_layout_signal LED -data 0x1000
16
   reset_config srst_pulls_trst
```

Zeile 5 bis 7 konfigurieren das Interface als ein standard-FTDI Interface. Von OpenOCD werden neben dem FT2232 auch noch andere Chips unterstützt. Zeile 7 definiert die *Vendor* und *Device-ID* des USB Devices.

#### 7.5.1 Resetverhalten

Liest man aus einer unerlaubten Speicheradresse (CLI: mdw 0x40000000), dann hängt sich die Debug-Peripherie des Zynq auf. Nach so einem unerlaubten Speicherzugriff können auch keine erlaubten Speicherstellen mehr gelesen werden. Beim Versuch erscheint die Fehlermeldung:

Timeout waiting for cortex\_a\_exec\_optcode.

Mit einem manuellen Powercycle vom Zybo kann die Hardware wieder zurückgesetzt werden.

Mit OpenOCD ist es grundsätzlich möglich, einen Reset automatisch durchzuführen. Dabei wird zwischen einen *System Reset* (SRST) und dem *TAP*<sup>5</sup> *Reset* (TRST) unterschieden. Der SRST führt dabei einen Powercycle vom ganzen System durch, der TRST setzt nur den TAP zurück

Beim obigen Script ist aber das Resetverhalten nicht sauber definiert. Mit dem Befehl 'CLI: reset halt" im CLI sollte ein Reset vom FT2232 durchgeführt werden. Der Befehl führt aber zur Fehlermeldung:

```
... zynq.cpu0: how to reset? ...
```

<sup>3</sup>http://www.tcl.tk

<sup>&</sup>lt;sup>4</sup>https://github.com/f32c/f32c/blob/master/rtl/proj/xilinx/zybo/xram\_bram\_hdmi\_ise/zybo.ocd

<sup>&</sup>lt;sup>5</sup>Test Access Port

Im OpenOCD User Manual[7] im Kapitel 9 Reset Configuration ist beschrieben, wie das Resetverhalten konfiguriert werden kann. Mit dem Script-Befehl "reset\_config srst\_only" wird der TAP Reset ignoriert. So kann das Problem auf den System Reset begrenzt werden.

Wenn OpenOCD mit der neuen Konfiguration neu gestartet wird, dann scheint der Befehl "CLI: reset halt" zu funktionieren. Greift man vorher aber wieder auf eine ungültige Speicherstelle zu, dann erscheint beim Reset die Fehlermeldung

... Timeout waiting for dpm prepare ....

Der erneute Timeout legt die Vermutung nahe, dass der Zynq nicht ordentlich zurück gesetzt wurde.

Zeile 12 "ftdi\_layout\_signal nSRST -data 0x3000 -oe 0x1000" konfiguriert die I/O Pins des FT2232 welche für den System Reset verwendet werden. Auf dem elektrischen Schema vom Zybo?? könnte man überprüfen, welche I/Os vom FT2232 effektiv für den Reset verwendet werden. Die Seite mit dem Schema für den FT2232, Seite 7, ist aber als einzige Seite im Schema nicht veröffentlicht worden. Die korrekten I/O Pins lassen sich also nicht mit dem Schema ermitteln.

Im OpenOCD User Manual[7] wird der für "ftdi\_layout\_signal nSRST genauer beschrieben. Der Switch -data 0x3000 definiert alle relevanten Pins für den SRST und -oe 0x1000 konfiguriert alle Ausgänge. In einem Versuch wurden diverse Kombinationen für die beiden Switches ausprobiert. Keine Kombination mit nur einem Pin (z.B. -data 0x2000 mit -oe 0x2000) hat funktioniert. Es hat sich herausgestellt, dass die Kombination -data 0x3000 mit -oe 0x3000 tatsächlich einen System Reset ermöglicht.

Weil der Debugger direkt nach dem SRST versuch mit dem Zynq zu kommunizieren, tritt folgende Fehlermeldung auf:

Invalid ACK (7) in DAP response

JTAG-DP STICKY ERROR

Mit dem Kommando "adapter\_nsrst\_delay 40" wartet der Debugger nach dem SRST zusätzliche 40 Millisekunden. Diese Wartezeit genügt, damit die Debug Peripherie wieder aufgestartet ist, wenn der Debugger versucht zu kommunizieren.

## 7.6 OpenOCD Konfiguration - Board

Da beim Zybo der Adapter direkt auf dem Board ist, ist die Bordkonfiguration bereits im Konfigurationsscript für das Interface enthalten.

# 7.7 OpenOCD Konfiguration - Target

Für das Target, in diesem Fall der Zynq 7000 SOC, ist bereits ein Script unter *openocd-0.10.0/scripts/target/zynq\_7000.cfg* enthalten. In diesem Script werden nicht nur beide Kerne des Prozessors definiert, sondern auch ein TAP für das FPGA. Es ist also auch möglich, den FPGA mit dieser Toolchain zu laden.

# 8 Debugger

Es gibt diverse Debugger auf dem Markt. Diese Arbeit beschränke sich aber auf den GNU-Debugger (gdb), da unter der PGL Lizenz steht und somit eine Open Source Software ist. Bei den meisten Linux Distributionen wird der gdb direkt mitgeliefert und kann sofort verwendet werden.

#### 8.0.1 Grundlegende Funktionsweise

Auf Linux verwendet der *gdb* den System Call *ptrace* (Kurzform für "process trace"). Dieser System Call erlaubt dem *gdb* einen anderen Prozess zu inspizieren und zu manipulieren. Im Hardwaredebugger, den wir später bearbeiten, verwenden wir stattdessen JTAG in Verbindung mit der Debugginghardware im Prozessor.

#### 8.0.2 Vorbereitung

Für dieses Tutorial verwenden wir folgendes Beispielprogramm:

```
#include <iostream>
   using namespace std;
   int divint(int, int);
   int main()
      int x = 5, y = 2;
      cout << divint(x, y);</pre>
      x = 3; y = 0;
      cout << divint(x, y);</pre>
11
12
      return 0;
13
14 }
   int divint(int a, int b)
16
17
18
       return a / b;
19
```

Diese Applikation können wir jetzt Kompilieren und mit *gdb* starten:

```
# g++ gdbTest.cpp -o gdbTest
# gdb gdbTest
# run // startet die Applikation im gdb
```

(gdb) run

Starting program: /home/mgehrig2/projects/gdbTest/gdbTest

Program received signal SIGFPE, Arithmetic exception. 0x00000000004007b5 in divint(int, int) ()

Obwohl die Applikation nicht mit Debug-Symbolen kompiliert wurde, wird nicht nur die Adresse des Ursprungs der Floating Point Exception angezeigt, sondern auch der Name der Methode.

# 8.1 Funktionen eines Debuggers

Ein Debugger kann verschiedene Funktionen besitzen. Die grundlegenden Funktionen sind sehr einfach und brauchen keine grosse Ïntelligenz"vom Debugger selber.

Erweiterte Funktionen erwarten vom

# 8.2 Erstellen einer Dummy-Applikation mit Debug-Informationen

# 8.2.1 Vorgehen

Das Ziel von diesem Kapitel ist es, eine Deep-Applikation zu erzeugen, die mit gdb und OpenOCD

# 8.3 ELF-File

ELF

# 9 Eidesstattliche Erklärung

Der unterzeichnende Autor dieser Arbeit erklärt hiermit, dass er die Arbeit selbst erstellt hat, dass die Literaturangaben vollständig sind und der tatsächlich verwendeten Literatur entsprechen.

St. Gallen, 10. August 2018

Marcel Gehrig

## Quellenverzeichnis

- [1] Xilinx: Zynq-7000 Technical Reference Manual v1.12, 20 Oktober 2017, https://www.xilinx.com
- [2] ARM: ARM Architecture Reference Manual ARMv7-A and ARMv7R edition Errata markup, 2011 Q2, http://www.arm.com
- [3] ARM: Cortex-A9 Floating-Point Unit Technical Reference Manual r4p1, 2012, http://www.arm.com
- [4]: OpenOCD Open source On-Chip Debugger, Juni 2018, http://openocd.org/about/
- [5]: Ebay FPU1 FTDI FT232 USB JTAG XILINX FPGA CPLD programmer cable , Juni 2018, https://www.ebay.com/itm/FPU1-FTDI-FT2232-USB-JTAG-XILINX-FPGA-CPLD-programmer-cable-/181635528314
- [6] Sreekishnan Venkateswaran: *Essential Linux Device Drivers*, 15 Januar 2017, Open On-Chip Debugger: OpenOCD User's Guide

# **Anhang**

## A zybo-ftdi.ocd angepasst:

# **B Xilinx SDK Log:**

```
1 14:26:34 INFO : Disconnected from the channel tcfchan#2.
2 14:26:36 INFO : 'targets -set -filter {jtag_cable_name = "Digilent Zybo
       2\,10\,2\,7\,9\,5\,7\,3\,7\,7\,3\,\text{A"} && level==0} -index 1' command is executed.
3 14:26:36 INFO: 'fpga -state' command is executed.
  14:26:36 INFO: Connected to target on host '127.0.0.1' and port '3121'.
   14:26:36 INFO : Jtag cable 'Digilent Zybo 210279573773A' is selected.
6 14:26:36 INFO: 'jtag frequency' command is executed.
7 14:26:36 INFO : Sourcing of 'D:/Vivado/01_gettingStarted/01
       _gettingStarted.sdk/design_1_wrapper_hw_platform_0/ps7_init.tcl' is
       done.
8\ 14:26:36\ \mbox{INFO} : Context for 'APU' is selected.
  14:26:38 INFO: Hardware design information is loaded from 'D:/Vivado/01
       _gettingStarted/01_gettingStarted.sdk/design_1_wrapper_hw_platform_0/
       system.hdf'.
   14:26:38 INFO: 'configparams force-mem-access 1' command is executed.
11 14:26:38 INFO : Context for 'APU' is selected.
12 14:26:38 INFO: 'stop' command is executed.
  14:26:38 INFO: 'ps7_init' command is executed.
  14:26:38 INFO: 'ps7_post_config' command is executed.
15 14:26:38 INFO : Context for processor 'ps7_cortexa9_0' is selected.
_{16} 14:26:38 INFO : Processor reset is completed for 'ps7_cortexa9_0'.
   14:26:38 INFO : Context for processor 'ps7_cortexa9_0' is selected.
18 14:26:39 INFO: The application 'D:/Vivado/01_gettingStarted/01
       \_gettingStarted.sdk/O1\_gettingStarted\_ApplicationProject/Debug/O1
       _gettingStarted_ApplicationProject.elf' is downloaded to processor'
       ps7_cortexa9_0 '.
_{\rm 19} 14:26:39 INFO : 'configparams force-mem-access O' command is executed.
   14:26:39 INFO : -----XSDB Script-----
  connect -url tcp:127.0.0.1:3121
source D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
       design_1_wrapper_hw_platform_0/ps7_init.tcl
23 targets -set -nocase -filter {name = "APU*" && jtag_cable_name = "Digilent
        Zybo 210279573773A"} -index 0
24 loadhw -hw D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
       design_1_wrapper_hw_platform_0/system.hdf -mem-ranges [list {0x400000000
        0xbfffffff}]
   configparams force-mem-access 1
   targets -set -nocase -filter {name = ""APU*" && jtag_cable_name = ""Digilent
        Zybo 210279573773A"} -index 0
27 stop
   ps7_init
ps7_post_config
```

```
30 targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = ""
      Digilent Zybo 210279573773A"} -index 0
31 rst -processor
32 targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
  {\tt dow \ D:/Vivado/01\_gettingStarted/01\_gettingStarted.sdk/01}
      _gettingStarted_ApplicationProject/Debug/01
      _gettingStarted_ApplicationProject.elf
  configparams force-mem-access 0
  -----End of Script-----
  14:26:39 INFO: Memory regions updated for context APU
38 14:26:39 INFO: Context for processor 'ps7_cortexa9_0' is selected.
  14:26:39 INFO: 'con' command is executed.
  14:26:39 INFO: ------XSDB Script (After Launch)------
  targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
42
        -----End of Script-----
43
45 14:26:39 INFO : Launch script is exported to file 'D:\Vivado\01
      _gettingStarted\01_gettingStarted.sdk\.sdk\launch_scripts\xilinx_c-c++
      _application_(system_debugger) \
```

# C system debugger using debug 01 gettingstarted applicationpr

```
onnect -url tcp:127.0.0.1:3121
source D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
       design_1_wrapper_hw_platform_0/ps7_init.tcl
 targets -set -nocase -filter {name = "APU*" && jtag_cable_name = "Digilent
        Zybo 210279573773A"} -index 0
4 loadhw -hw D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
       design_1_wrapper_hw_platform_0/system.hdf -mem-ranges [list {0x40000000
        0xbfffffff}l
  configparams force-mem-access 1
6 targets -set -nocase -filter {name = ""APU*" && jtag_cable_name = ""Digilent
        Zybo 210279573773A"} -index 0
7 stop
8 ps7_init
  ps7_post_config
10 targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = ""
      Digilent Zybo 210279573773A"} -index 0
11 rst -processor
12 targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
       Digilent Zybo 210279573773A"} -index 0
{\tt 13} \quad {\tt dow} \ D:/{\tt Vivado/01\_gettingStarted/01\_gettingStarted.sdk/01}
       _gettingStarted_ApplicationProject/Debug/01
       _gettingStarted_ApplicationProject.elf
14 configparams force-mem-access 0
targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
       Digilent Zybo 210279573773A"} -index 0
```