



Java on the bare ARM metal

Masterthesis 2017/1018

von

Marcel Gehrig

Advisor: Abgabedatum:

Dr. Urs Graf 10. August 2018

Inhaltsverzeichnis

1	Einleitung					
	1.1	Stand der Technik	1			
	1.2	Motivation	1			
	1.3	Zielsetzung	1			
2	Auswahl der Hardware					
	2.1	Soll-Kriterien und Muss-Kriterien bei der Auswahl der Hardware	2			
	2.2	Hardware Debugger	3			
	2.3	Übersicht über die ARM Mikroarchitekturen	3			
	2.4	Anbindung des FPGAs	5			
	2.5	Fazit - Auswahl der Hardware	7			
3	Syst	tem	8			
	3.1	Schematische Übersicht	8			
	3.2	Debugger Toolchains	10			
4	Zynq 12					
	4.1	MIO und EMIO	12			
	4.2	Standard Zybo Workflow	13			
	4.3	Memory Mapping	16			
	4.4	Floating Point Unit	17			
5	Оре	enOCD	20			
	5.1	Softwareinstallation der OpenOCD-Toolchain	20			
	5.2	OpenOCD CLI - Command Line Interface	21			
	5.3	OpenOCD Konfiguration	21			
	5.4	CLI-OpenOCD-Toolchain	24			
6	Das	ELF-Dateiformat	25			
	6.1	Nützliche Tools im Umgang mit ELF-Dateien	25			
	6.2	Grundlegender Aufbau	25			
	6.3	STABS	26			
	6.4	Demoprogramm mit STABS	27			
7	Der	gdb-Debugger	33			
	7.1	Installation der "GNU Embedded Toolchain" mit gdb	33			
	7.2	gdb-Anwendungsbeispiel: "loopWithSTABS" auf das Zybo laden	33			
	7 3	Test der adh Funktionen	33			

MA: Java on the bare ARM metal

8	Kundennutzen, Fazit und Ausblick			
	8.1	Rückblick und Kundennutzen	35	
	8.2	Ausblick	35	
	8.3	Fazit	35	
9	Ehre	enwörtliche Versicherung	36	
10	Que	llenverzeichnis	37	

1 Einleitung

1.1 Stand der Technik

Das Projekt *deep*¹ ist eine Cross Development Plattform, die es erlaubt, ein Java Programm direkt auf einem Prozessor auszuführen. Es ermöglicht einem Entwickler ein Java Programm zu schreiben, welches direkt auf einem Prozessor läuft und Echtzeitfähig ist. Zur Zeit wird dieses Projekt an der NTB für die Ausbildung von Systemtechnik-Studenten verwendet. Es erlaubt einfach und schnell Robotersteuerungen und Regelungen zu implementieren, ohne dass sich der Entwickler mit den Eigenarten von C und C++ Programmen auseinandersetzen muss.

deep unterstützt einige grundlegende Debuging-Funktionen. Mit einer mehreren tausend Franken teuren Abatronsonde kann der Speicher und die Register des Prozessors ausgelesen und auch geschrieben werden. Der aktuelle Debugger unterstützt keine Breakpoints oder Sourcecode-Navigation, wie man es aus bekannten Debuggern wie dem gdb^2 kennt.

1.2 Motivation

Aktuell ist *deep* nur mit der PowerPC-Architektur kompatibel. PowerPC Prozessoren sind aber nicht mehr weit verbreitet und sehr teuer. Die an der NTB verwendeten PowerPC-Prozessoren sind zwar leistungsstark, aber veraltet und teuer.

Aus diesem Grund wird *deep* für die ARM-Architektur erweitert. Da die ARM-Architektur bei eingebetteten Prozessoren am weitesten verbreitet ist, ist auch die Auswahl an günstiger und leistungsstarker Hardware sehr gross. Mit grosser Flexibilität bei der Auswahl von ARM-Prozessoren können sehr günstige oder auch sehr leistungsstarke Prozessoren verwendet werden.

deep ist ein Open-Source-Projekt, welches auch für den Unterricht verwendet wird. Damit nicht für jeden Studenten teure Debugging-Hardware gekauft werden muss, ist eine kostengünstige Alternative wünschenswert.

Java ist im Gegensatz zu C und C++ eine sehr zielorientierte Sprache. Bei Java muss man sich nicht so detailliert um Ressourcen, wie Speicher und Hardwareschnittstellen kümmern, wie in C-orientierten Sprachen. Dieser Aspekt soll auch beim Debugger beibehalten werden. Zusätzlich zum direkten Speicherauslesen sollen auch Variablen gelesen und geschrieben werden können. Eine native *Sourcecode-Navigation* in Eclipse vereinfacht die Entwicklung einer *deep*-Applikation sehr.

1.3 Zielsetzung

Bei dieser Arbeit werden mehrere Ziele verfolgt, die aufeinander aufbauen.

- Passende Hardware (Experimentierboard) finden, welche auch im Unterricht verwendet werden kann.
- 2. Das grundlegende Debug-Interface, welches bereits für PowerPC existiert, für die ausgewählte Hardware anpassen. Dieses Interface soll für die Entwicklung von *deep* möglichst bald einsatzbereit sein.
- 3. Den GNU-Debugger (*gdb*) mit einem Programm verwenden, das vom *deep*-Compiler übersetzt wurde. Dazu soll vorerst das Command-Line-Interface (CLI) des *gdb* genutzt werden.
- 4. Den *gdb* in das Eclipse-Plugin von *deep* integrieren, damit der Debugger direkt aus Eclipse verwendet werden kann.

¹ http://www.deepjava.org/start

²https://www.gnu.org/software/gdb/

2 Auswahl der Hardware

Die Auswahl von Hardware mit ARM-Prozessoren ist extrem gross. Ende September 2016 sind bereits über 86 Milliarden ARM-basierte Prozessoren verkauft worden. Diese Zahl reflektiert zwar nicht direkt die Diversität der verschiedenen Prozessoren, aber sie zeigt recht gut wie enorm weit ARM-Prozessoren verbreitet sind.

In diesem Kapitel soll aus dem riesigen Angebotsdschungel die richtige Hardware ausgewählt werden, auf der diese Arbeit aufbauen kann. Die ausgewählte Hardware soll nicht nur für diese Arbeit genutzt werden, sondern später auch für den Robotik-Unterricht. Zusätzlich sollte der Prozessor auch leistungsstark und flexibel genug sein, um ihn, oder eine Variante aus der gleichen Familie, in anspruchsvollen Robotikprojekten verwenden zu können.

2.1 Soll-Kriterien und Muss-Kriterien bei der Auswahl der Hardware

Für die Hardware sind folgende Soll-Kriterien und Muss-Kriterien ermittelt worden.

2.1.1 Muss-Kriterien

- Systemebene
 - FPGA: Der Prozessor muss mit einem FPGA kommunizieren können.
 - Hardware Debugger: Der Prozessor muss für die Entwicklung von deep einen Hardware Debugger, wie beispielsweise das BDI3000², von Abatron unterstützen.
 - Günstiger Programmierer: Wenn zusätzliche Hardware benötigt wird, um die deep-Applikation auf das Target zu schreiben, dann muss diese möglichst günstig sein.
 - Grosses Ökosystem: Das ausgewählte Produkt muss von einem grossen Ökosystem unterstützt werden. Aussterbende Produkte oder Nischenprodukte sind nicht akzeptabel.
 - Als fertiges Modul erhältlich: Für den Unterricht ein eigenes PCB entwickeln und herstellen ist keine Option.
 - Einbettbar: Der Prozessor muss auch bei einem selbstentwickelten PCB verwendet werden können. Wahlweise als SOM (System On Module) oder direkt als Prozessor im eigenen Package.
 - Die Hardware muss noch lange erhältlich bleiben.
 - FPU (Floating Point Unit): Für Gleitzahlenarithmetik.
 - Netzwerkschnitstelle: RJ-45 inklusive MAC³ und *Magnetics*.
 - USB: USB Schnittstelle als Host und als Slave.
 - Flash: Mehr als 50kByte Flash.
 - RAM: Mehr als 100kByte RAM.
- Prozessorebene
 - ARMv7: Der Prozessor muss auf einer ARMv7 ISA (Instruction Set Architecture) basieren.
 - ARM Instruktionen: Der Prozessor muss ARM Instruktionen unterstützen. Thumb Instruktionen sind nicht ausreichend.

¹https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&ved=2ahUKEwjag87kpNbcAhWCM-wKHeEiCkUQFjAAegQIABAC&url=https%3A%2F%2Fwww.arm.com%2F-%2Fmedia%2Farm-com%2Fnews%2FARM-media-fact-sheet-2016.pdf

²http://www.abatron.ch/fileadmin/user_upload/news/BDI3000-Brochure.pdf

³Media Access Control

2.1.2 Soll-Kriterien

- Systemebene
 - Einfach einbettbar: Der Prozessor ist als Prozessormodul erhältlich, sodass das Design von einem selbstentwickelten PCB einfacher wird.
 - Günstiger Hardwaredebugger: Der Hardwaredebugger kann auch für die Applikationsentwicklung mit deep eingesetzt werden.
 - Möglichst schneller Download der Applikation.
- Prozessorebene
 - Memory Mapped Bus für FPGA Schnittstelle.
 - FPU unterstützt Double Precision.
 - Integerdivision
 - Prozessortakt über 500MHz.

2.2 Hardware Debugger

Der Begriff *Hardware Debugger* ist nicht eindeutig definiert. Im einfachsten Fall kann ein Hardware Debugger nur einen *Boundary Scan* durchführen, wie es ursprünglich für JTAG vorgesehen war. Bei *Boundary Scan* können die I/O Pins von einem Prozessor gelesen und auch gesetzt werden. Mit solch einem Scan kann während der Produktion bei den bestückten PCBs überprüft werden, ob alle Lötstellen Kontakt herstellen und dabei keine Kurzschlüsse bilden. Für diesen Scan wird der Prozessor-Kern nicht verwendet, sondern eine separate Peripherie im Prozessor. Über das JTAG-Interface kann der Scan ausgeführt werden, ohne dass eine Applikation auf dem Prozessor ausgeführt werden muss.

Moderne Prozessoren erweitern diese grundlegendsten Funktionen mit einigen sehr hilfreichen Features. So bieten ARM-Prozessoren mit der *CoreSight*-Technologie noch viel mehr als nur einen *Boundary Scan*. Die untenstehende Liste zeigt einige Funktionen dieser Technologie, aber nicht alle. Die für diese Arbeit relevanten Funktionen sind **fett** geschrieben.

- · Prozessor Register lesen und schreiben
- · RAM lesen und schreiben
- Externer Flash Speicher lesen und schreiben
- · Hardware Breakpoint auf den Program Counter
- Hardware Breakpoint auf einer Speicherstelle (Watchpoint)
- Debug Trace (ETM Program Trace)
- Debug Trace Buffer

Da ein Hardware Debugger keine funktionsfähige Software auf dem Prozessor benötigt, kann er auch gut verwendet werden, um die grundlegendsten Funktionen, wie beispielsweise den Bootvorgang, vom *deep* Laufzeit System zu entwickeln.

2.3 Übersicht über die ARM Mikroarchitekturen

In diesem Kapitel werden die verschiedenen ARM-Architekturen untersucht und beurteilt. Tabelle 2.3.5 fasst alle Vor- und Nachteile zusammen.

	Vorteile	Nachteile
	* Sehr leistungsstark	* Langsamer Context-Switch
	* Support für vollwertige Betriebssysteme	* Relativ hoher Stromverbrauch
	* Grosse Variation erhältlich (energiesparend /	* Relativ teuer
A	sehr leistungsstark)	* Mit GPU erhältlich
	* Reichhaltiger Funktionsumfang	* Keine DSP-Unterstützung
	* NEON und FPU-Unterstützung	* Keine HW-Division
	* Sehr gut geeignet für Echtzeitanwendungen	* Kleiner Funktionsumfang
R	* Sehr schneller Context-Switch	* Nicht so leistungstark wie Cortex A
	* DSP-Unterstützung	* Keine Linux-Unterstützung
	* Sehr schneller Context-Switch	* Geringe Rechenleistung
M	* Sehr energiesparend	* Keine Linux-Unterstützung
	* DSP-Unterstützung	* Unterstützt nur Thumb-Instruktionen

Tabelle 2.1: Übersicht ARM Mikroarchitekturen

2.3.1 Cortex-A

Prozessoren der Cortex-A Familie sind gut geeignet für die Verwendung mit einem vollen Betriebssystem, wie Windows, Linux oder Android. Cortex-A Prozessoren bieten den umfangreichsten Support für externe Peripherien, wie USB, Ethernet und RAM. Sie sind auch die leistungsstärksten ARM-Cortex Prozessoren.

2.3.2 Cortex-R

Cortex-R Prozessoren werden entwickelt für Echtzeitanwendungen und sicherheitskritische Applikationen, wie Festplattenkontroller und medizinische Geräte. Sie sind normalerweise nicht mit einer MMU (*Memory Management Unit*) ausgerüstet. Mit einer Taktrate von über 1GHz und einem sehr schnellen Interruptverhalten eignen sich Prozessoren mit einem Cortex-R sehr gut, um auf externe Stimuli schnell zu reagieren.

2.3.3 Cortex-M

Die Prozessoren aus der Cortex-M Familie sind mit einer Taktrate um 200Mhz relativ langsam. Sie sind sehr stromsparend und durch die kurze Pipeline haben sie eine deterministische und kurze Interruptverzögerung. Die Prozessoren aus der Cortex-M Reihe unterstützen aber nur die Thumb-Instruktionen und kommen deshalb nicht in Frage.

2.3.4 ARM-Prozessoren ausserhalb der Cortex Reihe

Seit 2004 werden die meisten Kerne in eine der Cortex-Familien eingeteilt. Ältere Kerne, sogenannte "Classic cores", haben Namen wie z.b. ARM7 oder ARM1156T2F-S. Da solche Designs meist aus einer Zeit vor 2004 stammen, gilt das Design als veraltet und wird bei dieser Arbeit nicht berücksichtigt.

2.3.5 Fazit über die ARM-Mikroarchitekturen

Die Prozessoren, die auf der Cortex-A Mikroarchitektur basieren, bieten die grösste Flexibilität. Zusätzlich ist das Angebot bei den Cortex-A-Prozessoren am grössten. Die anderen Cortex-Reihen bieten keine Vorteile, die für dieses Projekt von Nutzen sind. Aus diesen Gründen wird die Auswahl auf die Prozessoren aus der Cortex-A-Reihe begrenzt.

2.4 Anbindung des FPGAs

FPGAs haben typischerweise einen sehr hohen Pin-Count und werden in BGA-Packages ausgeliefert.

Es gibt verschiedene Möglichkeiten, wie ein FPGA mit einem Prozessor verbunden werden kann. Die Vor- und Nachteile der verschiedenen Bauarten werden in diesem Kapitel abgewogen und in der Tabelle 2.4.4 zusammengefasst. Bild 2.1 gibt eine schematische Übersicht über die verschiedenen Bauarten.

SOC - System On Chip PCB mit Prozessor ARM CPU FPGA FPGA

Abbildung 2.1: Mögliche Anbindungen des FPGA an die CPU

2.4.1 FPGA als Zusatzplatine zum Prozessorboard - Bauweise "Modular"

Das "FPGA Development Board CAPE for the BEAGLEBONE"⁴ ist eine Aufsteckplatine für den Beaglebone Black. Wenn sie auf den Beaglebone Black aufgesteckt wird, erweitert sie den ARM-basierten Linux PC um einen "Spatran 6 LX9" FPGA, inklusive einiger I/O-Peripherien und SDRAM.

Vorteile:

- · Relativ günstig.
- Funktioniert "Out of the Box"
- Schnelles GPMC-Interface (General-Purpose Memory Controller) zwischen Prozessor und FPGA.

Nachteile:

- · Verwendet ein modifiziertes Linux-Image, das LOGI-Image.
- Der eMMC (Embedded Multi Media Card) Speicher des Beaglebone kann nicht gleichzeitig mit dem GPMC verwendet werden.
- Die Verfügbarkeit vom Cape ist nicht garantiert.
- Nur ein FPGA und Prozessor erhältlich.

Eine modulare Bauweise ist grundsätzlich sehr flexibel. Leider sind auf dem Markt nur sehr wenige verschiedene Module zu finden. So ein kleines Angebot disqualifiziert diese Bauweise.

⁴https://www.element14.com/community/docs/DOC-69215/l/fpga-development-board-cape-for-the-beaglebone

2.4.2 FPGA auf dem gleichen Modul wie der Prozessor (System On Module) - Bauweise "SOM"

Bei einem SOM (System On Module) ist die CPU und auch der FPGA auf dem gleichen PCB-Modul verbaut. Dadurch kann der Hersteller auf dem Modul ein Bus mit kontrollierter Impedanz implementieren. Dies ermöglicht eine sehr hohe Bandbreite bei der Kommunikation zwischen der CPU und dem FGPA. Das Modul benötigt ein zusätzliches PCB, ein Basisboard, in dem es eingebettet werden kann. Oft existieren Experimentierboards mit einer grossen Zahl an unterschiedlichen I/O-Möglichkeiten, die gebrauchsfertig gekauft werden können. Für eine spezifische Anwendung muss ein solches Basisboard für das SOM selbst designed werden, weil ein Experimentierboard oft zu gross ist, oder nicht die benötigte Peripherie enthält. Da neben dem FPGA auch High-Speed-Peripherie, wie z.B. RAM auf dem Modul verbaut ist, kann beim Basisboard oft auf die aufwändige Entwicklung von High-Speed-PCB-Traces verzichtet werden.

Es hat sich gezeigt, dass es nur zwei Anbieter SOM mit FPGA produzieren. Nur die beiden Anbieter solectrix⁵ und *OposSom*⁶ scheinen solche Module zu verkaufen.

Weil die Auswahl für SOMs sehr klein ist wurde diese Bauform nicht mehr weiter verfolgt.

2.4.3 FPGA im gleichen Gehäuse wie der Prozessor (System On Chip) - Bauweise "SOC"

Seit einigen Jahren werden Produkte verkauft, die eine programmierbare Logik (FPGA) und auch eine dedizierte CPU in einem Chip-Gehäuse verbaut haben. Da der FPGA und auch die CPU im selben Gehäuse verbaut sind, ist eine sehr schnelle, integrierte Kommunikation zwischen CPU und FPGA möglich.

Die beiden grossen FPGA-Hersteller Altera und auch Xilinx bieten beide mehrere Produkte als eine SOC Lösung an. Die Produkte von Altera sind aber deutlich teurer als die Chips von Xilinx. Besonders die Evaluierungsboards von Altera sind sehr teuer.

Bei der Produktfamilie Zynq von Xilynx gibt es ein breites Angebot von SOCs und auch von Experimentierboards. Das Experimentierboard "Zybo" wird sogar schon im Unterricht der NTB für die Entwicklung von VHDL genutzt.

2.4.4 ARM als Softcore in FPGA - Bauweise "FPGA"

In FPGAs können Prozessoren als sogenannte *Softcores* implementiert werden. Dabei wird ein Teil der FPGA-Gates so konfiguriert, dass sie wie ein Mikroprozessor verwendet werden können.

Es existieren aber nur Designs für einfachere Mikroprozessoren, da komplexe Prozessoren viel zu viele Gates benötigen, um ökonomisch sinnvoll zu sein. ARM-Prozessoren der Cortex-A-Familie sind sehr komplex und nicht als FPGA-Softcores erhältlich. Von der ARM-Cortex-Familie sind nur Cortex-M0 und Cortex-M1 erhältlich. Diese Cores sind aber kostenpflichtig und nicht Open Source.

Weil keine Cortex-A-Cores erhältlich sind und alle anderen ARM-Cores kostenpflichtig sind, wird diese Bauweise nicht mehr weiter verfolgt.

2.4.5 Wahl der Bauweise

Es hat sich gezeigt, dass es nicht sehr viele Produkte gibt, die einen Cortex-A-Prozessor in Kombination mit einem FPGA bieten. Einige Produkte zielen mehr auf den Hobby-Bereich, wie zum Beispiel das "FPGA Development Board CAPE for the BEAGLEBONE". Für professionellere Lösungen scheinen selbstentwickelte PCBs der Standard zu sein. Alle anderen Ansätze sind oft nur Nischenprodukte für spezielle Anwendungen oder mit geringer Verfügbarkeit.

⁵https://www.solectrix.de/de/sxom-module

⁶https://www.solectrix.de/de/sxom-module

Bauweise	Vorteile	Nachteile	
Modular	* Günstig wenn nur Prozessor verwendet wird	* Datenbus evt. nicht Memory	
	* Unterschiedliche FPGAs können verwendet werden	mapped	
SOB	* Sauberes, abgeschlossenes System	* FPGA ist fix	
	* Potenziell sehr schnelle Datenverbindung	* FPGA ist fix	
SOC	zwischen FPGA und Prozessor		
	* Sauberes, abgeschlossenes System	* Relativ teuer	
FPGA	* Flexibel	* Sehr teuer	

Tabelle 2.2: Übersicht Bauformen

Seit einigen Jahren ist aber eine signifikante Auswahl von SOCs auf dem Markt. Diese werden aber nur von den beiden Herstellern Altera und Xilinx angeboten. Beide Hersteller bieten aber ein sehr umfangreiches Angebot.

2.5 Fazit - Auswahl der Hardware

Da die Wahl bereits auf einen Cortex-A in einem SOC eingeschränkt wurde, ist das verbleibende Angebot sehr begrenzt. Die Entscheidung zwischen Zynq von Xilinx und den SOCs von Altera fällt auf Zynq, da die Altera Experimentierboards mehrere tausend Franken kosten.

Das Zybo-Experimentierboard ist eine sehr naheliegende Wahl, da es bereits für den Unterricht in der NTB genutzt wird. Der Preis des Boards ist auch tief genug, dass eine ganze Klasse für den Unterricht damit ausgerüstet werden kann. Eine grosszügige Auswahl an I/Os bieten eine sehr hohe Flexibilität zum experimentieren und auch für den Unterricht.

Das Zybo ist mit einem Zynq-7000 bestückt. Der Zynq-7000 ist ein Modell mit einem Dual-Core-Cortex-A9-Prozessor mit 667 MHz. Es existieren aber auch noch günstigere Zynqs mit weniger Leistung und sehr viel teurere Varianten mit einem leistungsstärkeren Prozessor und grösseren FPGA. Zusätzlich sind die Zynqs als standalone Chip oder als Modul inklusive RAM erhältlich.

All diese Eigenschaften machen das Zybo mit dem Zynq-7000 zum klaren Favorit.

3 System

Dieses Kapitel bietet eine grobe Übersicht über das ganze System, um die Zusammenhänge zwischen einzelnen Komponenten aufzuzeigen. Auf einzelne Komponenten und Toolchains wird in den folgenden Kapiteln genauer eingegangen.

3.1 Schematische Übersicht

In Abbildung 3.1 ist das ganze System abgebildet. Das *Zybo* beinhaltet neben dem FT2232-Chip auch noch diverse I/O-Peripherien, die in einer *deep*-Applikation genutzt werden können. Der FT2232 auf dem *Zybo* übernimmt zwei verschiedene Funktionen. Einerseits wird er als USB zu UART Brücke (schwarzer Pfeil) verwendet, damit man mit dem Windows PC einfach eine serielle Verbindung mit dem Prozessor aufbauen kann, andererseits fungiert er als Brücke zum blauen JTAG-Bus. Das bedeutet, er erhält Befehle von der OpenOCD-Software über USB und übersetzt diese elektrisch und auch logisch für das JTAG Interface. OpenOCD ist eine Software-Zwischenschicht die für den Debugger benötigt wird.

Auf dem *Windows PC* wird die *deep*-Applikation in Eclipse geschrieben, kompiliert und debuggt. Plugins erweitern Eclipse um die notwendigen Funktionen, die für die Entwicklung von *deep*-Applikationen notwendig sind. In dieser Übersicht sind beide Debug Toolchains, die "klassische" Abatron-Toolchain und die neue OpenOCD-Toolchain, abgebildet.

Bei der *Abatron-Toolchain* wird das *Abatron BDI3000* mit dem *abatronInterface*-Plugin über die rote TCP/IP-Verbindung angesprochen. Das BDI kommuniziert dann über die blaue JTAG-Verbindung direkt mit dem Zynq-Chip.

Die grünen Pfeile zeigen den Kommunikationsweg für die neuen OpenOCD-Toolchains. OpenOCD bildet zusammen mit der richtigen Hardware, hier ist es der FT2232-Chip, einen kompletten Debugger und ist somit eine Alternative zum BDI3000. Die OpenOCD-Software stellt einen *gdb*-Server und auch ein CLI (*Command Line Interface*) zur Verfügung. Das neue Eclipse-Plugin "*OpenOCDInterface*" verwendet das CLI über den TCP/IP-Port 4444 (grüner Pfeil) und bildet so die *CLI-OpenOCD-Toolchain*. OpenOCD verwendet dann den *WinUSB*-Treiber um mit dem FT2232-Chip über USB zu kommunizieren. Der FT2232-Chip verwendet denselben blauen JTAG-Bus wie das BDI3000 zur Kommunikation mit dem Zynq.

Die *gdb-OpenOCD-Toolchain* kann mit einem allein lauffähigen *gdb* verwendet werden (orange, gestrichelter Pfeil), wie in Kapitel 7 beschrieben. Eine weitere Möglichkeit wäre ein *gdb*-Plugin für Eclipse, damit der *gdb* direkt aus Eclipse heraus verwendet werden kann. Beide Varianten kommunizieren mit dem *gdb*-Server von OpenOCD über den TCP/IP-Port 3333 (oranger Pfeil).




Abbildung 3.1: Systemübersicht Debugger Toolchain

3.2 Debugger Toolchains

Im Folgenden werden die drei verschiedenen Toolchains genauer erklärt.

3.2.1 Abatron-Toolchain

Die *Abatron-Toolchain* (Abbildung 3.2) benötigt weder die OpenOCD-Software noch den FT2232-Chip, dafür aber den teuren BDI3000-Debugger. Diese "klassische" Toolchain nutzt das bestehende *deep*-Plugin *abatronInterface* und wird für die Entwicklung von *deep* für den PowerPC verwendet. In dieser Arbeit wird die *Abatron-Toolchain* nicht verwendet.




Abbildung 3.2: Abatron-Toolchain

3.2.2 CLI-OpenOCD-Toolchain

Wie in Abbildung 3.3 zu sehen ist, wird das teure BDI wird für diese Toolchain nicht benötigt. Da das CLI (Command Line Interface) von OpenOCD aber sehr ähnlich ist wie das CLI des BDI, ist eine Portierung der bestehenden *Abatron-Toolchain* in die neue *CLI-OpenOCD-Toolchain* relativ einfach. Die *CLI-OpenOCD-Toolchain* lehnt sich deshalb sehr stark an die bestehende *Abatron-Toolchain* an.

Mit dieser Toolchain ist *Sourcecode-Debugging* aber nicht möglich. Das bedeutet, es ist nicht möglich im Sourcecode Breakpoints zu setzten oder durch einzelne Zeilen im Sourcecode zu steppen. Bestehende Möglichkeiten aus der alten *Abatron-Toolchain*, wie *Target Commands*, bleiben aber erhalten.

Im Kapitel 5.4 wird die Implementation dieser Toolchain genauer beschrieben.




Abbildung 3.3: CLI-OpenOCD-Toolchain

3.2.3 gdb-OpenOCD-Toolchain

In der *gdb-OpenOCD-Toolchain* wird, wie bei der obigen Toolchain, ebenfalls die OpenOCD-Software und der FT2232-Chip verwendet. Es wird aber nicht mehr ein Interface bestehend auf der "klassischen" Abatron Toolchain verwendet, sondern es wird direkt das CLI des *gdb*-Debugger genutzt. In der schematischen Übersicht der Toolchain in Abbildung 3.4 wird deutlich, dass sie fast die gleichen Komponenten nutzt wie die *CLI-OpenOCD-Toolchain*. Mit dem *gdb* können auch erweiterte Debugging-Featurers wie *Sourcecode-Lookup* und *Breakpoints* verwendet werden.

In dieser Arbeit wird nur die vereinfachte Toolchain mit dem standalone *gdb*-Debugger implementiert. Mit der vereinfachten Toolchain kann das CLI des *gdb* in Kombination mit der *OpenOCD-Toolchain* für zum Debuggen genutzt werden.

Die komplette *gdb-OpenOCD-Toolchain* kann auf dieser Toolchain aufbauen. Bei der kompletten *gdb-OpenOCD-Toolchain* soll der *gdb* im Eclipse integriert werden. Dadurch kann in Eclipse die Applikation entwickelt und auch debuggt werden.

Im Kapitel 7 wird diese Toolchain detailliert beschrieben.




Abbildung 3.4: gdb-OpenOCD-Toolchain

4 Zynq

Der Zynq-7000 ist ein SoC (System on Chip), das einen 667 MHz Dual-Core ARM Cortex-A9 Prozessor und eine programmierbare Logik enthält, die einem Artix-7 FPGA entspricht. Der Prozessor und dessen Peripherie befindet sich im *Processing System* oder kurz PS. Der FPGA-Teil des Zynq wird oft PL oder *Programmable Logic* genannt. Über den internen AMBA-Bus kann der Prozessor und auch die PL auf die Peripherie, wie z.B. SPI, GPIO, Ethernet oder auch DDR3, zugreifen. Das Block Diagramm in der Abbildung 4.1 gibt einen guten Überblick über das ganze SoC. Das restliche Kapitel beschreibt relevante Komponenten und Eigenarten des Zynq.




Abbildung 4.1: Block Diagramm Zynq7000¹

4.1 MIO und EMIO

MIOs sind *Multiplexed Input Output Pins*, welche direkt vom Prozessor angesprochen werden können, ohne dass die PL programmiert werden muss. Die EMIOs sind *Extended Multiplexed Input Output Pins*, welche nur über die PL angesprochen werden können. Aus diesem Grund können die EMIOs nur verwendet werden, wenn die PL entsprechend programmiert wurde. Diese Arbeit beschränkt sich nur auf die MIOs und das PS. Im *TRM*² des Zynq[1] im Kapitel "2.5.4 MIO-at-a-Glance Table" ist eine sehr gute Übersicht über alle möglichen Funktionen der MIOs gegeben.

¹https://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html

²Technical Reference Manual

4.2 Standard Zybo Workflow

Im *Getting Started with Zynq*³ Tutorial von Digilent ist beschrieben, wie man ein einfaches Design für die PL und ein einfaches Programm für das PS erstellt. Das Tutorial deckt den ganzen Workflow ab. Dabei werden, z.B. für LED1, LED2 und LED3 auch die EMIOs verwendet. In Schritt 1 bis 7 wird mit Vivado das Design für die PL erstellt und exportiert.

Hinweis1: Die Zybo-Toolchain benötigt den standard USB-Treiber. Im Kapitel 5.1.2 ist beschrieben, wie der standard USB-Treiber wieder installiert werden kann.

Hinweis2: Vivado und die Xilinx SDK müssen für dieses Tutorial installiert sein.

Ab Schritt 8 wird beschrieben, wie im XSDK (*Xilinx Standard Development Kit*) ein einfaches "Hello World" Programm in C für den Prozessor geschrieben werden kann.

Das XSDK verwendet im Hintergrund das XSCT⁴ (*Xilinx Software Command-Line Tool*). Das XSDK kann interaktiv, oder mit Scripts verwendet werden. Wie Jim-TCL basiert auch die verwendete Scriptsprache auf der Sprache TCL. Wird das "Hello World" Programm im XSDK gestartet, erscheint im *SDK Log*-Fenster ein detailliertes Log des ausgeführten Scripts. In diesem Log kann nachvollzogen werden, was das Script beim Download und Start des Programms alles ausgeführt hat.

Im Anhang A.1 ist eine Kopie eines solchen Logs zu finden.

Das Script *ps7_init.tcl* definiert unter anderem die fünf Initialisierungs-Methoden:

- ps7 mio init data 3 0
- ps7_pll_init_data_3_0
- ps7_clock_init_data_3_0
- ps7_ddr_init_data_3_0
- ps7_peripherals_init_data_3_0

Die Initialisierungs-Methoden werden in der Methode *ps7_init* aufgerufen. *ps7_init* wiederum wird in Zeile 8 des ...*elf_on_local.tcl* Scripts aufgerufen, welches beim Start des "Hello World" Programms im XSDK ausgeführt wird. In Zeile 9 vom ...*elf_on_local.tcl* wird auch die Methode *ps7_post_config* von *ps7_init.tcl* aufgerufen, welche im Anschluss *ps7_post_config_3_0* aufruft.

Alle Konfigurationsregister sind im Anhang B vom *Zynq TRM*[1] beschrieben. Bevor die Register aber verändert werden können, müssen sie "*unlocked*" werden, indem der Wert *0x0000DF0D* in die Adresse *0xF8000008* geschrieben wird.

4.2.1 Grundlegende Methoden

Alle Methoden des ps7_init.tcl-Scripts sind auf den folgenden vier Grundbefehlen aufgebaut:

mwr -force <address> <value>:

Schreibt den Wert <value> in die Adresse <address>.

mask write <address> <mask> <value>:

Schreibt die Bits der Maske <mask> von <value> in die Addresse <address>.

mask poll <address> <mask>:

Wartet, bis die maskierten Bits <mask> des Speicherinhalts von der Speicheradresse <address> gleich 0 sind.

mask dellay <address> <value>:

Wartet <value> Millisekunden.

³https://reference.digilentinc.com/learn/programmable-logic/tutorials/zybo-getting-started-with-zyng/start?redirect=1

⁴https://www.xilinx.com/html_docs/xilinx2018_1/SDK_Doc/xsct/intro/xsct_introduction.html

4.2.2 Initialisierungsmethoden

Im Folgenden werden alle Methoden beschrieben, welche zur Initialisierung des Zynq auf dem Zybo verwendet werden.

ps7 mio init data 3 0:

Diese Methode initialisiert die MIOs. Der Multiplexer für die IO Pins wird konfiguriert. Dadurch wird definiert, welcher Pin von welcher Peripherie, wie UART und auch RAM, verwendet wird. Zusätzlich werden auch, falls vorhanden, folgende elektrischen Charakteristiken definiert:

- Pullup: Pullup Widerstand aktivieren / deaktivieren.
- IO_Type: Buffer Type: LVCMOS 1.8V, LVCMOS 2.5V, LVCMOS 3.3V, oder HSTL.
- Speed: Slow / fast CMOS edge.
- Tristate: Enalbe / disable Tristate.

ps7_pll_init_data_3_0

Initialisiert die drei PLLs⁵ ARM, DDR und IO. Bei jeder PLL-Initialisierung wird darauf gewartet, bis der PLL betriebsbereit (locked) ist. Die Dauer dieser Wartezeit ist unbekannt.

ps7_clock_init_data_3_0

Konfiguriert diverse Clocks, die im Prozessor gebraucht werden.

ps7_ddr_init_data_3_0

Konfiguriert den DDR Bus. Für die Konfiguration werden insgesamt 79 verschiedene Register geschrieben und die DCI (*Digital Controlled Impedance*) kalibriert. Nachdem diese Methode ausgeführt wurde, kann der DDR genutzt werden. Vorher ist nur der OCM (On Chip Memory) nutzbar. Mehr dazu im Kapitel 4.3.

ps7_peripherals_init_data_3_0

Konfiguriert folgende Peripherien:

- UART1
- QSPI (für Flash Speicher auf Zybo)
- · POR timer
- High-Low-Wait(1msec)-High Sequenz für MIO46 (USB-OTG Ping)

Die oben genannten Initialisierungsfunktionen werden vom Xilinx Debugger jedesmal ausgeführt, wenn die Applikation im XSDK mit "Launch on Hardware (System Debuger)" gestartet wird. Es ist aber auch möglich, die Initialisierung direkt mit der C-Applikation und nicht mit dem Debugger durchzuführen. Wird die Initialisierung in der Applikation durchgeführt, und die Applikation auf dem Flash Speicher des Zynq gespeichert, dann initialisiert sich der Zynq bei jedem Start selber. Im Beispielprogramm "helloworld.c" ist die Methode "init_platform()" enthalten, welche in "platform.c" deklariert ist. Standardmässig ist die darin enthaltene Methode "ps7_init()" aber auskommentiert. "platform.c" befindet sich im "design_wrapper_hw_platform", welcher in Vivado erzeugt wurde. Vergleicht man "ps7_init()" mit ps7_init.tcl, dann sieht man schnell, dass das Script und auch die C-Methode genau die gleichen Register schreiben und lesen.

"psu_init()" ist für ein "Zynq UltraScale+™ MPSoC" Chip, welcher auf dem Zybo nicht verwendet wird.

Auszug aus "helloworld.c" (Komplettes Programm im Anhang A.2):

⁵Phase Locked Loop

Auszug aus "platform.c" (Komplettes Programm im Anhang A.3):

```
/* # include "ps7_init.h"*/
2
   /*#include "psu_init.h"*/
4
   void
5
   init_platform()
        * If you want to run this example outside of SDK,
        st uncomment one of the following two lines and also \#include \#ps7\_init
10
            . h "
          or #include "ps7_init.h" at the top, depending on the target.
11
        * Make sure that the ps7/psu\_init.c and ps7/psu\_init.h files are
12
             included
          along with this example source files for compilation.
13
14
        */
        /* ps7_init();*/
15
       /* psu_init();*/
16
17
       enable_caches();
       init_uart();
18
   }
19
20
```

4.2.3 ps7 init.tcl Script für OpenOCD anpassen

Da das *ps7_init.tcl* Script ebenfalls auf der TCL-Sprache basiert, kann es gut für OpenOCD angepasst werden. Einige Methoden werden aber nur vom XSCT unterstützt und nicht von OpenOCD. Mit folgenden Änderungen ist das Script mit OpenOCD kompatibel:

1. Untenstehende Methoden wurden dem Script hinzugefügt.

Auszug aus "ps7_init_modified.tcl" (Komplettes Script im Anhang A.4):

```
proc unlock_SLCR {} {
     mww 0xF8000008 0x0000DF0D
2
   }
4
   proc map_OCM_low {} {
5
     unlock_SLCR
     mww 0xF8000910 0x00000010
7
   proc memread32 {ADDR} {
10
11
       set foo(0) 0
       if ![ catch { mem2array foo 32 $ADDR 1 } msg ] {
12
     return $foo(0)
13
14
       } else {
     error "memread32: $msg"
15
       }
16
17
18
   proc mask_write { addr mask val } {
     set curval [memread32 $addr]
20
     set maskinv [expr {0xffffffff ^ $mask}]
21
       set maskedcur [expr {$maskinv & $curval}]
     set maskedval [expr {$mask & $val}]
23
       set newval [expr $maskedcur | $maskedval]
24
     mww $addr $newval
25
  }
26
27
  proc initPS {} {
28
29
     ps7_init
30
     ps7_post_config
```

2. Jeder "mwr -force <address> <value>" Befehl wurde mit "mww <address> <value>" ersetzt.

3. Folgende Methoden wurden mit den untenstehenden Implementationen ersetzt.

Auszug aus "ps7_init_modified.tcl" (Komplettes Script im Anhang A.4):

```
proc mask_poll { addr mask } {
       set count 1
       % set curval [memread32 $addr]
3
       (*@ \textcolor{blue}{ set curval [memread32 $addr] } @*)
4
       set maskedval [expr \{\text{surval \& smask}\}\] # & = bitwise AND
       while { $maskedval == 0 } {
       set curval [memread32 $addr]
            set maskedval [expr {$curval & $mask}]
            set count [ expr { $count + 1 } ]
            if { $count == 100000000 } {
10
              puts "Timeout Reached. Mask poll failed at ADDRESS: $addr
11
                  MASK: $mask"
12
              break
13
       }
14
   }
15
   proc mask_delay { addr val } {
17
       set delay [ get_number_of_cycles_for_delay $val ]
18
       perf_reset_and_start_timer
19
       set curval [memread32 $addr]
       set maskedval [expr {$curval < $delay}]</pre>
21
       while { $maskedval == 1 } {
22
            set curval [memread32 $addr]
            set maskedval [expr {$curval < $delay}]</pre>
24
25
       perf_reset_clock
26
27
   }
   proc ps7_post_config {} {
29
30
           ps7_post_config_3_0
31
32
   proc ps7_init {} {
33
34
35
     ps7\_mio\_init\_data\_3\_0
     ps7_pll_init_data_3_0
     ps7_clock_init_data_3_0
37
     \verb|ps7_ddr_init_data_3_0|
38
     ps7_peripherals_init_data_3_0
     puts "PCW Silicon Version : 3.0"
40
41
42
   proc get_number_of_cycles_for_delay { delay } {
43
44
     \# GTC is always clocked at 1/2 of the CPU frequency (CPU_3x2x)
     set APU_FREQ 650000000
45
     return [ expr ($delay * $APU_FREQ /(2 * 1000))]
46
   }
```

4.3 Memory Mapping

Im Kapitel 4.1 des *Zynq TRM*[1] ist der Aufbau des Speichers beschrieben. Die Abbildung 4.2 zeigt einen guten Überblick über die ganzen 4 GB des Adressraumes. Bei der Map fällt auf, dass nur ca. 1 GB für den DDR RAM verwendet werden kann.

Der OCM (*On Chip Memory*) ist ein kleiner Speicher im Zynq der ohne Initialisierung verwendet werden kann. Das ist ideal für einen Bootloader. Für den OCM stehen ganz am Anfang des Speicherbereichs (*0x0000_0000*) und ganz am Ende (*0xFFFC_0000*) 256 kB zur Verfügung. Der OCM besteht aus 4 x 64 kB grossen Teilbereichen, die dem Register *0xF8000910* wahlweise im oberen oder im unteren Bereich zugewiesen werden können. Beim Bootvorgang werden die ersten drei Teile in den unteren Bereich (*0x0000_0000 - 0x0002_FFFF*) und der vierte Teil in den obersten Bereich (*0xFFFF_0000 - 0xFFFF_FFFF*) gemapt. Das geschieht noch bevor die erste Instruktion aus dem User-Code ausgeführt wird, also auch vor dem selbstgeschriebenen Bootloader. Der oben beschriebene Bootvorgang kann nicht geändert werden. Mit Pull-Up-Widerständen kann aber beeinflusst werden, ob der ARM im *Secure-Mode*

oder im *Non-Secure-Mode* booten soll und wo der Bootloader gesucht werden soll. Mehr dazu im Zynq *TRM*[1] im Kapitel "*Kapitel 4.4: Boot and Configuration*".

Der Speicherbereich für den RAM ist erst nutzbar, wenn der RAM initialisiert wurde. Die Initialisierungsmethode wird im Kapitel 4.2.2.

Address Range	CPUs and ACP	AXI_HP	Other Bus Masters ⁽¹⁾	Notes
	ОСМ	ОСМ	ОСМ	Address not filtered by SCU and OCM is mapped low
0000 0000 to 0003 FFFF(2)	DDR	ОСМ	ОСМ	Address filtered by SCU and OCM is mapped low
0000_0000 to 0003_FFFF	DDR			Address filtered by SCU and OCM is not mapped low
				Address not filtered by SCU and OCM is not mapped low
0004 0000 to 0007 FFFF	DDR			Address filtered by SCU
0004_0000 to 0007_FFFF				Address not filtered by SCU
0008 0000 to 000F FFFF	DDR	DDR	DDR	Address filtered by SCU
0008_0000 to 0001_1111		DDR	DDR	Address not filtered by SCU ⁽³⁾
0010_0000 to 3FFF_FFFF	DDR	DDR	DDR	Accessible to all interconnect masters
4000_0000 to 7FFF_FFFF	PL		PL	General Purpose Port #0 to the PL, M_AXI_GP0
8000_0000 to BFFF_FFFF	PL		PL	General Purpose Port #1 to the PL, M_AXI_GP1
E000_0000 to E02F_FFFF	IOP		IOP	I/O Peripheral registers, see Table 4-6
E100_0000 to E5FF_FFFF	SMC		SMC	SMC Memories, see Table 4-5
F800_0000 to F800_0BFF	SLCR		SLCR	SLCR registers, see Table 4-3
F800_1000 to F880_FFFF	PS		PS	PS System registers, see Table 4-7
F890_0000 to F8F0_2FFF	CPU			CPU Private registers, see Table 4-4
FC00_0000 to FDFF_FFFF ⁽⁴⁾	Quad-SPI		Quad-SPI	Quad-SPI linear address for linear mode
FFFC_0000 to FFFF_FFFF(2)	OCM	ОСМ	ОСМ	OCM is mapped high
FFFC_0000 to FFFF_FFFF				OCM is not mapped high

Abbildung 4.2: Address Map des Zynq

4.4 Floating Point Unit

FPUs (*Floating Point Unit*) können je nach Implementation unterschiedliche Funktionen unterstützen. In den Registern MVFR0 und MVFR (*Media and VFP Feature Register*) lässt sich auslesen welche Funktionen in der Hardware implementiert wurden und genutzt werden können. Diese Register können aber nicht mit einer einfachen *Memory read* gelesen werden. Um diese Register oder die anderen speziellen FPU-Register, wie FPSID, FPSCR und PFEXC, lesen zu können, muss die ARM-Instruktion "*VMRS*" verwendet werden.

4.4.1 FPU initialisieren

Damit auf die FPU zugegriffen werden kann, muss der Co-Prozessor 15 erst so konfiguriert werden, dass das System im *secure* und im *non-secure mode* Zugriff auf die FPU hat. Der CP15 ist ein "*System control coprocessor*", der neben der FPU auch den Cache und die MPU (Memory Protection Unit) konfiguriert. Um in ein Register des Co-Prozessors schreiben zu können, muss eine spezielle Instruktion 'MCR' verwendet werden, die ein ARM-Register in ein Co-Prozessor-Register speichert. Da OpenOCD diese Instruktion unterstützt, können die *Access Control Register* direkt mit dem Debugger gesetzt werden.

Das NSACR (*Non-secure Access Control Register*) kontrolliert, ob die FPU auch im *non-secure mode* genutzt werden kann. Das CPACR (*Coprocessor Access Control Register*) kontrolliert den Zugang zu allen Coprozessoren (CP10 und CP11 sind die FPU).

Zusätzlich muss auch noch das FPEXC_EN-Bit im FPEXC-Register (*Floating-Point Satus and Control Register*) gesetzt werden. Das FPEXC-Register kann aber nicht mit dem Debugger direkt gesetzt werden, da eine spezielle ARM-Instruktion dafür verwendet werden muss. Im Kapitel "2.4.2 Accessing the FPU registers des FPU-TRM[3] ist detailliert beschrieben, welche Register genau gesetzt werden müssen.

Mit dem folgenden ARM-Code kann die FPU z.B. beim Booten des Kernels initialisiert werden:

```
; Set bits [11:10] of the NSACR for access to CP10 and CP11 from both
Secure and Non-secure states:

2 MRC p15, 0, r0, c1, c1, 2

3 ORR r0, r0, #2_11<<10; enable fpu/neon

4 MCR p15, 0, r0, c1, c1, 2

5; Set the CPACR for access to CP10 and CP11:

6 LDR r0, = (0xF << 20)

7 MCR p15, 0, r0, c1, c0, 2

8; Set the FPEXC EN bit to enable the FPU:

9 MOV r3, #0x40000000

VMSR FPEXC, r3
```

4.4.2 MVFR lesen mit OpenOCD

OpenOCD kann zwar direkt die Register der generischen Co-Prozessoren lesen und schreiben, nicht aber die Register der FPU. Der folgende Ablauf ermöglicht es aber trotzdem, diese Register auszulesen:

- 1. OpenOCD starten und für das CLI eine Telnetverbindung zu Port 4444 aufbauen
- 2. reset init // Reset und Initialisierung des ganzen Systems.
- 3. arm mcr 15 0 1 1 2 0x0c00 // Non-secure access für FPU (NSACR Register).
- 4. arm mcr 15 0 1 0 2 0x00f00000 // Genereller Zugang für FPU erlauben (CPACR Register).
- 5. mww 0x0 0xEEF70A10 // Speichert die Instruktion "VMRS RO, MVFRO" in den OCM.
- 6. mww 0x4 0xEEF61A10 // Speichert die Instruktion "VMRS R1, MVFR1" in den OCM.
- 7. bp 0x8 1 hw // Breakpoint nach der Instruktion (32 Bit Instruktion = 4 Byte)
- 8. resume 0x0 // Führt die Instruktion bei der Adresse 0 aus
- 9. reg 0 // Liest das Register 0 aus, welches eine Kopie des MVFR0 enthält.
- 10. reg 1 // Liest das Register 1 aus, welches eine Kopie des MVFR1 enthält.

Die Inhalte der Register sind:

MVFR0: 0x1011_0222MVFR1: 0x0111_1111

4.4.3 Unterstützte Features der FPU

Die Register MVFR0 und MVFR1 enthalten Informationen über die unterstützten Features der FPU. Auf der Seite B5-36 des ARMv7-A ARM[2] (*Architecture Reference Manual*) ist beschrieben, wie die unterstützten Features aus den Registern gelesen werden können.

Der Zynq des Zybo unterstützt:

- · All rounding modes
- VFP squarde root operations
- VFP divide operations
- Full VFP douple-precision v3 (VFPv3)

- VFPv3 single-precision
- Advanced SIMD register bank: 32 x 64-bit registers
- All VFP instructions (LDC, STC, MCR, and MRC)
- Half-precision floating-point conversion operations (VFP and advanced SIMD)
- Single-precision floating-point operations (advanced SIMD)
- Integer operations (advanced SIMD)
- Load/store operations (advanced SIMD)
- Propagation of NaN values

Nicht unterstützt wird:

- VFP short vectors
- VFP exception trapping

5 OpenOCD

OpenOCD¹ bildet den Software-Teil eines Debuggers. Zusammen mit einem Hardware-Adapter bildet OpenOCD einen vollständigen Debugger und kann als Ersatz für einen teuren Debugger, wie beispielsweise dem BDI3000 von Abatron, verwendet werden.

Der Adapter bildet dabei das elektrische Interface zum Prozessor und muss auch auf den Prozessor abgestimmt sein. Relevant sind dabei unter anderem der Transport Layer (JTAG/SWD), das elektrische Potential und natürlich auch der physikalische Stecker. In vielen Fällen basieren solche Adapter, wenn sie zusammen mit OpenOCD verwendet werden, auf dem FT2232-Chip von FTDI. Ein solcher generischer Adapter ist in Abbildung 5.1 zu sehen.



Abbildung 5.1: Generischer JTAG Adapter mit einem FTDI FT2232²

Bei Experimentierboards ist der FT2232 oft auch direkt auf das Board aufgelötet. So kann eine einfache USB-Verbindung genutzt werden, um den Prozessor zu debuggen. Beim Zybo wurde ebenfalls dieser Ansatz verfolgt. Aus diesem Grund reicht ein einfaches USB-Kabel um den Prozessor des Zybos auf einer Hardwareebene debuggen zu können.

5.1 Softwareinstallation der OpenOCD-Toolchain

Um OpenOCD nutzen zu können, muss auch der richtige USB-Treiber installiert sein. In den folgenden Kapiteln wird erklärt, wie der Treiber und auch OpenOCD-Software installiert werden kann.

5.1.1 Softwareinstallation - OpenOCD

OpenOCD kann direkt aus dem Sourcecode kompiliert werden³ oder es können vorkompilierte Binaries verwendet werden. Für diese Arbeit wurde das vorkompilierte Windows Binaries⁴ für ARM-Cores mit der Version 0.10.0 verwendet.

Das eigentliche Binary befindet sich im Ordner: /openocd-0.10.0/bin-x64/

Das Open OCD User Manual[5] befindet sich im Ordner: /openocd-0.10.0/

¹http://openocd.org/about/

³http://sourceforge.net/p/openocd/code/

⁴http://www.freddiechopin.info/en/download/category/4-openocd?download=154%3Aopenocd-0.10.0

5.1.2 Softwareinstallation - USB-Driver WinUSB

Damit OpenOCD mit dem FT2232-Chip kommunizieren kann, werden die richtigen USB-Treiber benötigt. Die Installation der Treiber ist am einfachsten mit dem *USB Driver Tool*⁵.

Das Zybo muss per USB mit dem PC verbunden sein, damit der Treiber installiert werden kann. Wenn der Jumper 'J15' auf USB gesetzt ist, wird keine zusätzliche Stromversorgung für das Zybo benötigt.

Wird das *USB Driver Tool* geöffnet, dann werden alle USB Devices aufgelistet. Das Device mit der *Vendor ID=0403*, der *Device ID=6010* und dem *Interface 0* ist das JTAG Interface des FT2232. Mit einem Rechtsklick kann *Install WinUSB* ausgewählt und der Treiber installiert werden. Abbildung 5.2 zeigt die Liste mit allen USB Devices und das Kontextmenü für die Installation des richtigen Treibers. Um den Standardtreiber wieder zu installieren, kann einfach *"Restore default driver"* ausgewählt werden. Nachdem das Zybo einmal aus- und wieder eingeschaltet worden ist, ist der Treiber einsatzbereit.

Das Device mit der *Vendor ID=0403*, *Device ID=6010* und *Interface 1* ist die UART-Verbindung zum Prozessor. Dieser Treiber darf **nicht** ersetzt werden.



Abbildung 5.2: Installation des WinUSB Treibers mit dem USB Driver Tool

5.2 OpenOCD CLI - Command Line Interface

Das CLI (*Command Line Interface*) ist eine einfache Methode um mit dem Debugger zu kommunizieren. Sobald OpenOCD gestartet wurde, kann über den Port 4444, z.B. mit *Putty*, auf dem *Localhost* eine Telnet-Verbindung aufgebaut werden. Der Befehl "help" listet alle zulässigen Befehle auf.

In den folgenden Kapiteln wird folgende Notation verwendet, um einen CLI-Befehl zu beschreiben: (CLI: Befehl)

5.3 OpenOCD Konfiguration

OpenOCD unterstützt eine Vielzahl von Adaptern und Targets (Prozessoren). Beim Start muss die Software für die verwendete Hardware konfiguriert werden. Die Konfiguration erfolgt mit Konfigurationsscripts (*.cfg) in der Scriptsprache *Jim-Tcl*⁶. *Jim-Tcl* ist eine abgespeckte Version von Tcl^7 .

⁵http://visualgdb.com/UsbDriverTool/

⁶http://jim.tcl.tk/index.html/doc/www/www/index.html

⁷http://www.tcl.tk

Normalerweise werden die Scripts in die drei Gruppen *interface, board* und *target* aufgeteilt. So kann einfach ein Script ausgewechselt werden, wenn man den gleichen Adapter aber einen anderen Prozessor verwenden will. Im Pfad openocd-0.10.0/scripts befindet sich eine Sammlung von Konfigurationsscripts für Standardhardware.

Mit folgendem Befehl kann OpenOCD mit der passenden Konfiguration für das Zybo gestartet werden: openocd -f zybo-ftdi.cfg -f zybo.cfg Die beiden Scripts werden in den folgenden Kapitel genauer beschrieben.

5.3.1 OpenOCD Konfiguration - Interface

Die Interfacekonfiguration beschreibt hauptsächlich den verwendeten Adapter. Da beim Zybo kein Adapter verwendet wird, sondern der aufgelötete FT2232, wird mit diesem Script der FTDI-Chip und dessen Anbindung an den Zynq konfiguriert.

Da ein FTDI-Chip als Interface verwendet wird, sollte ein passendes Script unter *openocd-0.10.0/scripts/interface/ftdi/* zu finden sein. Keiner der Scripts passte vom Namen her auf *Zybo* oder *FT2232*. Eine Google Suche nach einem passenden Script war erfolgreicher. Ein Github User mit dem Namen *emard* hat folgendes Script in einem seiner Repositories⁸ gespeichert:

zybo-ftdi.ocd:

```
ZYBO ft2232hq usbserial jtag
2
4
   interface ftdi
   ftdi_device_desc "Digilent Adept USB Device"
   ftdi_vid_pid 0x0403 0x6010
   ftdi_layout_init 0x3088 0x1f8b
   #ftdi_layout_signal nTRST -data 0x1000 -oe 0x1000
10
11
   # 0x2000 is reset
   ftdi_layout_signal nSRST -data 0x3000 -oe 0x1000
12
   # areen MIO7 LED
13
14
   ftdi_layout_signal LED -data 0x0010
   #ftdi_layout_signal LED -data 0x1000
15
16
   reset_config srst_pulls_trst
```

Zeile 5 bis 7 konfigurieren das Interface als ein Standard-FTDI-Interface. Von OpenOCD werden neben dem FT2232 auch noch andere Chips unterstützt. Zeile 7 definiert die *Vendor* und *Device-ID* des USB Devices.

Resetverhalten

Liest man aus einer unerlaubten Speicheradresse (CLI: mdw 0x40000000), dann hängt sich die Debug-Peripherie des Zynq auf. Nach einem unerlaubten Speicherzugriff können auch keine erlaubten Speicherstellen mehr gelesen werden. Beim Versuch erscheint die Fehlermeldung:

Timeout waiting for cortex_a_exec_optcode.

Wahrscheinlich ist die *CoreSight* Debug-Peripherie abgestürzt oder in einem undefinierten Zustand. Aus diesem Grund bekommt OpenOCD keine Antwort vom Zynq, wenn versucht wird, eine Speicheradresse zu lesen. Mit einem manuellen Powercycle des Zybos kann die Hardware wieder zurückgesetzt werden.

Im Supportbereich der Xilinx Homepage⁹ ist eine mögliche Erklärung für dieses Verhalten zu finden. In diesem Artikel wird beschrieben, dass die Fehlermeldung "Invalid address - it can hang PS interconnect" erscheint, wenn mit dem XSDB (Xilinx System Debugger) auf bestimmte Adressbereiche zugegriffen wird. Die Vermutung liegt nahe, dass der XSDB merkt, wenn auf eine "Invalid address" zugegriffen werden soll. Dieser Befehl wird abgefangen und stattdessen wird die Fehlermeldung angezeigt, so dass der "PS interconnect", also der Bus innerhalb des Zynq, nicht abstürzen kann. OpenOCD fängt einen solchen invaliden Zugriff nicht ab, was dann zum Absturz des "PS interconnect" führt. Da auch die Peripherie

 $^{^{8}} https://github.com/f32c/f32c/blob/master/rtl/proj/xilinx/zybo/xram_bram_hdmi_ise/zybo.ocd$

⁹https://www.xilinx.com/support/answers/63871.html

für den Debugger im Zynq von diesem *Interconnect* abhängig ist, stürzt auch die Debug-Peripherie ab, sobald auf einen ungültigen Adressbereich zugegriffen wird.

Mit OpenOCD ist es grundsätzlich möglich, einen Reset automatisch durchzuführen. Dabei wird zwischen einem SRST (*System Reset*) und dem TRST (*TAP Reset*) unterschieden. Der SRST führt einen Powercycle vom ganzen System durch, der TRST setzt mit einem JTAG-Befehl nur den TAP (*Test Access Port*) zurück

Beim obigen Script ist aber das Resetverhalten nicht sauber definiert. Mit dem Befehl "CLI: reset halt" sollte der FT2232 einen Reset des ganzen Zynq durchführen. Der Befehl führt aber zur Fehlermeldung:

```
zynq.cpu0: how to reset?
```

Im OpenOCD User Manual[5] in "Kapitel 9: Reset Configuration" ist beschrieben, wie das Resetverhalten konfiguriert werden kann. Mit dem Script-Befehl "reset_config srst_only" wird der TAP Reset ignoriert. Da jetzt nur noch der SRST und nicht mehr der TRST verwendet wird, kann das Problem auf den SRST begrenzt werden.

Wenn OpenOCD mit der neuen Konfiguration neu gestartet wird, scheint der Befehl "CLI: reset halt" zu funktionieren. Wird vorher aber wieder auf eine ungültige Speicherstelle zugegriffen, dann erscheint beim Reset die Fehlermeldung:

```
Timeout waiting for dpm prepare
```

Das erneute Timeout legt die Vermutung nahe, dass der Zyng nicht ordentlich zurückgesetzt wurde.

Zeile 12 "ftdi_layout_signal nSRST -data 0x3000 -oe 0x1000" konfiguriert die I/O Pins des FT2232, welche für den System Reset verwendet werden. Im elektrischen Schema des Zybos (siehe Anhang B.1) könnte man überprüfen, welche I/Os des FT2232 tatsächlich für den Reset verwendet werden. Die Seite mit dem Schema für den FT2232, Seite 7, ist aber als einzige Seite im Schema nicht veröffentlicht worden. Die korrekten I/O Pins lassen sich also nicht mit dem Schema ermitteln. Direkt aus dem PCB sind die Verbindungen auch nicht eindeutig ablesbar, da es sich beim Zybo um ein relativ dichtes PCD mit mehreren Lagen handelt.

Im OpenOCD User Manual[5] wird der "ftdi_layout_signal nSRST genauer beschrieben. Der Switch -data 0x3000 definiert alle relevanten Pins für den SRST und -oe 0x1000 konfiguriert alle Ausgänge. In einem Versuch wurden diverse Kombinationen für die beiden Switches ausprobiert. Keine Kombination mit nur einem Pin (z.B. -data 0x2000 mit -oe 0x2000) hat funktioniert. Es hat sich dann aber herausgestellt, dass die Kombination -data 0x3000 mit -oe 0x3000 tatsächlich einen System Reset ermöglicht.

Weil der Debugger direkt nach dem SRST versucht mit dem Zynq zu kommunizieren, tritt folgende Fehlermeldung auf:

```
. . .
```

```
Invalid ACK (7) in DAP response JTAG-DP STICKY ERROR
```

. . .

Mit dem Kommando "adapter_nsrst_delay 40" wartet der Debugger nach dem SRST zusätzliche 40 Millisekunden. Diese Wartezeit genügt, damit die FTDI-Interface des Zynq wieder betriebsbereit ist, wenn der Debugger versucht zu kommunizieren.

5.3.2 OpenOCD Konfiguration - Board

Da beim Zybo der Adapter direkt auf dem Board ist, ist die Bordkonfiguration bereits im Konfigurationsscript für das Interface enthalten.

5.3.3 OpenOCD Konfiguration - Target

Für das Target, in diesem Fall der Zynq 7000 SOC, ist bereits ein Script unter *openocd-0.10.0/scripts/target/zynq_7000.cfg* enthalten. In diesem Script werden nicht nur beide Kerne des Prozessors definiert,

sondern auch ein TAP für das FPGA. Es ist also auch möglich, den FPGA mit dieser Toolchain zu laden.

5.4 CLI-OpenOCD-Toolchain

Das Kernelement der *CLI-OpenOCD-Toolchain* ist das *deep-*Plugin "*OpenOCDInterface*". Es basiert auf dem bestehenden Plugin "*AbatronInterface*" und erfüllt die gleichen Funktionen.

Das Plugin kann von folgendem Repositorie geklont werden: https://github.com/MarcelGehrig/openOCDInterface.git

5.4.1 Aufbau des OpenOCDInterface

Wie das "AbatronInterface" besteht dieses Interface auch nur aus einer Java-Datei. Es besteht aus einer einzigen Klasse (ch.ntb.inf.openOCDInterface.OpenOCD), welche die abstrakte Klasse TargetConnection von deep erweitert.

Da das BDI3000 ein sehr ähnliches CLI wie OpenOCD verwendet, musste oft nur die Syntax von einigen Befehlen angepasst werden. Die Kommunikation mit Telnet konnte übernommen werden. Ein sehr einfaches Beispiel für solch einen ähnlichen Befehl ist die wirteWord()-Methode:

Etwas aufwändiger waren Methoden wie etwa readWord(). Bei OpenOCD wird nicht nur der Wert der Speicherstelle zurückgesendet, sondern auch nochmals die Adresse. Eine Antwort wird in folgender Form zurückgegeben:

0x00000100: e41010004

Deshalb musste für einige Methoden die Antwort geparsed werden.

Alle Debugging-Views sind bereits im *deep*-Plugin selbst implementiert und müssen nicht erneut implementiert werden.

5.4.2 Anpassungen des deep-Runtime-Library

Die deep-Runtime-Library muss noch ergänzt werden, so dass das "OpenOCDInterface" in deep integriert werden kann. Die Datei "openOCD.deep" unter config/programmers hinzufügen. Der Inhalt der Datei ist im Anhang B.7 angehängt.

6 Das ELF-Dateiformat

ELF (*Executable and Linking Format*) ist das Standard-Binärformat von vielen UNIX-ähnlichen Betriebssystemen. Es wird für ausführbare Dateien und auch für Libraries verwendet. Es können auch notwendige Informationen für den Debugger in dieses Format gepackt werden.

Das ELF-Format wird auch für Embedded-Anwendungen verwendet. Das Cross-Kompilierte Programm kann zusammen mit Debug-Informationen in eine ELF-Datei gepackt werden. Der *gdb* kann dann genutzt werden, um die Applikation auf das Target zu laden. Im Anschluss kann der *gdb* gleich als Debugger für die Applikation genutzt werden, da alle Notwendigen Informationen in der ELF-Datei vorhanden sind.

In diesem Kapitel wird der grundlegende Aufbau des Formats erklärt. Zusätzlich wird auf einige Details genauer eingegangen, die für einen Debugger relevant sind.

Einen sehr guten Einstieg bietet auch der Artikel "*Understanding the ELF*" von James Fisher. In der Spezifikation für das ELF-Format[4] ist der Aufbau des Formats im Detail erklärt.

6.1 Nützliche Tools im Umgang mit ELF-Dateien

readelf ist ein nützliches Linux-Tool um Informationen einer ELF-Datei anzeigen zu lassen. Unter Windows kann diese Software ebenfalls in der Shell verwendet werden, wenn die "GNU Embedded Toolchain" installiert wurde. Im Kapitel 7.1 wird beschrieben, wie die Toolchain installiert werden kann.

6.2 Grundlegender Aufbau




Abbildung 6.1: Der Aufbau einer ELF Datei²

Direkter Link: https://medium.com/@MrJamesFisher/understanding-the-elf-4bd60daac571
Archivierter Link: https://web.archive.org/web/20180705122234/https://medium.com/@MrJamesFisher/understanding-the-elf-4bd60daac571

²https://slideplayer.com/slide/6444592/

Der *File Header* beinhaltet Metainformationen über die Datei selbst. Mit "readelf filename -Wh" lässt sich der *File Header* einer Datei anzeigen.

Der *Program Header* kann mit "readelf filename -Wl" ausgegeben werden. Darin ist enthalten, welchen Offset die einzelnen Segmente innerhalb der Datei haben. Zusätzlich ist auch definiert, zu welcher Speicheradresse (im RAM) die Segmente kopiert werden, wenn das Programm gestartet wird und was für Rechte (ausführbar, lesen und schreiben) jedes Speichersegment hat. Wird, z.B. wegen eines nicht initialisierten Pointers, in einer Speicherstelle im Memory gelesen, die kein "read flag" hat, wird ein Segmentation Fault ausgelöst. Der gdb nutzt Informationen aus diesem Header um zu bestimmen, welche binären Daten mit dem Befehl "load" an welchen Speicherort die verschiedenen Segmente kopiert werden sollen. Ein Segment beinhaltet ein oder mehrere Sections.

Im Section Header sind alle Sections beschrieben. Mit "readelf filename -WS" kann man sehen, dass jede Section unter anderem einen Namen, einen Typ, eine Adresse (absolut) und einen Offset (relativ, innerhalb der ELF-Datei) enthält. Jede Section beinhaltet einen anderen Teil des Programms. Die folgende Liste gibt eine nicht vollständige Übersicht über die einzelnen Sections:

- .text Der ausführbare Teil des Programms.
- .data Enthält die globalen Variablen.
- .rodata Enthält alle Strings.
- . stab Enthält die STABS Debuginformationen. Mehr dazu im Kapitel 6.3
- .stabstr Enthält die STABS Debuginformationen. Mehr dazu im Kapitel 6.3

Der Compiler nutzt die Secitons, um das Programm in logische Einheiten zu unterteilen.

6.2.1 Informationen für den Debugger

Zusätzliche Informationen für den Debugger werden ebenfalls im ELF-Format gespeichert. Moderne Compiler verwenden hauptsächlich das DWARF-Format und nicht das veraltete STABS-Format. Trotzdem wird von aktuellen Compilern und auch Debuggern das veraltete STABS-Format immer noch unterstützt.

DWARF ist flexibler und hat einen besseren funktionalen Umfang als das STABS-Format, aber die manuelle Implementation ist aufwändiger.

6.3 STABS

STABS ist ein Datenformat für Debug-Informationen. Die Informationen sind als Strings in *Symbol TAble Strings* gespeichert.

6.3.1 Zielsetzung

Es soll getestet werden, ob es möglich ist, eine *deep*-Applikation mit dem *gdb* zu debuggen. Dazu benötigt der *gdb*, neben dem ausführbaren Maschinencode, zusätzliche Debug-Informationen in der Form von STABS oder im DWARF-Format. In beiden Fällen werden die Informationen im ELF-Format eingebettet.

In dieser Arbeit wird ein Demoprogramm mit STABS implementiert, da STABS-Informationen einfacher manuell zu implementieren sind als DWARF-Informationen.

6.3.2 Aufbau des STABS-Format

Eine einheitliche Dokumentation für STABS gibt es nicht. Es ist nicht einmal sicher bekannt, wer der ursprüngliche Erfinder dieses Formats ist. In der Dokumentation von *Sourceware*³ wird aber Peter Kessler als Erfinder genannt.

Der Aufbau dieses Formats wird in der oben genannten Dokumentation von *Sourceware* und in der Dokumentation der "*University of Utha*" beschrieben. Obwohl diese Dokumentationen zum Teil sehr detailliert sind, sind sie nicht lückenlos. Im Folgenden wird nur auf die Grundlagen eingegangen, die für die Demo-Applikation relevant sind.

STABS-Informationen sind in einzelne Informations-Elemente, sogenannte *directives*, unterteilt. Jede Direktive ist entweder ein ".stabs" (String), ein ".stabn" (Integer) oder ein ".stabd" (Dot). Zusätzlich hat jede Direktive einen bestimmten Typ. Der Typ definiert, was die einzelnen Direktiven genau beschreiben. Um die Leserlichkeit zu verbessern sind alle Typen in der Datei "stabs.include" (Siehe Anhang C.2) definiert. Im Kapitel 12 der Dokumentation der "University of Utha" sind die einzelnen Typen genau beschrieben.

Die STABS werden mit folgender Syntax im Assembler-Code definiert:

```
1    .stabs ''string'', type, other, desc, value
2    .stabn type, other, desc, value
3    .stabd type, other, desc
```

6.3.3 DWARF

6.4 Demoprogramm mit STABS

In diesem Kapitel wird beschrieben wie ein Demoprogramm mit STABS-Informationen erstellt werden kann. Das Demoprogramm soll dann mit dem *gdb* direkt auf den Zynq geladen werden. Zusätzlich sollen folgende *gdb*-Features getestet werden:

- 1. **Breakpoint**: Das Programm stoppt bei einer gewünschten Zeile im Java-Sourcecode.
- 2. **Sourcecode-Lookup**: Wenn das Programm gestoppt wird, kann die entsprechende Zeile im Java-Sourcecode angezeigt werden.
- 3. Single-Stepping: Nur eine Zeile im Java-Sourcecode ausführen und dann pausieren.
- 4. Variable auslesen: Eine Java-Variable, z.B. ein Integer, auslesen.
- 5. Variable manipulieren: Eine Java-Variable verändern.
- 6. Prozessor-Register auslesen: Ein Register der CPU auslesen.

6.4.1 Vorgehen

Um ein Demoprogramm zu erstellen, werden die untenstehenden Schritte durchgeführt. Alle Schritte werden weiter unten im Detail erklärt. Das Programm "loop", beziehungsweise "loopWithSTABS", soll für den gdb-Test verwendet werden. "loopExample" ist ein Hilfsprogramm, das vom gdb automatisch generierte STABS enthält. Es dient als Vorlage, um die korrekten STABS im Programm "loop" hinzufügen zu können.

- 1. **loop.java**: Demoprogramm als Java-Code Schreiben.
- 2. Beispiel-Programm mit automatisch generierten STABS erstellen:

³ Direkter Link: https://www.sourceware.org/gdb/onlinedocs/stabs.html

Archivierter Link: https://web.archive.org/web/20180717131349/https://www.sourceware.org/gdb/onlinedocs/stabs.html

⁴ Direkter Link: http://www.math.utah.edu/docs/info/stabs_toc.html

 $Archivierter\ Link: \ https://web.archive.org/web/20180717132825/http://www.math.utah.edu/docs/info/stabs_toc.html$

- a) loopExample.c: Das Java-Programm manuell in C-Code übersetzen.
- b) loopExample.o: Das Programm mit STABS-Informationen kompilieren.
- c) loopExample.Sd: Das disassemblierte Programm mit STABS in einer leserlichen Form.
- d) **loopExample.host.c**: Leicht abgeändertes "loopExample.c", um ein ausführbares Programm für den Host-PC zu erhalten.
- e) loopExample.host.a: Ausführbares Programm für den Host-PC.
- 3. Lauffähiges Demoprogramm für den Zynq mit manuell ergänzten STABS erstellen:
 - a) **Reset.Java**: Den Sourcecode des Java-Programms in die Reset-Methode des *deep*-Kernel kopieren.
 - b) Den modifizierten Kernel mit deep übersetzen.
 - c) loopMachineCode.txt: Enthält den Maschinen-Code aus der ClassTreeView von deep.
 - d) **loop.S**: Der aus "loopMachineCode.txt" abgeleitete Assembler-Code.
 - e) loopWithSTABS.S: Der Assembler-Code inklusive den manuell ergänzten STABS.
 - f) loopWithSTABS.o: Kompiliertes Objekt aus dem Assembler-Code.
 - g) loopWithSTABS: Gelinktes Objekt aus dem kompilierten Objekt.
 - h) loopWithSTABS.Sd: Das disassemblierte Programm mit STABS in einer leserlichen Form.

6.4.2 Java Demoprogramm

Das untenstehende Programm ist das Testprogramm (loop.java), dass von *deep* in Maschinen-Code übersetzt werden soll und anschliessend manuell mit STABS ergänzt werden soll.

loop.java:

```
static void reset() {
     US.PUTGPR(SP, stackBase + stackSize - 4); // set stack pointer
     int x00 = 0;
     int x01 = 1;
     int x02 = 2;
10
     x00++;
11
     x01++;
     x02++;
13
14
     int x100 = 100;
15
     for(int i=0; i<10; i++){
16
17
       x100 += 10;
18
19
     x100++;
20
     x100++;
21
22
     x100++;
     x100++;
23
     x100++:
24
25
     US.ASM("b -8"); // stop here
26
  }
27
```

In diesem Beispiel wird die reset()-Methode genutzt, da sie bei *deep* als erstes beim Booten ausgeführt wird. "US.PUTGPR" in Zeile 5 ist natürlich keine Java-Methode. Da Low-Level-Operationen, wie die Initialisierung des Stackpointers, mit Java normalerweise nicht möglich sind, wird hier die entsprechende *deep*-Instruktion verwendet.

6.4.3 Beispiel-Programm "loopExample"

Der Code in "loopExample.c" im Anhang C.3 ist fast identisch mit dem Code des Java-Demoprogramms. Es wurden nur einige Änderungen vorgenommen, damit der Code als C-Programm kompiliert werden kann. c_entry() ist der Eintrittspunkt des Programms und erfüllt im embedded Bereich eine ähnliche Aufgabe wie die main()-Methode in einem generischen C-Programm.

Mit dem PowerShell-Script "make_loopExample.ps1" im Anhang C.4 kann das C-Programm kompiliert werden. Es erzeugt das Object-File "loopExample.o" inklusive Debuginformationen im STABS-Format. Das disassemblierte Object-File wird als "loopExample.Sd" gespeichert. Im disassemblierten Object-File sind alle STABS-Informationen und auch der ausführbare Code als Assembler enthalten. Der Assembler-Code und auch die STABS-Informationen können direkt "human readable" gelesen werden, aber sie können nicht direkt in einem kompilierbaren Programm verwendet werden, da die Syntax nicht übereinstimmt.

Beispiel mit disassemblierter Syntax:

Kompilierbare Assembler Syntax:

```
1 ...
2 .stabs "int:t(0,1)=r(0,1);-2147483648;2147483647;",N_LSYM,0,0,0
3 ...
4 c_entry:
5 push {r4, fp}
```

6.4.4 Analyse der disassemblierten STABS

Die untenstehenden Direktiven sind ein Auszug aus der Datei *"loopExample.Sd"* im Anhang C.5. Die Tabelle 6.1 beschreibt die Direktive 0 im Detail.

```
Symnum n_type n_othr n_desc n_value n_strx String
2
   . . .
   0
           SO
                          2
                                  00000000 15
                                                   loopExample.c
3
                  0
4
   1
           ОРТ
                  0
                          0
                                  00000000 29
                                                   gcc2_compiled.
   2
           LSYM
                  0
                          0
                                  00000000 44
                                                   int:t(0,1)=r(0,1)
5
       ; -2147483648; 2147483647;
                                                   global:G(0,1)
           GSYM
                                  00000000 1919
   51
7
                                  00000000 1933
   52
           FUN
                  0
                          0
                                                    c_entry: F(0,1)
           SLINE
                  0
                          4
                                  00000000 0
                                  0000000c 0
           SLINE
                  0
10
   54
                          5
   72
           LSYM
                  0
                          0
                                  fffffff0 1948
                                                   x00:(0,1)
12
           LSYM
                                  ffffffec 1958
                                                   x01:(0,1)
13
   73
                  0
                          0
           LSYM
                  0
                          0
                                  ffffffe8 1968
                                                   x02:(0,1)
   74
   75
           RSYM
                  0
                          0
                                  00000004 1978
                                                   s:r(0,1)
15
   76
           LSYM
                  0
                          0
                                  ffffffe4 1987
                                                   float0:(0,14)
                                  fffffff8 2001
                                                    int0:(0,1)
           LSYM
           LBRAC
                  0
                          0
                                  00000000
18
   78
19
   79
           LSYM
                  0
                          0
                                  fffffff4 2012
                                                   i:(0,1)
   80
           LBRAC
                          0
                                  00000060 0
           RBRAC
                  0
                                  00000090 0
21
   81
                          0
   82
           RBRAC
                  0
                          0
                                  000000c4 0
   83
           SO
                                  000000c4 0
```

0	Eindeutige Identifikation der STAB-Direktive		
S0	Typ der STAB-Direktive. Die SO-Direktive beschreibt das Source-File		
	welches die 'main()"-Methode enthält.		
0	Das <i>other</i> -Feld wird normalerweise nicht genutzt und auf "0" gesetzt.		
2	"the starting text address of the compilation." ⁵		
00000000	Dieser Integer wird hauptsächlich für .stabn-Direktive genutzt.		
15	Start des Strings der nächste Direktive		
loopExample.c	Der String, der die eigentliche Information enthält. In diesem Fall		
	ist es das Source-File mit der "main()"-Methode.		
	S0 0 2 00000000 15		

Tabelle 6.1: Disassemblierte STAB-Direktive

Die Direktiven 2 bis 50 beschreiben alle Variablentypen. Für das Testprogramm "loop" können diese einfach kopiert werden.

Die GSYM-Direktive deklariert eine globale Variable. Direktive Nummer 52, vom Typ FUN, definiert eine Methode.

Die Direktiven 53 bis 71 sind vom Typ SLINE. Sie werden für die *Sourcecode-Lookup*-Funktion verwendet. n_desc beschreibt die Zeile im Sourcecode und n_value die entsprechende Adresse im Maschinencode. Es fällt auf, dass die Sourcecode-Adresse von der Direktive 53 auf 54 nur um eine Zeile steigt, die Maschinencode-Adresse aber von 00000000 auf 0000000c. Im Gegensatz zur Zeilennummer, wird die Adresse im Maschinencode im hexadezimalen System angegeben. Da es sich um 32-Bit lange Maschinen-Instruktionen (also 4 Byte) handelt, steigt die Adresse um 4 nach jeder Instruktion. Es werden also drei Maschinen-Instruktionen ausgeführt, bevor die erste Zeile in der Methode "c_entry()" ausgeführt wird. Im disassemblierten Maschinencode sieht man folgende Instruktionen:

```
1 0: e92d0810 push {r4, fp}
2 4: e28db004 add fp, sp, #4
3 8: e24dd018 sub sp, sp, #24
4 c: e3a03000 mov r3, #0
5 10: e50b3010 str r3, [fp, #-16]
```

Wie es aussieht, wird der Stackpointer mit den ersten drei Instruktionen initialisiert, bevor die erste Zeile, oder genauer gesagt Zeile 5, in "looopExample.c", ausgeführt wird.

Die LSYM-Direktiven ab Nr. 72 definieren Variablen, welche auf dem Stack gespeichert sind. Mit n_value wird die Adresse der Variable im Speicher definiert. Der *String* definiert den Variablennamen "x00" und den Typ "(0,1)". Der Typ "(0,1)" wurde mit der Direktive 2 als Integer definiert.

Die Direktive 75 definiert eine Variable, die nicht auf dem Stack gespeichert wird. Dieser Typ wird verwendet, wenn die Variable nur in einem Prozessor-Register gespeichert und nicht auf dem Stack abgelegt wird. Der *gcc* speichert grundsätzlich alle Variablen direkt auf dem Stack, wenn sie erzeugt oder verändert werden und lädt sie jedesmal neu vom Stack, wenn sie wieder gelesen werden. Wird beim Kompilieren eine Code-Optimierung verwendet, kann dieses Verhalten ändern. Mit der Zeile "register int s=1;" im C-Code wird der Compiler gezwungen, die Variable in den Registern zu behalten und nicht auf dem Stack abzulegen. Aus diesem Grund wird für die Variable "s" eine Direktive des Typs RSYM verwendet, die nur den Namen der Variable und die Registernummer beschreibt, in der die Variable gespeichert wird.

Mit STABS können auch lexikalische Blöcke abgegrenzt werden, ähnlich wie mit geschwungenen Klammern () in C-Code. Zusätzlich wird so auch die Lebensdauer von Variablen begrenzt. Die Direktiven 78 und 80 (LBRAC) markieren einen Start und die Direktiven 81 und 82 (RBRAC) markieren jeweils das Ende eines solchen Blocks.

6.4.5 Assemblerprogramm mit deep erzeugen

Um das Java-Programm möglichst einfach mit *deep* übersetzen zu können, wird die "reset()"-Methode des Objekts "*Reset.java*" aus dem Package "zynq7000" überschrieben. Diese Methode wird beim Starten einer *deep*-Applikation immer als erstes ausgeführt und ist somit mit einem Debugger gleich ab der ersten Instruktion der Applikation kontrollierbar.

Die untenstehenden Zeilen entsprechen den Zeilen 39-42 von "*Reset.java* aus dem Anhang C.6. In diesen Zeilen wird die Position des Stacks ausgerechnet und im Stackpointer gespeichert:

```
int stackOffset = US.GET4(sysTabBaseAddr + stStackOffset);
int stackBase = US.GET4(sysTabBaseAddr + stackOffset + 4);
int stackSize = US.GET4(sysTabBaseAddr + stackOffset + 8);
US.PUTGPR(SP, stackBase + stackSize - 4); // set stack pointer
```

Wird ein Dummy-Programm mit dem *deep*-Compiler und dem modifiziertem Kernel kompiliert, dann wird auch der Kernel kompiliert. Mit der *ClassTreeView* (siehe Abbildung 6.2) von *deep* kann der Assemblercode der "reset()"-Methode kopiert werden, welcher im Anhang C.7 angehängt ist.




Abbildung 6.2: ClassTreeView mit Maschinencode der Reset-Methode in deep

loop.S:

```
.global _start
   .org 0x000000
3
4
   .text
   Ltext0:
   _start:
   reset:
9
   c entry:
   movw R13, #1024
10
11
12 movw R0, #0
13
   movw R1, #10
   movw R2, #20
14
15
   add R3, R0, #1
   add R0, R1, #1
   add R0, R2, #1
17
   movw R0, #100
19
   movw R1, #0
   b CHECK_LOOP_EXIT
20
   START_LOOP_BODY:
   add R0, R0, #10
add R1, R1, #1
22
23
   CHECK_LOOP_EXIT:
   cmp R1, #10
25
   blt START_LOOP_BODY
   add R1, R0, \#1
   add R0, R1, #1 add R1, R0, #1
28
   add R0, R1, #1
   add R1, R0, #1
31
   END:
   b END
33
```

"loop.S" im Anhang C.8 enthält den "aufgeräumten" Assemblercode. Der Code wurde mit zusätzlichen Assembler-Direktiven ergänzt. "c_entry" beschreibt den Start des Programms. "START_LOOP_BODY" und "CHECK_LOOP_EXIT" sind Punkte, welche für die For-Loop benötigt werden.

In Zeile 10 wird der Stackpointer direkt mit einer Konstante gesetzt und nicht mehr mit *deep*-Konstanten ausgerechnet. Zusätzlich kann so auch sichergestellt werden, dass der Stack in einem erlaubten Speicherbereich im OCM angelegt wird.

Die beiden Branch-Instruktionen wurden mit der korrekten Syntax ersetzt. Als Ziel für diese Instruktionen wurden die beiden Assembler-Direktiven "START_LOOP_BODY" und "CHECK_LOOP_EXIT" verwendet.

6.4.6 STABS in das Assemblerprogramm einfügen

Um das Assemblerprogramm mit STABS zu ergänzen wurden drei verschiedene Quellen genutzt. Das fertige Assemblerprogramm mit STABS ist im Anhang C.9 angehängt.

Die NTB-Wiki-Dokumentation⁶ wurde als Ausgangslage genutzt. Die Datei "*stabs.include*" (siehe Anhang C.2) konnte direkt genutzt werden. Die Definition des Sourcecods (N_SO) und die Definitionen der Zeilennummern (N_SLINE) konnten ebenfalls übernommen werden.

Da die Definitionen der Variablen-Typen in der NTB-Wiki-Dokumentation nicht vollständig waren, konnten sie leider nicht verwendet werden. Alle Variablendefinitionen, Zeilen 6-75, wurden aus dem disassemblierten Demoprogramm kopiert. Bei der For-Loop ist die Definition der Sourcecode-Zeile ebenfalls etwas speziell, da sie auch bei der Überprüfung der Exit-Condition stimmen muss. Die genaue Implementation für die For-Loop wurde ebenfalls aus dem disassemblierten Demoprogramm übernommen.

Sofern noch genügend Register frei sind, scheint der *deep*-Compiler die Variablen nicht auf dem Stack zu sichern. Zusätzlich werden die Variablen in den Registern überschrieben, wenn diese im späteren Programmverlauf nicht mehr verwendet werden. Eine Register-Variable wird mit einer Direktive des Typs 'N_RSYM' definiert, die auf ein bestimmtes Register zeigt. So werden beispielsweise die Register-Variablen x00, x01 und x02 in den Zeilen 84, 89 und 94 definiert.

```
84 .stabs "x00:r(0,1)", N_RSYM,0,4,0
89 .stabs "x01:r(0,1)", N_RSYM,0,4,1
94 .stabs "x02:r(0,1)", N_RSYM,0,4,2
```

Auf der Sourcecode-Zeile 11 wird die Variable x00 um 1 inkrementiert. Im Assemblercode sieht man, dass die Variable neu im Register 3 abgespeichert wird. Aus diesem Grund muss die Register-Variable neu definiert werden.

```
98  # x00++;

99  .stabn N_SLINE, 0, 11, LM11

100  .stabn N_LBRAC, 0, 0, LM11

101  .stabs "x00:r(0,1)", N_RSYM,0,4,3

102  LM11:

103  add R3, R0, #1
```

6.4.7 Demoprogramm mit STABS kompilieren

Das Assemblerprogramm enthält nun alle notwendigen Informationen für den Maschinencode in Form von Assemblerinstruktionen. Die STABS ergänzen das Programm mit allen Informationen, welche der Debugger benötigt.

Mit dem Script "make_loop.ps1" im Ahang C.10 kann das Programm assembliert werden. Die ELF-Datei "loopWithSTABS" kann dann mit dem gdb geladen werden.

⁶https://wiki.ntb.ch/infoportal/software/gdb/start?s[]=stabs

7 Der *gdb*-Debugger

Es gibt diverse Debugger auf dem Markt. Diese Arbeit beschränkt sich aber auf den *gdb* (GNU-Debugger), da dieser unter der GNU GPL (General Public License) Lizenz steht und somit eine Open Source Software ist

In diesem Kapitel wird beschrieben, wie der *gdb* installiert und genutzt werden kann, um das Demoprogramm aus dem Kapitel 6.4 auf den Zynq zu laden. Anschliessend wird auch gezeigt, wie die Demo-Applikation mit dem *gdb* debuggt werden kann.

7.1 Installation der "GNU Embedded Toolchain" mit gdb

ARM stellt eine komplette "GNU Embedded Toolchain" für ARM Prozessoren zur Verfügung. Sie enthält neben dem GCC-Compiler und dem gdb auch noch diverse Hilfsprogramme wie "readelf" und "objdump". Für diese Arbeit wird die zur zeit aktuellste "GNU Arm Embedded Toolchain: 7-2018-q2-update" Toolchain verwendet. Sie kann von der ARM-Webseite¹ heruntergeladen werden. Sobald das Archiv auf der lokalen Festplatte entpackt wird, ist die Toolchain einsatzbereit. Bei den Build-Scripten in dieser Arbeit muss jeweils die "PATH"-Variable mit dem Pfad zur Toolchain ergänzt werden, damit die Toolchain vom Script gefunden wird.

7.2 gdb-Anwendungsbeispiel: "loopWithSTABS" auf das Zybo laden

Mit folgenden Schritten kann das kompilierte Programm "loop With STABS" aus dem Kapitel 6.4 auf den Zynq geladen und debuggt werden:

- 1. Die notwendige Software, wie im Kapitel 5.1 beschrieben, installieren.
- 2. Das Zybo per USB-Kabel mit dem PC verbinden.
- 3. OpenOCD in der Shell mit dem Befehl "openocd -f zybo-ftdi.cfg -f zybo.cfg" starten. Dazu müssen sich die beiden Konfigurationsdateien "zybo-ftdi.cfg" und "zybo.cfg" (siehe Anhang B.3 und Anhang B.5) im gleichen Ordner wie das "openocd"-Binary befinden.
- 4. In einer zweiten Shell *gdb* starten. Dazu kann das Shell-Script "*startGdb.ps1*" aus dem Anhang D.1 genutzt werden. Die Pfade im Script müssen angepasst werden. Die Konfigurationsdatei "*gdbInit.txt*" (siehe Anhang D.2) muss im aktiven Ordner vorhanden sein. Alle Pfade in der Konfigurationsdatei müssen ebenfalls angepasst werden.
- 5. Im "gdbInit.txt" wird die ELF-Datei "loopWithSTABS" mit der Instruktion "file M:/MA/stabs /loopWithSTABS" automatisch vom gdb geladen. Die Instruktion "load" lädt dann das Segment ".text" mit dem ausführbaren Code direkt in den Speicher des Zynq.
- 6. Die Applikation kann jetzt mit dem gdb auf dem Zybo debuggt werden.

7.3 Test der gdb-Funktionen

In diesem Kapitel werden alle aus dem Kapitel 6.4 geforderten Funktionen getestet. Als Ausgangspunkt dient das Anwendungsbeispiel aus dem Kapitel 7.2. *gdb* kann mit dem Befehlt "q" beendet und dann neu gestartet werden, damit die Ausgangslage bei jedem Test identisch ist.

Für die bessere Übersicht wird hier nochmals der Java-Code des Demoprogramms "loop.java" aufgelistet:

 $^{^{1}} https://developer.arm.com/open-source/gnu-toolchain/gnu-rm/downloads \\$

```
static void reset() {
2
     US.PUTGPR(SP, stackBase + stackSize - 4); // set stack pointer
     int x00 = 0;
     int x01 = 1;
     int x02 = 2;
10
11
     x00++:
     x01++;
12
13
     x02++;
     int x100 = 100;
15
     for(int i=0; i<10; i++){
16
       x100 += 10;
18
19
     x100++:
20
     x100++:
21
     x100++;
22
23
     x100++;
24
     x100++;
     US.ASM("b -8"); // stop here
26
```

7.3.1 Durchführung des gdb-Tests

Mit "list" kann der Sourcecode des Programmes angezeigt werden. "list 10" zeigt den Sourcecode ab der 10. Zeile an. Ein Hardware-Breakpoint auf Zeile 11 kann mit "hbreak 11" erstellt werden. Wird das Programm mit "c" gestartet, dann wird die Ausführung gestoppt, sobald die 11. Zeile des Sourcecodes erreicht wurde. *gdb* zeigt dann an, dass die nächste Zeile "x00++;" sein wird.

Mit "p x00" wird der Inhalt der Variable "x00" angezeigt. Führt man mit "s" einen einzelnen Step, also eine Zeile im Sourcecode aus, dann erhöht sich der Wert der Variable "x00" um 1. Das kann mit "p x00" wieder überprüft werden.

Ein weiterer Hardware-Breakpoint auf Zeile 17 ("hbreak 17) stoppt das Programm innerhalb der For-Loop. Die Variable "i" zeigt zu diesem Zeitpunkt wie erwartet "0". Wird das Programm fortgesetzt, dann stoppt das Programm wieder auf der Zeile 17 und "i" zeigt "1". Die Variable "i" kann mit "set var i=9" gesetzt werden. Da mit "i=9" die Abbruchbedingung der For-Loop erfüllt ist, wird der Breakpoint nicht mehr erreicht, wenn das Programm weiter ausgeführt wird. Das Programm hängt jetzt auf der letzten Zeile des Programms fest, und kann mit der Tastenkombination CTRL + C gestoppt werden.

Das Schlüsselwort 'monitor' kann genutzt werden, um OpenOCD aus dem *gdb* heraus direkt einen Befehl zu erteilen. So kann mit 'monitor reg' der OpenOCD-Befehl 'reg' genutzt werden, um alle Register anzuzeigen.

Hinweis: Seit der *gdb*-Version 8 funktionieren Software-Breakpoints (z.B 'break 12') nicht mehr. Bei einem Software-Breakpoint wird eine Instruktion mit einer speziellen Instruktion ersetzt, die dann das Programm stoppt und den Debugger triggert. Das funktioniert bei allen *gdb*-Versionen. Ab der *gdb*-Version 8 wird diese Instruktion aber nicht mehr mit der alten, gültigen Instruktion ersetzt. Aus diesem Grund kann dann das Programm nach einem Software-Breakpoint nicht mehr weiter ausgeführt werden. Die Hardware-Breakpoints funktionieren bei allen Versionen.

7.3.2 Fazit des gdb-Tests

Alle geforderten Funktionen des Debuggers können grundsätzlich genutzt werden.

Bei *gdb*-Versionen die neuer als Version 8 sind, können aber nur die Hardware-Breakpoints verwendet werden. Software-Breakpoints könnten aber auch verwendet werden, wenn die ersetzte Instruktion manuell wiederhergestellt wird.

8 Kundennutzen, Fazit und Ausblick

8.1 Rückblick und Kundennutzen

Für das Projekt *deep* steht mit dem Zybo ein kostengünstiges Experimentierboard mit einem leistungsstarken Prozessor und FPGA zur Verfügung.

Das "OpenOCDInterface" kann mit dem Zybo gleich eingesetzt werden, wie das bestehende "Abatron-Interface" für PowerPCs. Damit kann die Entwicklung des deep-Kernel mit dem neuen ARM-Prozessor gleich weitergeführt werden wie bisher.

Die in dieser Arbeit entwickelte Toolchain ermöglicht es, ohne zusätzliche Hardware, ein von *deep* kompiliertes Programm auf den Zynq des Zybos zu laden.

Mit dieser Arbeit konnte auch aufgezeigt werden, dass der *gdb* grundsätzlich genutzt werden kann, um eine *deep*-Applikation direkt auf dem Prozessor zu debuggen. Dabei können auch *gdb*-Features, wie Sourcecode-Lookup verwendet werden, obwohl der *gdb* Java nicht mehr direkt unterstützt. Dafür mussten aber STABS-Informationen manuell zu einem Programm hinzugefügt werden. Der *gdb* konnte nur mit dem Command Line Interface genutzt werden.

Die Toolchain kann ebenfalls als Hardware-Debugger verwendet werden. Es ist möglich Prozessorregister und Speichersegmente zu lesen und zu schreiben und es können Hardware-Breakpoints gesetzt werden.

8.2 Ausblick

Die entwickelte Toolchain bietet eine gute Ausgangslage für die weitere Entwicklung von *deep*. Damit der Debugger aber effizient genutzt werden kann, fehlen noch zwei Kernelemente:

- Die Debug-Informationen müssen automatisch beim kompilieren der deep-Applikation erzeugt werden. Dabei sollten nicht die veralteten STABS verwendet werden, wie in dieser Arbeit, sondern das modernere DWARF-Format.
- 2. Ein *gdb*-Plugin für *Eclipse* muss noch entwickelt werden. Das "*GNU MCU Eclipse plug-ins for ARM & RISC-V C/C++ developers*" ist ein Plugin für Eclipse, das genau dieses Problem löst. Allerdings muss es noch so angepasst werden, damit es in die OpenOCD-Toolchain dieser Arbeit integrierte werden kann.

8.3 Fazit

¹https://github.com/gnu-mcu-eclipse/eclipse-plugins

9 Ehrenwörtliche Versicherung

Der unterzeichnende Autor dieser Arbeit erklärt hiermit, dass er die Arbeit selbst erstellt hat, dass die Literaturangaben vollständig sind und der tatsächlich verwendeten Literatur entsprechen.

St. Gallen, 10. August 2018

Marcel Gehrig

10 Quellenverzeichnis

- [1] Xilinx: Zynq-7000 Technical Reference Manual v1.12, 20 Oktober 2017, https://www.xilinx.com
- [2] ARM: ARM Architecture Reference Manual ARMv7-A and ARMv7R edition Errata markup, 2011 Q2, http://www.arm.com
- [3] ARM: Cortex-A9 Floating-Point Unit Technical Reference Manual r4p1, 2012, http://www.arm.com
- [4] TIS Committee: *Tool Interface Standard (TIS) Executable and Linking Format (ELF) Specification* v1.2 Mai 1995, http://refspecs.linuxbase.org/elf/elf.pdf
- [5] Sreekishnan Venkateswaran: *Essential Linux Device Drivers*, 15 Januar 2017, Open On-Chip Debugger: OpenOCD User's Guide

Anhang

A Zynq

A.1 Xilinx SDK Log:

```
14:26:36 INFO : 'targets -set -filter {jtag_cable_name = "Digilent Zybo
       210279573773A" && level == 0} -index 1' command is executed.
  14:26:36 INFO: 'fpga -state' command is executed.
  14:26:36 INFO : Connected to target on host '127.0.0.1' and port '3121'.
  14:26:36 INFO : Jtag cable 'Digilent Zybo 210279573773A' is selected.
6 14:26:36 INFO : 'jtag frequency' command is executed.
7 14:26:36 INFO: Sourcing of 'D:/Vivado/O1_gettingStarted/O1_gettingStarted.
       \verb|sdk/design_1_wrapper_hw_platform_0/ps7_init.tcl'| is done.
8\ 14:26:36\ \mbox{INFO} : Context for 'APU' is selected.
9 14:26:38 INFO: Hardware design information is loaded from 'D:/Vivado/01
       _gettingStarted/01_gettingStarted.sdk/design_1_wrapper_hw_platform_0/
       system.hdf'.
_{10} 14\!:\!26\!:\!38 INFO : 'configparams force-mem-access 1' command is executed.
  14:26:38 INFO: Context for 'APU' is selected.
12 14:26:38 INFO: 'stop' command is executed.
13\ 14:26:38\ {\tt INFO}\ :\ {\tt 'ps7\_init'}\ {\tt command}\ {\tt is\ executed}\ .
  14:26:38 INFO: 'ps7_post_config' command is executed.
15 14:26:38 INFO : Context for processor 'ps7_cortexa9_0' is selected.
_{16} 14\!:\!26\!:\!38 INFO : Processor reset is completed for 'ps7_cortexa9_0'.
  14:26:38 INFO : Context for processor 'ps7_cortexa9_0' is selected.
18 14:26:39 INFO: The application 'D:/Vivado/01_gettingStarted/01
       _gettingStarted.sdk/01_gettingStarted_ApplicationProject/Debug/01
       _gettingStarted_ApplicationProject.elf' is downloaded to processor '
       ps7_cortexa9 0'.
19 14:26:39 INFO: 'configparams force-mem-access O' command is executed.
20 14:26:39 INFO: -----XSDB Script------
  connect -url tcp:127.0.0.1:3121
source D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
       \tt design\_1\_wrapper\_hw\_platform\_0/ps7\_init.tcl
  targets -set -nocase -filter {name = "APU*" && jtag_cable_name = "Digilent
       Zybo 210279573773A"} -index 0
{\tt 24} \quad {\tt loadhw -hw D:/Vivado/01\_gettingStarted/01\_gettingStarted.sdk/}
       design_1_wrapper_hw_platform_0/system.hdf -mem-ranges [list {0x40000000
       0xbffffffff]
{\tt 25} \quad {\tt configparams} \quad {\tt force-mem-access} \quad {\tt 1}
26 targets -set -nocase -filter {name =~"APU*" && jtag_cable_name =~ "Digilent
        Zybo 210279573773A"} -index 0
  stop
27
  ps7_init
  ps7_post_config
30 targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = ""
       Digilent Zybo 210279573773A"} -index 0
31 rst -processor
_{32} targets -set -nocase -filter {name = " "ARM*#0" && jtag_cable_name = " "
       Digilent Zybo 210279573773A"} -index 0
  dow D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/01
       _gettingStarted_ApplicationProject/Debug/01
       \_gettingStarted\_ApplicationProject.elf
  configparams force-mem-access 0
   -----End of Script-----
  14:26:39 INFO: Memory regions updated for context APU
  14:26:39 INFO: Context for processor 'ps7_cortexa9_0' is selected.
_{\rm 39} 14:26:39 INFO : 'con' command is executed.
  14:26:39 INFO: ------XSDB Script (After Launch)------
  targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
       Digilent Zybo 210279573773A"} -index 0
42.
   -----End of Script-----
43
_{45} 14:26:39 INFO : Launch script is exported to file 'D:\Vivado\01
       _gettingStarted\01_gettingStarted.sdk\.sdk\launch_scripts\xilinx_c-c++
       _application_(system_debugger)\
```

system_debugger_using_debug_01_gettingstarted_applicationproject.
elf_on_local.tcl'

A.2 Xilinx SDK; helloworld.c:

```
/*******************
2 Getting Started Guide for Zybo
  This demo displays the status of the switches on the
5 LEDs and prints a message to the serial communication
6 when a button is pressed.
  Terminal Settings:
     - Baud: 115200
     -Data bits: 8
     -Parity: no
11
     -Stop bits: 1
12
13
14 1/6/14: Created by MarshallW
  17 #include <stdio.h>
18 #include "platform.h"
19 #include <xgpio.h>
20 #include "xparameters.h"
21 #include "sleep.h"
22
23
  int main()
     XGpio input, output;
25
26
     int button_data = 0;
     int switch_data = 0;
27
28
     XGpio_Initialize(&input, XPAR_AXI_GPIO_O_DEVICE_ID); //initialize input
         XGpio variable
     XGpio_Initialize(&output, XPAR_AXI_GPIO_1_DEVICE_ID); //initialize
         output XGpio variable
31
     XGpio_SetDataDirection(&input, 1, 0xF);
                                                //set first channel
         tristate buffer to input
      XGpio_SetDataDirection(&input, 2, 0xF);
                                                //set second channel
33
          tristate buffer to input
34
     XGpio\_SetDataDirection(\&output, 1, 0x0); //set first channel tristate
35
         buffer to output
36
     init_platform();
37
38
     while(1){
39
      float f = 3.3 * 2.2;
40
        switch_data = XGpio_DiscreteRead(&input, 2); //qet switch data
41
42
        XGpio_DiscreteWrite(&output, 1, switch_data); //write switch data to
            the LEDs
44
        button_data = XGpio_DiscreteRead(&input, 1); //get button data
45
46
        //print message dependent on whether one or more buttons are pressed
47
        if(button_data == 0b0000){} //do nothing
48
49
        else if(button_data == 0b0001)
           xil_printf("button 0 pressed%f\n\r", f);
51
52
        else if(button_data == 0b0010)
53
           xil_printf("button 1 pressed\n\r");
54
55
        else if(button_data == 0b0100)
56
           xil_printf("button 2 pressed\n\r");
57
        else if(button_data == 0b1000)
59
           xil_printf("button 3 pressed\n\r");
62
        else
           xil_printf("multiple buttons pressed\n\r");
```

A.3 Xilinx SDK; platform.c:

```
* Copyright (C) 2010 - 2015 Xilinx, Inc. All rights reserved.
5 * Permission is hereby granted, free of charge, to any person obtaining a
       copy
6 * of this software and associated documentation files (the "Software"), to
       deal
  * in the Software without restriction, including without limitation the
      rights
  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
* copies of the Software, and to permit persons to whom the Software is
* furnished to do so, subject to the following conditions:
12 * The above copyright notice and this permission notice shall be included
13 * all copies or substantial portions of the Software.
14
  * Use of the Software is limited solely to applications:
  * (a) running on a Xilinx device, or
17 * (b) that interact with a Xilinx device through a bus or interconnect.
19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
      OR
  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
22 * XILINX BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
   * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  * SOFTWARE.
26
  * Except as contained in this notice, the name of the Kilinx shall not be
  * in advertising or otherwise to promote the sale, use or other dealings in
  * this Software without prior written authorization from Xilinx.
31
32
  #include "xparameters.h"
#include "xil_cache.h"
36 #include "platform_config.h"
37
38
   * Uncomment one of the following two lines, depending on the target,
   * if ps7/psu init source files are added in the source directory for
40
   * compiling example outside of SDK.
41
   //#include "ps7_init.h"
43
   //#include "psu_init.h"
44
  #ifdef STDOUT IS 16550
46
   #include "xuartns550 1.h"
   #define UART_BAUD 9600
40
50 #endif
52 void
  enable_caches()
55 #ifdef __PPC__
```

```
Xil_ICacheEnableRegion(CACHEABLE_REGION_MASK);
       Xil_DCacheEnableRegion(CACHEABLE_REGION_MASK);
57
   #elif __MICROBLAZE__
   #ifdef XPAR_MICROBLAZE_USE_ICACHE
       Xil_ICacheEnable();
   #endif
   #ifdef XPAR_MICROBLAZE_USE_DCACHE
62
       Xil_DCacheEnable();
   #endif
   #endif
65
66 }
68
   void
69 disable_caches()
70
       Xil_DCacheDisable();
71
       Xil_ICacheDisable();
73
74
   init_uart()
76
77
   #ifdef STDOUT_IS_16550
       XUartNs550_SetBaud(STDOUT_BASEADDR, XPAR_XUARTNS550_CLOCK_HZ, UART_BAUD
79
       XUartNs550_SetLineControlReg(STDOUT_BASEADDR, XUN_LCR_8_DATA_BITS);
80
81
   #endif
        /* Bootrom/BSP configures PS7/PSU UART to 115200 bps */
83
84
85
   void
   init_platform()
86
88
        * If you want to run this example outside of SDK,
89
         * uncomment one of the following two lines and also #include "ps7_init
            . h "
         * or #include "ps7\_init.h" at the top, depending on the target.
         * Make sure that the ps7/psu_init.c and ps7/psu_init.h files are
92
            included
         st along with this example source files for compilation.
        */
94
        /* ps7_init();*/
95
96
        /* psu_init();*/
       enable_caches();
97
98
       init_uart();
   }
99
100
101 void
   cleanup_platform()
102
103
        disable_caches();
105
```

A.4 ps7 init modified.tcl

```
proc memread32 {ADDR} {
      set foo(0) 0
19
       if ![ catch { mem2array foo 32 $ADDR 1 } msg ] {
20
     return $foo(0)
      } else {
22
     error "memread32: $msg"
23
      }
24
  }
25
   proc mask_write { addr mask val } {
27
     set curval [memread32 $addr]
     set maskinv [expr {0xffffffff ^ $mask}]
      set maskedcur [expr {$maskinv & $curval}]
30
     set maskedval [expr {$mask & $val}]
31
      set newval [expr $maskedcur | $maskedval]
32
     mww $addr $newval
33
34 }
35
   proc ps7_pll_init_data_3_0 {} {
36
    mww 0XF8000008 0x0000DF0D
      mask_write 0XF8000110 0x003FFFF0 0x001772C0
38
       mask write 0XF8000100 0x0007F000 0x0001A000
39
      mask_write 0XF8000100 0x00000010 0x00000010
40
       mask_write 0XF8000100 0x00000001 0x00000001
41
42
       mask_write 0XF8000100 0x00000001 0x00000000
      mask_poll 0XF800010C 0x00000001
43
       mask_write 0XF8000100 0x00000010 0x00000000
44
       mask_write 0XF8000120 0x1F003F30 0x1F000200
45
      mask write 0XF8000114 0x003FFFF0 0x001DB2C0
46
       mask_write 0XF8000104 0x0007F000 0x00015000
       mask_write 0XF8000104 0x00000010 0x00000010
48
      mask_write 0 XF8000104 0x00000001 0x00000001
49
       mask_write 0XF8000104 0x00000001 0x00000000
      mask_poll 0XF800010C 0x00000002
51
      mask_write 0XF8000104 0x00000010 0x00000000
52
      mask_write 0 XF 8000124 0 xFFF00003 0 x0C200003
       mask_write 0XF8000118 0x003FFFF0 0x001F42C0
54
55
       mask write 0XF8000108 0x0007F000 0x00014000
      mask_write 0XF8000108 0x00000010 0x00000010
56
      mask_write 0XF8000108 0x00000001 0x00000001
57
       mask_write 0XF8000108 0x00000001 0x00000000
      mask_poll 0XF800010C 0x00000004
       mask_write 0XF8000108 0x00000010 0x00000000
60
61
    mww 0XF8000004 0x0000767B
62 }
   proc ps7_clock_init_data_3_0 {} {
    mww 0XF8000008 0x0000DF0D
64
      mask_write 0XF8000128 0x03F03F01 0x00203401
65
       mask_write 0XF8000138 0x00000011 0x00000001
       mask_write 0XF8000140 0x03F03F71 0x00100801
67
       mask_write 0XF800014C 0x00003F31 0x00000501
68
       mask_write 0XF8000150 0x00003F33 0x00001401
       mask_write 0XF8000154 0x00003F33 0x00000A02
70
      mask write 0XF8000168 0x00003F31 0x00000501
71
      mask_write 0XF8000170 0x03F03F30 0x00200500
       mask_write 0XF80001C4 0x00000001 0x00000001
73
       mask_write 0XF800012C 0x01FFCCCD 0x01EC044D
74
     mww 0XF8000004 0x0000767B
75
  }
76
77
   proc ps7_ddr_init_data_3_0 {} {
      mask_write 0XF8006000 0x0001FFFF 0x00000080
78
       mask_write 0XF8006004 0x0007FFFF 0x0000107F
79
       mask_write 0XF8006008 0x03FFFFFF 0x03C0780F
80
       mask_write OXF800600C Ox03FFFFFF Ox02001001
81
       mask_write 0XF8006010 0x03FFFFFF 0x00014001
       mask_write 0XF8006014 0x001FFFFF 0x0004151A
83
       mask write 0XF8006018 0xF7FFFFFF 0x44E354D2
84
       mask_write OXF800601C OxFFFFFFFF 0x720238E5
       mask_write OXF8006020 Ox7FDFFFFC Ox270872D0
86
       mask write 0XF8006024 0x0FFFFFC3 0x00000000
87
      mask_write 0 XF 8006028 0 x00000 3FFF 0 x00000 2007
       mask_write 0XF800602C 0xFFFFFFFF 0x00000008
89
       \verb|mask_write| 0 XF8006030  0 xFFFFFFFF  0 x00040930
      mask_write 0XF8006034 0x13FF3FFF 0x00011674
       mask_write 0XF8006038 0x00000003 0x00000000
```

```
mask_write OXF800603C Ox000FFFFF Ox00000777
       mask_write 0XF8006040 0xFFFFFFFF 0xFFF00000
94
       mask write 0XF8006044 0x0FFFFFFF 0x0FF66666
95
       mask_write 0XF8006048 0x0003F03F 0x0003C008
       mask write 0XF8006050 0xFF0F8FFF 0x77010800
97
       mask_write 0XF8006058 0x00010000 0x00000000
       mask_write 0XF800605C 0x0000FFFF 0x00005003
       mask_write 0XF8006060 0x000017FF 0x0000003E
100
       mask_write 0XF8006064 0x00021FE0 0x00020000
       mask_write 0XF8006068 0x03FFFFFF 0x00284141
102
       mask_write 0XF800606C 0x0000FFFF 0x00001610
103
       mask write 0XF8006078 0x03FFFFFF 0x00466111
104
       mask write 0XF800607C 0x000FFFFF 0x00032222
105
       mask_write 0XF80060A4 0xFFFFFFFF 0x10200802
       mask_write OXF80060A8 OxOFFFFFFF Ox0670C845
107
       mask_write 0XF80060AC 0x000001FF 0x000001FE
108
       mask_write 0XF80060B0 0x1FFFFFFF 0x1CFFFFFF
       mask_write 0XF80060B4 0x00000200 0x00000200
110
       mask write 0XF80060B8 0x01FFFFFF 0x00200066
111
       mask_write 0XF80060C4 0x00000003 0x00000000
112
       mask_write 0XF80060C8 0x000000FF 0x00000000
113
       mask write 0XF80060DC 0x00000001 0x00000000
114
       mask_write 0XF80060F0 0x0000FFFF 0x00000000
115
       mask write 0XF80060F4 0x0000000F 0x00000008
116
       mask_write 0XF8006114 0x000000FF 0x00000000
       mask_write 0 XF 8006118 0 x7 FFFFFCF 0 x40000001
118
119
       mask write 0XF800611C 0x7FFFFFCF 0x40000001
120
       mask write 0XF8006120 0x7FFFFFCF 0x40000001
       mask write 0XF8006124 0x7FFFFFCF 0x40000001
121
       \verb|mask_write| 0 XF800612C  0 x0000FFFFF  0 x00023C00
       mask write 0XF8006130 0x000FFFFF 0x00022800
123
       mask write 0XF8006134 0x000FFFFF 0x00022C00
124
       mask_write 0XF8006138 0x000FFFFF 0x00024800
       mask_write 0XF8006140 0x000FFFFF 0x00000035
126
127
       mask write 0XF8006144 0x000FFFFF 0x00000035
       mask_write 0XF8006148 0x000FFFFF 0x00000035
128
       mask write 0XF800614C 0x000FFFFF 0x00000035
129
130
       mask write 0XF8006154 0x000FFFFF 0x00000077
       mask write 0XF8006158 0x000FFFFF 0x0000007C
131
       mask_write 0XF800615C 0x000FFFFF 0x0000007C
132
       mask_write 0XF8006160 0x000FFFFF 0x00000075
133
       mask_write 0XF8006168 0x001FFFFF 0x000000E4
134
       mask write OXF800616C Ox001FFFFF Ox00000DF
135
       mask_write OXF8006170 Ox001FFFFF Ox000000E0
136
       mask_write 0 XF8006174 0 x001FFFFF 0 x000000E7
137
       mask write 0XF800617C 0x000FFFFF 0x000000B7
138
       mask_write 0XF8006180 0x000FFFFF 0x000000BC
139
       mask write 0XF8006184 0x000FFFFF 0x000000BC
140
       mask_write 0XF8006188 0x000FFFFF 0x000000B5
       mask_write 0XF8006190 0x6FFFFEFE 0x00040080
142
       mask write 0XF8006194 0x000FFFFF 0x0001FC82
143
       mask_write 0XF8006204 0xFFFFFFFF 0x00000000
       mask_write 0XF8006208 0x000703FF 0x000003FF
145
       mask write 0XF800620C 0x000703FF 0x000003FF
146
       mask_write 0XF8006210 0x000703FF 0x000003FF
       mask write 0XF8006214 0x000703FF 0x000003FF
148
       mask_write 0XF8006218 0x000F03FF 0x000003FF
149
       mask_write 0XF800621C 0x000F03FF 0x000003FF
150
       mask_write 0 XF 8006220 0 x000F03FF 0 x000003FF
151
       mask_write 0 XF 8006224 0 x000F03FF 0 x000003FF
       mask_write 0XF80062A8 0x00000FF5 0x00000000
153
       mask_write 0XF80062AC 0xFFFFFFFF 0x00000000
154
       mask_write 0XF80062B0 0x003FFFFF 0x00005125
155
       mask_write 0XF80062B4 0x0003FFFF 0x000012A6
156
157
       mask_pol1 0XF8000B74 0x00002000
       mask_write 0 XF8006000 0 x0001FFFF 0 x00000081
158
       mask_pol1 0XF8006054 0x00000007
159
   }
160
161
   proc ps7_mio {} {
162
      mww 0XF8000008 0x0000DF0D
163
       mask_write 0XF8000B00 0x00000071 0x00000001
164
       mask_write 0XF8000B40 0x00000FFF 0x00000600
165
       mask_write 0XF8000B44 0x00000FFF 0x00000600
166
       mask write 0XF8000B48 0x00000FFF 0x00000672
167
```

```
mask_write 0XF8000B4C 0x00000FFF 0x00000672
        mask_write 0XF8000B50 0x00000FFF 0x00000674
169
       mask write 0XF8000B54 0x00000FFF 0x00000674
170
171
       mask_write 0XF8000B58 0x00000FFF 0x00000600
       mask write 0XF8000B5C 0xFFFFFFFF 0x0018C61C
172
       mask_write 0XF8000B60 0xFFFFFFFF 0x00F9861C
173
       mask_write 0XF8000B64 0xFFFFFFFF 0x00F9861C
174
       mask_write 0XF8000B68 0xFFFFFFF 0x00F9861C
175
       mask_write 0XF8000B6C 0x00007FFF 0x00000260
       mask_write 0XF8000B70 0x00000001 0x00000001
177
       mask_write 0XF8000B70 0x00000021 0x00000020
178
       mask_write 0XF8000B70 0x07FEFFFF 0x00000823
179
       mask write 0XF8000700 0x00003FFF 0x00001600
180
       mask_write 0XF8000704 0x00003FFF 0x00000702
       mask write 0XF8000708 0x00003FFF 0x00000702
182
       mask_write 0XF800070C 0x00003FFF 0x00000702
183
       mask_write 0XF8000710 0x00003FFF 0x00000702
       mask_write 0XF8000714 0x00003FFF 0x00000702
185
       mask write 0XF8000718 0x00003FFF 0x00000702
186
       mask_write 0XF800071C 0x000003FFF 0x00000600
187
       mask write 0XF8000720 0x00003FFF 0x00000702
188
       mask write 0XF8000724 0x00003FFF 0x00001600
189
       mask_write 0XF8000728 0x00003FFF 0x00001600
190
       mask write 0XF800072C 0x00003FFF 0x00001600
191
       mask_write 0XF8000730 0x00003FFF 0x00001600
       mask_write 0XF8000734 0x00003FFF 0x00001600
193
194
       mask write 0XF8000738 0x00003FFF 0x00001600
        mask_write 0XF800073C 0x00003FFF 0x00001600
195
       mask write 0XF8000740 0x00003FFF 0x00002902
196
        {\tt mask\_write} \  \  \, {\tt 0\,XF\,8000744} \  \, {\tt 0\,x000003FFF} \  \, {\tt 0\,x000002902}
197
198
199
   proc ps7_mio_2 {} {
       mww 0XF8000008 0x0000DF0D
201
       mask write 0XF8000B00 0x00000071 0x00000001
202
        mask_write 0XF8000B40 0x00000FFF 0x00000600
203
       mask write 0XF8000B44 0x00000FFF 0x00000600
204
205
       mask write 0XF8000B48 0x00000FFF 0x00000672
       mask write 0XF8000B4C 0x00000FFF 0x00000672
206
       mask_write 0XF8000B50 0x00000FFF 0x00000674
207
       mask_write 0XF8000B54 0x00000FFF 0x00000674
       mask_write 0XF8000B58 0x00000FFF 0x00000600
209
       mask write 0XF8000B5C 0xFFFFFFFF 0x0018C61C
210
211
        mask_write 0XF8000B60 0xFFFFFFFF 0x00F9861C
       mask_write OXF8000B64 OxFFFFFFFF Ox00F9861C
212
       mask write 0XF8000B68 0xFFFFFFFF 0x00F9861C
213
        mask_write 0XF8000B6C 0x00007FFF 0x00000260
214
       mask_write 0XF8000B70 0x00000001 0x00000001
215
        mask_write 0XF8000B70 0x00000021 0x00000020
216
217
   proc ps7_mio_init_data_3_0 {} {
218
     mww 0XF8000008 0x0000DF0D
219
       mask_write 0XF8000B00 0x00000071 0x00000001
220
       mask write 0XF8000B40 0x00000FFF 0x00000600
221
       mask_write 0XF8000B44 0x00000FFF 0x00000600
222
       mask write 0XF8000B48 0x00000FFF 0x00000672
223
       mask_write 0XF8000B4C 0x00000FFF 0x00000672
224
       mask_write 0XF8000B50 0x00000FFF 0x00000674
225
       mask write 0XF8000B54 0x00000FFF 0x00000674
226
       mask_write 0XF8000B58 0x00000FFF 0x00000600
       mask_write OXF8000B5C OxFFFFFFFF 0x0018C61C
228
       mask_write 0XF8000B60 0xFFFFFFFF 0x00F9861C
229
        mask_write 0XF8000B64 0xFFFFFFFF 0x00F9861C
230
       mask write 0XF8000B68 0xFFFFFFFF 0x00F9861C
231
       mask_write 0XF8000B6C 0x00007FFF 0x00000260
       mask_write 0XF8000B70 0x00000001 0x00000001
233
       mask write 0XF8000B70 0x00000021 0x00000020
234
        mask_write 0XF8000B70 0x07FEFFFF 0x00000823
       mask_write 0XF8000700 0x00003FFF 0x00001600
236
       mask write 0XF8000704 0x00003FFF 0x00000702
237
       mask_write 0XF8000708 0x00003FFF 0x00000702
238
       mask write 0XF800070C 0x00003FFF 0x00000702
239
       mask_write 0XF8000710 0x00003FFF 0x00000702
240
       mask_write 0XF8000714 0x00003FFF 0x00000702
241
       mask_write 0XF8000718 0x000003FFF 0x00000702
242
```

```
mask_write 0XF800071C 0x00003FFF 0x00000600
        mask_write 0XF8000720 0x00003FFF 0x00000702
244
        mask write 0XF8000724 0x00003FFF 0x00001600
245
        mask_write 0XF8000728 0x00003FFF 0x00001600
246
        mask write 0XF800072C 0x00003FFF 0x00001600
247
        {\tt mask\_write} \  \  \, {\tt 0\,XF\,8000730} \  \  \, {\tt 0\,x000003FFF} \  \  \, {\tt 0\,x000001600}
248
        mask_write 0XF8000734 0x00003FFF 0x00001600
249
        mask_write 0XF8000738 0x00003FFF 0x00001600
250
        mask_write 0XF800073C 0x00003FFF 0x00001600
        mask_write 0XF8000740 0x00003FFF 0x00002902
252
        mask write 0XF8000744 0x00003FFF 0x00002902
253
254
        mask write 0XF8000748 0x00003FFF 0x00002902
255
        mask_write 0XF800074C 0x00003FFF 0x00002902
256
        mask write 0XF8000750 0x00003FFF 0x00002902
257
        mask_write 0XF8000754 0x00003FFF 0x00002902
258
        mask_write 0XF8000758 0x00003FFF 0x00000903
        mask_write 0XF800075C 0x00003FFF 0x00000903
260
        mask write 0XF8000760 0x00003FFF 0x00000903
261
        mask_write 0XF8000764 0x000003FFF 0x00000903
262
        mask_write 0XF8000768 0x00003FFF 0x00000903
263
        mask write 0XF800076C 0x00003FFF 0x00000903
264
        mask_write 0XF8000770 0x00003FFF 0x00000304
265
        mask write 0XF8000774 0x00003FFF 0x00000305
266
267
        mask_write 0XF8000778 0x000003FFF 0x00000304
        mask_write 0XF800077C 0x00003FFF 0x00000305
268
269
        mask write 0XF8000780 0x00003FFF 0x00000304
        mask_write 0XF8000784 0x000003FFF 0x00000304
270
        mask_write 0XF8000788 0x00003FFF 0x00000304
271
        mask write 0XF800078C 0x00003FFF 0x00000304
272
        mask write 0XF8000790 0x00003FFF 0x00000305
273
        mask write 0XF8000794 0x00003FFF 0x00000304
274
        mask_write 0XF8000798 0x00003FFF 0x00000304
275
        mask_write 0XF800079C 0x00003FFF 0x00000304
276
        mask_write 0XF80007A0 0x00003FFF 0x00000380
277
        mask_write 0XF80007A4 0x00003FFF 0x00000380
278
        mask_write 0XF80007A8 0x00003FFF 0x00000380
279
280
        mask write 0XF80007AC 0x00003FFF 0x00000380
        mask_write 0XF80007B0 0x00003FFF 0x00000380
281
        mask_write 0XF80007B4 0x000003FFF 0x00000380
282
        mask_write 0XF80007B8 0x00003FFF 0x00001200
283
        mask_write 0XF80007BC 0x00003F01 0x00000201
284
        mask write 0XF80007C0 0x00003FFF 0x000002E0
285
        mask_write 0XF80007C4 0x00003FFF 0x000002E1
286
        mask_write 0XF80007C8 0x00003FFF 0x00000200
287
        mask write 0XF80007CC 0x00003FFF 0x00000200
288
        mask_write 0XF80007D0 0x00003FFF 0x00000200
289
        mask_write 0XF80007D4 0x00003FFF 0x00000200
290
        mask_write 0XF8000830 0x003F003F 0x002F0037
291
     mww 0XF8000004 0x0000767B
292
   }
293
294
    proc ps7_peripherals_init_data_3_0 {} {
     mww 0XF8000008 0x0000DF0D
295
        mask_write 0XF8000B48 0x00000180 0x00000180
296
        mask_write 0XF8000B4C 0x00000180 0x00000180
297
        mask_write 0XF8000B50 0x00000180 0x00000180
298
        mask_write 0XF8000B54 0x00000180 0x00000180
299
      mww 0 XF 8000004 0 x0000767 B
300
        mask_write 0XE0001034 0x000000FF 0x00000006
301
        mask_write 0XE0001018 0x0000FFFF 0x0000007C
302
        mask_write 0XE0001000 0x000001FF 0x00000017
303
        mask_write 0XE0001004 0x000003FF 0x00000020
304
        mask_write 0XE000D000 0x00080000 0x00080000
305
        mask write 0XF8007000 0x20000000 0x00000000
306
307
        \verb|mask_write| 0 | \verb|XE000A244| 0 | \verb|x003FFFFF| 0 | \verb|x00004000| |
        mask_write OXE000A008 OxFFFFFFFF OxBFFF4000
308
        mask write 0XE000A248 0x003FFFFF 0x00004000
309
        mask_write 0XE000A008 0xFFFFFFFF 0xBFFF0000
        mask_delay 0XF8F00200 1
311
        mask_write 0XE000A008 0xFFFFFFFF 0xBFFF4000
312
        mask_delay 0XF8F00200 1
313
        mask_delay 0 XF8F00200 1
314
        mask_delay 0XF8F00200 1
315
        mask_delay 0XF8F00200 1
316
        mask_delay 0XF8F00200 1
317
```

```
318 }
   proc ps7_post_config_3_0 {} {
319
320
     mww 0XF8000008 0x0000DF0D
       mask_write 0XF8000900 0x0000000F 0x0000000F
321
       mask_write 0XF8000240 0xFFFFFFFF 0x00000000
322
     mww 0XF8000004 0x0000767B
323
  }
324
325
   proc ps7_debug_3_0 {} {
     mww OXF8898FBO OxC5ACCE55
     mww 0XF8899FB0 0xC5ACCE55
327
328
     mww OXF8809FBO OxC5ACCE55
329
   proc ps7_pll_init_data_2_0 {} {
330
       mww 0XF8000008 0x0000DF0D
331
       mask_write 0XF8000110 0x003FFFF0 0x001772C0
332
       mask write 0XF8000100 0x0007F000 0x0001A000
333
       mask_write 0XF8000100 0x00000010 0x00000010
       mask_write 0XF8000100 0x00000001 0x00000001
335
       mask_write 0XF8000100 0x00000001 0x00000000
336
       mask_poll 0XF800010C 0x00000001
337
       mask_write 0XF8000100 0x00000010 0x00000000
338
       mask write 0XF8000120 0x1F003F30 0x1F000200
339
       mask_write 0XF8000114 0x003FFFF0 0x001DB2C0
340
       mask write 0XF8000104 0x0007F000 0x00015000
341
342
       mask_write 0XF8000104 0x00000010 0x00000010
       mask_write 0XF8000104 0x00000001 0x00000001
343
344
       mask_write 0XF8000104 0x00000001 0x00000000
       mask_poll 0XF800010C 0x00000002
345
       mask write 0XF8000104 0x00000010 0x00000000
346
       mask_write 0XF8000124 0xFFF00003 0x0C200003
347
       mask_write 0XF8000118 0x003FFFF0 0x001F42C0
348
       mask_write 0XF8000108 0x0007F000 0x00014000
349
       mask_write 0XF8000108 0x00000010 0x00000010
       mask_write 0XF8000108 0x00000001 0x00000001
351
352
       mask write 0XF8000108 0x00000001 0x00000000
       mask_poll 0XF800010C 0x00000004
353
       mask write 0XF8000108 0x00000010 0x00000000
354
355
       mww 0XF8000004 0x0000767B
   }
356
357
   proc ps7_clock_init_data_2_0 {} {
       mww 0XF8000008 0x0000DF0D
358
       mask_write 0XF8000128 0x03F03F01 0x00203401
359
       mask_write 0XF8000138 0x00000011 0x00000001
360
        mask_write 0XF8000140 0x03F03F71 0x00100801
361
       mask_write 0XF800014C 0x00003F31 0x00000501
362
       mask write 0XF8000150 0x00003F33 0x00001401
363
       mask_write 0XF8000154 0x00003F33 0x00000A02
364
       mask write 0XF8000168 0x00003F31 0x00000501
365
        mask_write 0XF8000170 0x03F03F30 0x00200500
       mask_write 0XF80001C4 0x00000001 0x00000001
367
       mask write OXF800012C Ox01FFCCCD Ox01EC044D
368
        mww 0XF8000004 0x0000767B
369
   }
370
371
   proc ps7_ddr_init_data_2_0 {} {
       mask_write 0XF8006000 0x0001FFFF 0x00000080
372
       mask_write 0XF8006004 0x1FFFFFFF 0x0008107F
373
        mask_write 0XF8006008 0x03FFFFFF 0x03C0780F
374
       mask_write 0XF800600C 0x03FFFFFF 0x02001001
375
       mask write 0XF8006010 0x03FFFFFF 0x00014001
376
        mask_write 0XF8006014 0x001FFFFF 0x0004151A
       mask_write 0XF8006018 0xF7FFFFFF 0x44E354D2
378
       mask_write 0XF800601C 0xFFFFFFFF 0x720238E5
379
        mask_write 0XF8006020 0xFFFFFFFC 0x272872D0
380
       mask write 0XF8006024 0x0FFFFFFF 0x0000003C
381
        mask_write 0XF8006028 0x00003FFF 0x00002007
       mask_write 0XF800602C 0xFFFFFFFF 0x00000008
383
       mask write 0XF8006030 0xFFFFFFFF 0x00040930
384
        mask_write 0XF8006034 0x13FF3FFF 0x00011674
       mask_write 0XF8006038 0x00001FC3 0x00000000
386
       mask write 0XF800603C 0x000FFFFF 0x00000777
387
       \verb|mask_write| 0 XF8006040  0 xFFFFFFF  0 xFFF00000
388
       mask_write 0XF8006044 0x0FFFFFFF 0x0FF66666
389
       \verb|mask_write| 0 XF8006048  0 x3FFFFFFF  0 x0003C248
       mask_write 0XF8006050 0xFF0F8FFF 0x77010800
391
       mask_write 0XF8006058 0x0001FFFF 0x00000101
392
```

```
mask_write 0XF800605C 0x0000FFFF 0x00005003
       mask_write 0XF8006060 0x000017FF 0x0000003E
394
       mask write 0XF8006064 0x00021FE0 0x00020000
395
       mask_write 0XF8006068 0x03FFFFFF 0x00284141
396
       mask write 0XF800606C 0x0000FFFF 0x00001610
397
        mask_write 0XF8006078 0x03FFFFFF 0x00466111
398
       mask_write 0XF800607C 0x000FFFFF 0x00032222
399
       \verb|mask_write| 0 XF80060A0 0 x00FFFFFF 0 x00008000
400
       mask_write OXF80060A4 OxFFFFFFFF 0x10200802
       mask_write 0XF80060A8 0x0FFFFFFF 0x0670C845
402
       mask_write OXF80060AC Ox000001FF Ox000001FE
403
       mask write 0XF80060B0 0x1FFFFFFF 0x1CFFFFFF
404
       mask write 0XF80060B4 0x000007FF 0x00000200
405
       mask_write 0XF80060B8 0x01FFFFFF 0x00200066
       mask write 0XF80060C4 0x00000003 0x00000000
407
       mask_write 0XF80060C8 0x000000FF 0x00000000
408
       mask_write 0XF80060DC 0x00000001 0x00000000
       mask_write 0XF80060F0 0x00000FFFF 0x00000000
410
411
       mask write 0XF80060F4 0x0000000F 0x00000008
       mask_write 0XF8006114 0x000000FF 0x00000000
412
       mask write 0XF8006118 0x7FFFFFFF 0x40000001
413
       mask write 0XF800611C 0x7FFFFFFF 0x40000001
414
       mask_write 0XF8006120 0x7FFFFFFF 0x40000001
415
       mask write 0XF8006124 0x7FFFFFFF 0x40000001
416
417
       mask_write 0XF800612C 0x000FFFFF 0x00023C00
       mask_write 0XF8006130 0x000FFFFF 0x00022800
418
419
       mask write 0XF8006134 0x000FFFFF 0x00022C00
420
       mask write 0XF8006138 0x000FFFFF 0x00024800
       mask write 0XF8006140 0x000FFFFF 0x00000035
421
       \verb|mask_write| 0 XF8006144  0 x0000FFFFF  0 x000000035
422
       mask write 0XF8006148 0x000FFFFF 0x00000035
423
       mask write 0XF800614C 0x000FFFFF 0x00000035
424
       mask_write 0XF8006154 0x000FFFFF 0x00000077
       mask_write 0XF8006158 0x000FFFFF 0x0000007C
426
       mask_write OXF800615C Ox000FFFFF Ox0000007C
427
       mask_write 0XF8006160 0x000FFFFF 0x00000075
428
       mask write 0XF8006168 0x001FFFFF 0x000000E4
429
430
       mask write OXF800616C Ox001FFFFF Ox00000DF
       mask write 0XF8006170 0x001FFFFF 0x000000E0
431
       mask_write 0XF8006174 0x001FFFFF 0x000000E7
432
       mask_write 0XF800617C 0x000FFFFF 0x000000B7
433
       mask_write 0XF8006180 0x000FFFFF 0x000000BC
434
       mask write 0XF8006184 0x000FFFFF 0x000000BC
435
        mask_write 0XF8006188 0x000FFFFF 0x000000B5
436
       mask_write 0XF8006190 0xFFFFFFFF 0x10040080
437
       mask write 0XF8006194 0x000FFFFF 0x0001FC82
438
       mask_write 0XF8006204 0xFFFFFFFF 0x00000000
439
       mask write 0XF8006208 0x000F03FF 0x000803FF
440
       mask_write 0XF800620C 0x000F03FF 0x000803FF
       mask_write 0 XF 8006210 0 x000F03FF 0 x000803FF
442
       mask write 0XF8006214 0x000F03FF 0x000803FF
443
        mask_write 0XF8006218 0x000F03FF 0x000003FF
       mask_write 0 XF800621C 0 x000F03FF 0 x0000003FF
445
       mask write 0XF8006220 0x000F03FF 0x000003FF
446
       mask_write 0XF8006224 0x000F03FF 0x000003FF
       mask write 0XF80062A8 0x00000FF7 0x00000000
448
       mask_write OXF80062AC OxFFFFFFFF 0x00000000
449
       mask_write 0XF80062B0 0x003FFFFF 0x00005125
450
451
       mask write 0XF80062B4 0x0003FFFF 0x000012A6
        mask_poll 0XF8000B74 0x00002000
       mask_write 0XF8006000 0x0001FFFF 0x00000081
453
       mask_poll 0XF8006054 0x00000007
454
   }
455
   proc ps7_mio_init_data_2_0 {} {
456
457
       mww 0XF8000008 0x0000DF0D
       mask_write 0 XF 8000 B00 0 x00000303 0 x00000001
458
       mask write 0XF8000B40 0x00000FFF 0x00000600
459
        mask_write 0XF8000B44 0x00000FFF 0x00000600
       mask_write 0XF8000B48 0x00000FFF 0x00000672
461
       mask write 0XF8000B4C 0x00000FFF 0x00000672
462
       mask_write 0XF8000B50 0x00000FFF 0x00000674
463
       mask write 0XF8000B54 0x00000FFF 0x00000674
464
       mask_write 0XF8000B58 0x00000FFF 0x00000600
465
       mask_write 0XF8000B5C 0xFFFFFFFF 0x0018C61C
466
       mask write OXF8000B60 OxFFFFFFFF Ox00F9861C
467
```

```
mask_write 0XF8000B64 0xFFFFFFFF 0x00F9861C
       mask_write OXF8000B68 OxFFFFFFFF Ox00F9861C
469
       mask_write 0XF8000B6C 0x00007FFF 0x00000260
470
471
       mask_write 0XF8000B70 0x00000021 0x00000021
       mask write 0XF8000B70 0x00000021 0x00000020
472
       mask_write 0XF8000B70 0x07FFFFFF 0x00000823
473
       mask_write 0XF8000700 0x00003FFF 0x00001600
474
       mask_write 0XF8000704 0x00003FFF 0x00000702
475
       mask_write 0XF8000708 0x00003FFF 0x00000702
       mask_write 0XF800070C 0x00003FFF 0x00000702
477
478
       mask_write 0XF8000710 0x00003FFF 0x00000702
       mask write 0XF8000714 0x00003FFF 0x00000702
479
       mask write 0XF8000718 0x00003FFF 0x00000702
480
        \verb|mask_write| 0 | XF800071C | 0 | x000003FFF | 0 | x000000600
481
       mask write 0XF8000720 0x00003FFF 0x00000702
482
       mask_write 0XF8000724 0x00003FFF 0x00001600
483
       mask_write 0XF8000728 0x00003FFF 0x00001600
       mask_write 0XF800072C 0x00003FFF 0x00001600
485
486
       mask write 0XF8000730 0x00003FFF 0x00001600
       mask_write 0XF8000734 0x00003FFF 0x00001600
487
       mask write 0XF8000738 0x00003FFF 0x00001600
488
       mask write 0XF800073C 0x00003FFF 0x00001600
489
       mask_write 0XF8000740 0x00003FFF 0x00002902
490
       mask write 0XF8000744 0x00003FFF 0x00002902
491
       mask_write 0XF8000748 0x00003FFF 0x00002902
       mask_write 0XF800074C 0x00003FFF 0x00002902
493
494
       mask write 0XF8000750 0x00003FFF 0x00002902
       mask_write 0XF8000754 0x00003FFF 0x00002902
495
       mask write 0XF8000758 0x00003FFF 0x00000903
496
       mask write 0XF800075C 0x00003FFF 0x00000903
497
       mask write 0XF8000760 0x00003FFF 0x00000903
498
       mask write 0XF8000764 0x00003FFF 0x00000903
499
       mask_write 0XF8000768 0x00003FFF 0x00000903
       mask_write 0XF800076C 0x00003FFF 0x00000903
501
       mask write 0XF8000770 0x00003FFF 0x00000304
502
       mask_write 0XF8000774 0x00003FFF 0x00000305
503
       mask_write 0XF8000778 0x000003FFF 0x00000304
504
505
       mask write 0XF800077C 0x00003FFF 0x00000305
       mask_write 0XF8000780 0x000003FFF 0x00000304
506
       mask_write 0XF8000784 0x000003FFF 0x00000304
507
       mask_write 0XF8000788 0x00003FFF 0x00000304
       mask_write 0XF800078C 0x00003FFF 0x00000304
509
       mask write 0XF8000790 0x00003FFF 0x00000305
510
511
       mask_write 0XF8000794 0x00003FFF 0x00000304
       mask_write 0XF8000798 0x000003FFF 0x00000304
512
       mask write 0XF800079C 0x00003FFF 0x00000304
513
       mask_write 0XF80007A0 0x00003FFF 0x00000380
514
       mask write 0XF80007A4 0x00003FFF 0x00000380
515
       mask_write 0XF80007A8 0x00003FFF 0x00000380
       mask_write 0XF80007AC 0x00003FFF 0x00000380
517
       mask write 0XF80007B0 0x00003FFF 0x00000380
518
        mask_write 0XF80007B4 0x00003FFF 0x00000380
519
       mask_write 0XF80007B8 0x00003FFF 0x00001200
520
       mask write 0XF80007BC 0x00003F01 0x00000201
521
       mask_write 0XF80007C0 0x00003FFF 0x000002E0
522
       mask write 0XF80007C4 0x00003FFF 0x000002E1
523
       mask_write 0XF80007C8 0x00003FFF 0x00000200
524
       mask_write 0XF80007CC 0x00003FFF 0x00000200
525
       mask write 0XF80007D0 0x00003FFF 0x00000200
526
       mask_write 0XF80007D4 0x00003FFF 0x00000200
527
       mask_write 0XF8000830 0x003F003F 0x002F0037
528
       mww 0XF8000004 0x0000767B
529
   }
530
   proc ps7_peripherals_init_data_2_0 {} {
531
532
       mww 0XF8000008 0x0000DF0D
       mask_write 0XF8000B48 0x00000180 0x00000180
533
       mask write 0XF8000B4C 0x00000180 0x00000180
534
        mask_write 0XF8000B50 0x00000180 0x00000180
       mask_write 0XF8000B54 0x00000180 0x00000180
536
537
       mww 0XF8000004 0x0000767B
       \verb|mask_write| 0 XE0001034  0 x0000000FF  0 x000000006
538
       mask write 0XE0001018 0x0000FFFF 0x0000007C
539
       mask_write 0XE0001000 0x000001FF 0x00000017
540
       mask_write 0XE0001004 0x00000FFF 0x00000020
541
       mask write 0XE000D000 0x00080000 0x00080000
542
```

```
mask_write 0XF8007000 0x20000000 0x00000000
        mask_write 0XE000A244 0x003FFFFF 0x00004000
544
        mask_write 0XE000A008 0xFFFFFFFF 0xBFFF4000
545
        mask_write 0XE000A248 0x003FFFFF 0x00004000
        mask_write 0XE000A008 0xFFFFFFFF 0xBFFF0000
547
        mask_delay 0XF8F00200 1
548
        mask_write 0XE000A008 0xFFFFFFFF 0xBFFF4000
549
550
        mask_delay 0XF8F00200 1
        mask_delay 0XF8F00200 1
        mask_delay 0XF8F00200 1
552
553
        mask_delay 0XF8F00200 1
554
        mask_delay 0XF8F00200 1
   }
555
   proc ps7_post_config_2_0 {} {
556
        mww 0XF8000008 0x0000DF0D
557
        mask_write 0XF8000900 0x0000000F 0x0000000F
558
        mask_write 0XF8000240 0xFFFFFFFF 0x00000000
        mww 0XF8000004 0x0000767B
560
   }
561
   proc ps7_debug_2_0 {} {
562
        mww OXF8898FB0 OxC5ACCE55
563
        mww OXF8899FBO OxC5ACCE55
564
        mww OXF8809FB0 OxC5ACCE55
565
   }
566
567
   proc ps7_pll_init_data_1_0 {} {
        mww 0XF8000008 0x0000DF0D
568
569
        mask_write 0XF8000110 0x003FFFF0 0x001772C0
        mask_write 0XF8000100 0x0007F000 0x0001A000
570
        mask_write 0XF8000100 0x00000010 0x00000010
571
        {\tt mask\_write} \  \  {\tt 0\,XF\,8000100} \  \  {\tt 0\,x00000001} \  \  {\tt 0\,x00000001}
572
        mask_write 0XF8000100 0x00000001 0x00000000
573
        mask_poll 0XF800010C 0x00000001
574
        mask_write 0 XF 8000100 0x00000010 0x00000000
        mask_write 0XF8000120 0x1F003F30 0x1F000200
576
577
        mask write 0XF8000114 0x003FFFF0 0x001DB2C0
        mask_write 0XF8000104 0x0007F000 0x00015000
578
        mask_write 0XF8000104 0x00000010 0x00000010
579
580
        mask write 0XF8000104 0x00000001 0x00000001
        mask_write 0XF8000104 0x00000001 0x00000000
581
        mask_poll 0XF800010C 0x00000002
582
        mask_write 0XF8000104 0x00000010 0x00000000
583
        mask_write 0 XF8000124 0 xFFF00003 0 x0C200003
584
        mask_write 0XF8000118 0x003FFFF0 0x001F42C0
585
        mask_write 0XF8000108 0x0007F000 0x00014000
586
        mask_write 0XF8000108 0x00000010 0x00000010
587
        mask write 0XF8000108 0x00000001 0x00000001
588
        {\tt mask\_write} \  \  {\tt OXF8000108} \  \  {\tt Ox00000001} \  \  {\tt Ox00000000}
589
        mask_poll 0XF800010C 0x00000004
590
        mask_write 0XF8000108 0x00000010 0x00000000
591
        mww 0XF8000004 0x0000767B
592
   }
593
   proc ps7_clock_init_data_1_0 {} {
594
        mww 0XF8000008 0x0000DF0D
595
        mask_write 0XF8000128 0x03F03F01 0x00203401
596
        mask_write 0XF8000138 0x00000011 0x00000001
597
        mask_write 0XF8000140 0x03F03F71 0x00100801
598
        mask_write 0XF800014C 0x00003F31 0x00000501
        mask_write 0XF8000150 0x00003F33 0x00001401
600
        mask_write 0XF8000154 0x00003F33 0x00000A02
601
        mask_write 0XF8000168 0x00003F31 0x00000501
        mask_write 0XF8000170 0x03F03F30 0x00200500
603
        mask_write 0XF80001C4 0x00000001 0x00000001
604
        mask_write 0XF800012C 0x01FFCCCD 0x01EC044D
605
        mww 0XF8000004 0x0000767B
606
607
   }
   proc ps7_ddr_init_data_1_0 {} {
608
        mask_write 0XF8006000 0x0001FFFF 0x00000080
609
        mask_write 0XF8006004 0x1FFFFFFF 0x0008107F
        mask_write 0XF8006008 0x03FFFFFF 0x03C0780F
611
        mask_write 0XF800600C 0x03FFFFFF 0x02001001
612
        mask_write 0XF8006010 0x03FFFFFF 0x00014001
613
        mask_write 0XF8006014 0x001FFFFF 0x0004151A
614
        \verb|mask_write| 0 XF8006018  0 xF7FFFFFF  0 x44E354D2
615
        mask_write 0XF800601C 0xFFFFFFFF 0x720238E5
616
        mask write OXF8006020 OxFFFFFFFC Ox272872D0
617
```

```
mask_write 0XF8006024 0x0FFFFFFF 0x0000003C
       mask_write 0XF8006028 0x00003FFF 0x00002007
619
       mask_write 0XF800602C 0xFFFFFFFF 0x00000008
620
       mask_write 0XF8006030 0xFFFFFFFF 0x00040930
621
       mask write 0XF8006034 0x13FF3FFF 0x00011674
622
       mask_write 0XF8006038 0x00001FC3 0x00000000
623
       mask_write 0XF800603C 0x000FFFFF 0x00000777
624
       mask_write 0XF8006040 0xFFFFFFF 0xFFF00000
625
       mask_write 0XF8006044 0x0FFFFFFF 0x0FF66666
       mask_write 0XF8006048 0x3FFFFFFF 0x0003C248
627
       mask_write 0XF8006050 0xFF0F8FFF 0x77010800
628
       mask write 0XF8006058 0x0001FFFF 0x00000101
629
       mask write 0XF800605C 0x0000FFFF 0x00005003
630
       mask_write 0XF8006060 0x000017FF 0x0000003E
       mask write 0XF8006064 0x00021FE0 0x00020000
632
       mask_write 0XF8006068 0x03FFFFFF 0x00284141
633
       mask_write 0XF800606C 0x0000FFFF 0x00001610
       mask_write 0XF80060A0 0x00FFFFFF 0x00008000
635
636
       mask write 0XF80060A4 0xFFFFFFFF 0x10200802
       mask_write OXF80060A8 Ox0FFFFFFF Ox0670C845
637
       mask write 0XF80060AC 0x000001FF 0x000001FE
638
       mask write 0XF80060B0 0x1FFFFFFF 0x1CFFFFFF
639
       mask_write 0XF80060B4 0x000007FF 0x00000200
640
       mask write 0XF80060B8 0x01FFFFFF 0x00200066
641
       mask_write 0XF80060C4 0x00000003 0x00000000
       mask_write 0XF80060C8 0x000000FF 0x00000000
643
644
       mask write 0XF80060DC 0x00000001 0x00000000
       mask_write 0XF80060F0 0x0000FFFF 0x00000000
645
       mask_write 0XF80060F4 0x0000000F 0x00000008
646
       mask_write 0XF8006114 0x000000FF 0x00000000
       mask_write 0 XF 8006118 0 x7 FFFFFFF 0 x 40000001
648
       mask write 0XF800611C 0x7FFFFFFF 0x40000001
649
       mask_write 0XF8006120 0x7FFFFFFF 0x40000001
       mask_write 0XF8006124 0x7FFFFFFF 0x40000001
651
       mask_write 0XF800612C 0x000FFFFF 0x00023C00
652
       mask_write 0XF8006130 0x000FFFFF 0x00022800
653
       mask write 0XF8006134 0x000FFFFF 0x00022C00
654
655
       mask write 0XF8006138 0x000FFFFF 0x00024800
       mask write 0XF8006140 0x000FFFFF 0x00000035
656
657
       mask_write 0XF8006144 0x000FFFFF 0x00000035
       mask_write 0XF8006148 0x000FFFFF 0x00000035
       mask_write 0XF800614C 0x000FFFFF 0x00000035
659
       mask write 0XF8006154 0x000FFFFF 0x00000077
660
661
       mask_write 0XF8006158 0x000FFFFF 0x0000007C
       mask_write OXF800615C Ox000FFFFF Ox0000007C
662
       mask write 0XF8006160 0x000FFFFF 0x00000075
663
       mask_write 0XF8006168 0x001FFFFF 0x000000E4
664
       mask write 0XF800616C 0x001FFFFF 0x00000DF
665
       mask_write 0XF8006170 0x001FFFFF 0x000000E0
       mask_write 0 XF8006174 0 x001FFFFF 0 x000000E7
667
       mask_write 0XF800617C 0x000FFFFF 0x000000B7
668
       mask_write 0XF8006180 0x000FFFFF 0x000000BC
669
       mask_write OXF8006184 Ox000FFFFF Ox000000BC
670
       mask write 0XF8006188 0x000FFFFF 0x000000B5
671
       mask_write 0XF8006190 0xFFFFFFFF 0x10040080
672
       mask write 0XF8006194 0x000FFFFF 0x0001FC82
673
       mask_write 0XF8006204 0xFFFFFFFF 0x00000000
674
       mask_write 0 XF 8006208 0 x000F03FF 0 x000803FF
675
       mask write 0XF800620C 0x000F03FF 0x000803FF
676
       mask_write 0 XF 8006210 0 x000F03FF 0 x000803FF
       mask_write 0 XF8006214 0 x000F03FF 0 x000803FF
678
       mask_write 0XF8006218 0x000F03FF 0x000003FF
679
       mask_write 0 XF800621C 0x000F03FF 0x000003FF
680
       mask write 0XF8006220 0x000F03FF 0x000003FF
681
       mask_write 0XF8006224 0x000F03FF 0x000003FF
       mask_write 0 XF80062A8 0x00000FF7 0x00000000
683
       mask write OXF80062AC OxFFFFFFFF 0x00000000
684
       mask_write 0XF80062B0 0x003FFFFF 0x00005125
       mask_write 0XF80062B4 0x0003FFFF 0x000012A6
686
687
       mask_poll 0XF8000B74 0x00002000
       mask_write 0XF8006000 0x0001FFFF 0x00000081
688
       mask_poll 0XF8006054 0x00000007
689
   }
690
   proc ps7_mio_init_data_1_0 {} {
691
       mww 0XF8000008 0x0000DF0D
692
```

```
mask_write 0XF8000B00 0x00000303 0x00000001
       mask_write 0XF8000B40 0x00000FFF 0x00000600
694
       mask write 0XF8000B44 0x00000FFF 0x00000600
695
       mask_write 0XF8000B48 0x00000FFF 0x00000672
696
       mask write 0XF8000B4C 0x00000FFF 0x00000672
697
       mask write 0XF8000B50 0x00000FFF 0x00000674
698
       mask_write 0XF8000B54 0x00000FFF 0x00000674
699
       mask_write 0XF8000B58 0x00000FFF 0x00000600
700
       mask_write OXF8000B5C OxFFFFFFFF 0x0018C61C
       mask_write 0XF8000B60 0xFFFFFFFF 0x00F9861C
702
       mask_write 0XF8000B64 0xFFFFFFFF 0x00F9861C
703
       mask write 0XF8000B68 0xFFFFFFFF 0x00F9861C
704
       mask write 0XF8000B6C 0x000073FF 0x00000260
705
       mask_write 0XF8000B70 0x00000021 0x00000021
       mask write 0XF8000B70 0x00000021 0x00000020
707
       mask_write OXF8000B70 0x07FFFFFF 0x00000823
708
       mask_write 0XF8000700 0x00003FFF 0x00001600
       mask_write 0XF8000704 0x00003FFF 0x00000702
710
       mask write 0XF8000708 0x00003FFF 0x00000702
711
       mask_write 0XF800070C 0x00003FFF 0x00000702
712
       mask write 0XF8000710 0x00003FFF 0x00000702
713
       mask write 0XF8000714 0x00003FFF 0x00000702
714
       mask_write 0XF8000718 0x000003FFF 0x00000702
715
       mask write 0XF800071C 0x00003FFF 0x00000600
716
717
       mask_write 0XF8000720 0x00003FFF 0x00000702
       mask_write 0XF8000724 0x00003FFF 0x00001600
718
719
       mask write 0XF8000728 0x00003FFF 0x00001600
       mask_write 0XF800072C 0x00003FFF 0x00001600
720
       mask write 0XF8000730 0x00003FFF 0x00001600
721
       mask_write 0XF8000734 0x00003FFF 0x00001600
722
       mask write 0XF8000738 0x00003FFF 0x00001600
723
       mask write 0XF800073C 0x00003FFF 0x00001600
724
       mask_write 0XF8000740 0x00003FFF 0x00002902
       mask_write 0XF8000744 0x00003FFF 0x00002902
726
727
       mask write 0XF8000748 0x00003FFF 0x00002902
       mask_write 0XF800074C 0x00003FFF 0x00002902
728
       mask_write 0XF8000750 0x00003FFF 0x00002902
729
730
       mask write 0XF8000754 0x00003FFF 0x00002902
       mask write 0XF8000758 0x00003FFF 0x00000903
731
       mask_write 0XF800075C 0x00003FFF 0x00000903
732
       mask_write 0XF8000760 0x00003FFF 0x00000903
733
       mask_write 0XF8000764 0x00003FFF 0x00000903
734
       mask write 0XF8000768 0x00003FFF 0x00000903
735
       mask_write 0XF800076C 0x00003FFF 0x00000903
736
       mask_write 0XF8000770 0x00003FFF 0x00000304
737
       mask write 0XF8000774 0x00003FFF 0x00000305
738
739
       mask_write 0XF8000778 0x00003FFF 0x00000304
       mask write 0XF800077C 0x00003FFF 0x00000305
740
       mask_write 0XF8000780 0x00003FFF 0x00000304
       mask_write 0XF8000784 0x00003FFF 0x00000304
742
       mask write 0XF8000788 0x00003FFF 0x00000304
743
       mask_write 0XF800078C 0x00003FFF 0x00000304
       mask_write 0XF8000790 0x00003FFF 0x00000305
745
       mask write 0XF8000794 0x00003FFF 0x00000304
746
       mask_write 0XF8000798 0x00003FFF 0x00000304
747
       mask write 0XF800079C 0x00003FFF 0x00000304
748
       mask_write 0XF80007A0 0x00003FFF 0x00000380
749
       mask_write 0XF80007A4 0x00003FFF 0x00000380
750
       mask write 0XF80007A8 0x00003FFF 0x00000380
751
       mask_write 0XF80007AC 0x00003FFF 0x00000380
       mask_write 0XF80007B0 0x00003FFF 0x00000380
753
       mask_write 0XF80007B4 0x00003FFF 0x00000380
754
       mask_write 0 XF80007B8 0x00003FFF 0x00001200
755
       mask_write 0XF80007BC 0x00003F01 0x00000201
756
757
       mask_write 0XF80007C0 0x00003FFF 0x000002E0
       mask_write 0 XF80007C4 0 x000003FFF 0 x0000002E1
758
       mask write 0XF80007C8 0x00003FFF 0x00000200
759
       mask_write 0XF80007CC 0x00003FFF 0x00000200
       mask_write 0XF80007D0 0x00003FFF 0x00000200
761
       mask write 0XF80007D4 0x00003FFF 0x00000200
762
       mask_write 0XF8000830 0x003F003F 0x002F0037
763
       mww 0XF8000004 0x0000767B
764
   }
765
   proc ps7_peripherals_init_data_1_0 {} {
766
       mww 0XF8000008 0x0000DF0D
767
```


```
mask_write 0XF8000B48 0x00000180 0x00000180
        mask_write 0XF8000B4C 0x00000180 0x00000180
769
        mask_write 0XF8000B50 0x00000180 0x00000180
770
        mask_write 0XF8000B54 0x00000180 0x00000180
771
        mww 0XF8000004 0x0000767B
772
        {\tt mask\_write} \  \  \, {\tt 0\,XE0001034} \  \, {\tt 0\,x0000000FF} \  \, {\tt 0\,x00000006}
773
        mask_write 0XE0001018 0x0000FFFF 0x0000007C
774
        mask_write 0XE0001000 0x000001FF 0x00000017
775
        mask_write 0XE0001004 0x00000FFF 0x00000020
        mask_write 0XE000D000 0x00080000 0x00080000
777
        mask_write 0XF8007000 0x20000000 0x00000000
778
779
        mask_write 0XE000A244 0x003FFFFF 0x00004000
        mask_write OXE000A008 OxFFFFFFFF OxBFFF4000
780
        \verb|mask_write| 0 \times E000 \\ A248 \\ 0 \times 003 \\ FFFF \\ 0 \times 00004000
781
        mask_write 0XE000A008 0xFFFFFFFF 0xBFFF0000
782
        mask_delay 0XF8F00200 1
783
        mask_write OXE000A008 OxFFFFFFFF OxBFFF4000
        mask_delay 0XF8F00200 1
785
        mask_delay 0XF8F00200 1
786
787
        mask_delay 0XF8F00200 1
        mask_delay 0XF8F00200 1
788
        mask_delay 0XF8F00200 1
789
790
791
    proc ps7_post_config_1_0 {} {
792
        mww 0XF8000008 0x0000DF0D
        mask_write 0XF8000900 0x0000000F 0x0000000F
793
794
        mask_write 0XF8000240 0xFFFFFFFF 0x00000000
        mww 0XF8000004 0x0000767B
795
796
    proc ps7_debug_1_0 {} {
797
        mww 0XF8898FB0 0xC5ACCE55
798
        mww 0XF8899FB0 0xC5ACCE55
799
        mww OXF8809FB0 OxC5ACCE55
800
801
   set PCW_SILICON_VER_1_0 "0x0"
802
    set PCW_SILICON_VER_2_0 "0x1"
803
    set PCW_SILICON_VER_3_0 "0x2"
804
805
    set APU_FREQ 650000000
806
807
    proc mask_poll { addr mask } {
808
       set count 1
809
        set curval [memread32 $addr]
810
811
        # & = bitwise AND
        set maskedval [expr {$curval & $mask}]
812
        while { maskedval == 0 } {
813
        set curval [memread32 $addr]
814
             set maskedval [expr {$curval & $mask}]
815
             set count [ expr { $count + 1 } ]
             if { $count == 100000000 } {
817
               puts "Timeout Reached. Mask poll failed at ADDRESS: $addr MASK:
818
                    $mask"
               break
819
            }
820
        }
821
   }
822
823
824
    proc mask_delay { addr val } {
825
        set delay [ get_number_of_cycles_for_delay $val ]
perf_reset_and_start_timer
827
828
        set curval [memread32 $addr]
        set maskedval [expr {$curval < $delay}]</pre>
829
        while { $maskedval == 1 } {
830
831
             set curval [memread32 $addr]
             set maskedval [expr {$curval < $delay}]</pre>
832
833
        perf_reset_clock
834
   }
835
836
837
   proc ps_version { } {
        set si_ver "0x[string range [mrd 0xF8007080] end-8 end]"
838
839
        set mask_sil_ver "0x[expr {$si_ver >> 28}]"
        return $mask_sil_ver;
840
841 }
```


```
proc ps7_post_config {} {
843
         set saved_mode [configparams force-mem-accesses]
844
         configrarams force-mem-accesses 1
845
846
847
   # variable PCW_SILICON_VER_1_0
        variable PCW_SILICON_VER_2_0
848
         variable PCW_SILICON_VER_3_0
8/10
         set sil_ver [ps_version]
850
851
         if { $sil_ver == $PCW_SILICON_VER_1_0} {
852
    #
853
             ps7_post_config_1_0
         } elseif { $sil_ver == $PCW_SILICON_VER_2_0 } {
854
855
             ps7\_post\_config\_2\_0
         } else {
856
857
            ps7_post_config_3_0
    # configrarams force-mem-accesses $saved_mode
859
   }
860
861
   proc ps7_debug {} {
862
        variable PCW_SILICON_VER_1_0
863
        variable PCW_SILICON_VER_2_0
864
        variable PCW_SILICON_VER_3_0
865
        set sil_ver [ps_version]
867
        if { $sil_ver == $PCW_SILICON_VER_1_0} {
868
869
            ps7_debug_1_0
        } elseif { $\sil_ver == $PCW_SILICON_VER_2_0 } {
870
            ps7_debug_2_0
871
        } else {
872
873
            ps7_debug_3_0
874
   }
875
876
   proc ps7_init {} {
877
     halt
     ps7_mio_init_data_3_0
878
879
     ps7_pll_init_data_3_0
     ps7_clock_init_data_3_0
880
881
     ps7_ddr_init_data_3_0
882
     ps7_peripherals_init_data_3_0
     puts "PCW Silicon Version : 3.0"
883
884
885
886
887
   # For delay calculation using global timer
888
    # start timer
889
    proc perf_start_clock { } {
891
        #writing SCU_GLOBAL_TIMER_CONTROL register
892
893
        mask_write 0xF8F00208 0x00000109 0x00000009
894
   }
895
896
   # stop timer and reset timer count regs
897
    proc perf_reset_clock { } {
898
     perf_disable_clock
899
        mask_write 0xF8F00200 0xFFFFFFFF 0x00000000
900
        mask_write 0xF8F00204 0xFFFFFFFF 0x00000000
901
   }
902
903
   # Compute mask for given delay in miliseconds
904
   proc get_number_of_cycles_for_delay { delay } {
905
     # GTC is always clocked at 1/2 of the CPU frequency (CPU_3x2x)
907
   # variable APU_FREQ
908
     set APU_FREQ 650000000
     return [ expr ($delay * $APU_FREQ /(2 * 1000))]
910
911
912
913
914 # stop timer
915 proc perf_disable_clock {} {
       mask_write 0xF8F00208 0xFFFFFFFF 0x00000000
916
```


```
917 }
918
    proc perf_reset_and_start_timer {} {
919
           perf_reset_clock
920
           perf_start_clock
921
922 }
923
924
925 proc initPS {} {
     ps7_init
926
        initFPU
927
928 ps7_post_config
929 }
930
931
932 proc initFPU {} {
      arm mcr 15 0 1 1 2 0x0c00
arm mcr 15 0 1 0 2 0x00f00000
934
935 }
```


B OpenOCD


B.1 Schema Zybo



















This page intentionally left blank.














B.2 zybo-ftdi.cfg original:

```
# ZYBO ft2232hq usbserial jtag

# interface ftdi
ftdi_device_desc "Digilent Adept USB Device"
ftdi_vid_pid 0x0403 0x6010

# ftdi_layout_init 0x3088 0x1f8b

# ftdi_layout_signal nTRST -data 0x1000 -oe 0x1000

# 0x2000 is reset
ftdi_layout_signal nSRST -data 0x3000 -oe 0x1000

# green MIOT LED
ftdi_layout_signal LED -data 0x0010

# ftdi_layout_signal LED -data 0x1000

# ftdi_layout_signal LED -data 0x1000
```

B.3 zybo-ftdi.cfg angepasst:

B.4 zynq 7000.cfg:

```
2 # Xilinx Zyng-7000 All Programmable SoC
   # http://www.xilinx.com/products/silicon-devices/soc/zynq-7000/index.htm
4
   set _CHIPNAME zynq
  set _TARGETNAME $_CHIPNAME.cpu
   jtag newtap zynq_pl bs -irlen 6 -ircapture 0x1 -irmask 0x03 \setminus
10
       -expected-id 0x23727093 \
11
        -expected-id 0x13722093 \
12
       -expected-id 0x03727093
13
14
   jtag newtap $_CHIPNAME dap -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id
15
        0x4ba00477
17 target create ${_TARGETNAME}O cortex_a -chain-position $_CHIPNAME.dap \
       -coreid 0 -dbgbase 0x80090000
   target create ${_TARGETNAME}1 cortex_a -chain-position $_CHIPNAME.dap \
19
        -coreid 1 -dbgbase 0x80092000
21 target smp ${_TARGETNAME}0 ${_TARGETNAME}1
23 adapter_khz 1000
25 ${_TARGETNAME}0 configure -event reset-assert-post "cortex_a dbginit"
26 ${_TARGETNAME}1 configure -event reset-assert-post "cortex_a dbginit"
```

B.5 zybo.cfg:

```
# ZYBO board
   {\it\#https://github.com/emard/wifi\_jtag/blob/master/openocd/scripts/board/}
       zybo. cfq
6 set _CHIPNAME zynq
  set _TARGETNAME $_CHIPNAME.cpu
7
   jtag newtap chip tap -irlen 6 -ircapture 0x1 -irmask 0x03 \
       -expected-id 0x23727093 \
11
       -expected-id 0x03727093 \
       -expected-id 0x13722093
12
   jtag newtap $_CHIPNAME dap -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id
        0 \times 4 \text{ ba} \\ 0 \\ 0 \\ 4 \\ 7 \\ 7
16 target create ${_TARGETNAME}O cortex_a -chain-position $_CHIPNAME.dap \
       -coreid 0 -dbgbase 0x80090000
17
_{\rm I8} target create {\_{\rm TARGETNAME}}1 cortex_a -chain-position {\_{\rm CHIPNAME.dap}}
       -coreid 1 -dbgbase 0x80092000
19
  target smp ${_TARGETNAME}0 ${_TARGETNAME}1
20
22 adapter_khz 1000
24 ${_TARGETNAME}0 configure -event reset-assert-post "cortex_a dbginit"
25 ${_TARGETNAME}1 configure -event reset-assert-post "cortex_a dbginit"
  script ps7_init_modified.tcl
   \# http://openocd.org/doc/html/CPU-Configuration.html\#targetevents
30 ${_TARGETNAME}0 configure -event reset-init {
    echo "Running reset init script for Zybo"
     # Reset script for AT91EB40a
32
  # map_OCM_low
33
    initPS
35 }
38
  init
   scan_chain
40 halt
41
  #map_OCM_low
43 # initPS
```

B.6 system_debugger_using_debug_01_gettingstarted _applicationproject.elf_on_local.tcl:

```
connect -url tcp:127.0.0.1:3121
  source D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
2
      design_1_wrapper_hw_platform_0/ps7_init.tcl
3 targets -set -nocase -filter {name =~"APU*" && jtag_cable_name =~ "Digilent
       Zybo 210279573773A"} -index 0
4 loadhw -hw D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/
      design_1_wrapper_hw_platform_0/system.hdf -mem-ranges [list {0x40000000
       0xbfffffff}
  configparams force-mem-access 1
6 targets -set -nocase -filter {name =~"APU*" && jtag_cable_name =~ "Digilent
       Zybo 210279573773A"} -index 0
7 stop
8 ps7_init
  ps7_post_config
  targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
  rst -processor
targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "
      Digilent Zybo 210279573773A"} -index 0
dow D:/Vivado/01_gettingStarted/01_gettingStarted.sdk/01
       _gettingStarted_ApplicationProject/Debug/01
       _gettingStarted_ApplicationProject.elf
```

```
configparams force-mem-access 0
targets -set -nocase -filter {name = "ARM*#0" && jtag_cable_name = "Digilent Zybo 210279573773A"} -index 0
```

B.7 CLI-OpenOCD-Toolchain

```
#deep-1

meta {
    version = "2018-02-28";
    description = "Programmer description file for use with OpenOCD";
}

programmer openOCD {
    description = "OpenOCD";
    pluginid = "ch.ntb.inf.openOCDInterface";
    classname = "ch.ntb.inf.openOCDInterface.OpenOCD";
}
```

C Das ELF-Dateiformat

C 1 loop java:

```
static void reset() {
5
    US.PUTGPR(SP, stackBase + stackSize - 4); // set stack pointer
    int x00 = 0;
    int x01 = 1;
    int x02 = 2;
    x00++;
11
12
    x01++;
    x02++;
13
14
15
     int x100 = 100;
    for(int i=0; i<10; i++){
16
      x100 += 10;
17
18
19
    x100++;
21
    x100++;
    x100++;
22
    x100++;
    x100++;
     US.ASM("b -8"); // stop here
```

C 2 stabs include:

```
1 # non-stab symbol types
2 set N_UNDF, 0x0
   .set N_EXT,
   .set N\_ABS,
                     0 x 2
   .set N_TEXT,
                     0 x 4
   .set N_DATA,
                     0 x 6
   .set N_BSS,
                     0 x 8
   .set N_FN_SEQ,
   .set N_INDR,
                     0 \times 0 a
.set N_COMM,
                     0 x 1 2
11 .set N_SETA,
                     0 x 1 4
_{\rm 12} .set N_SETT,
                     0 x 16
   .set N\_SETD,
                     0 x 18
14 .set N\_SETB,
                     0 x 1 a
_{15} .set N_SETV ,
                     0 x 1 c
_{16} .set N_WARNING, 0x1e
```

```
17 .set N_FN,
                      0 x 1 f
19 # stab symbol types
set N_GSYM,
   .set N_FNAME,
                      0 x 2 2
   set N_FUN,
                      0 x 2 4
   .set N_STSYM,
                      0 x 2 6
23
   .set N_LCSYM,
                      0 x 28
24
   .set N_MAIN,
                      0 x 2 a
   .set N_ROSYM,
                      0 x 2 c
26
   .set N_PC,
27
                      0 x 3 0
28
   .set N_NSYMS,
                      0 x 3 2
   .set N_NOMAP,
29
                      0 \times 34
   .set N_MAC_DEFINE, 0x36
   .set N_OBJ,
                      0 x 38
31
   .set N_MAC_UNDEF, 0x3a
32
   .set N_OPT,
                     0 x 3 c
   .set N_RSYM,
                      0 x 4 0
34
   .set N_M2C,
35
                      0 x 4 2
   .set N_SLINE,
                      0 \times 44
                      0 x 4 6
   .set N_DSLINE,
37
   .set N_BSLINE,
                        0 x 48
   .set N_BROWS,
                      0 x 48
   .set N_DEFD,
                      0 \times 4 a
40
   .set N_FLINE,
                      0 x 4 c
   .set N_EHDECL,
                       0 x 5 0
42
43
   .set N_MOD2,
                      0 x 5 0
   .set N_CATCH,
                      0 x 5 4
   .set N_SSYM,
                      0 \times 60
45
   .set N_ENDM,
                      0x62
   #.set N_SO,
                      0 x 1 0 0
   .set N_SO,
                      0 x 6 4
48
   .set N_LSYM,
                      0 x 8 0
   .set N_BINCL,
                      0 x 8 2
50
   .set N_SOL,
51
                      0 x 8 4
   .set N_PSYM,
                      0 xa0
   set N_EINCL,
                      0 \times a 2
53
   .set N_ENTRY,
                      0xa4
   .set N_LBRAC,
                      0 x c 0
   .set N_EXCL,
56
                      0 x c 2
   .set N_SCOPE,
                      0 x c 4
   .set N_RBRAC,
                      0 x e 0
58
   .set N_BCOMM,
59
                      0 x e 2
   .set N_ECOMM,
                      0 x e 4
   .set N_ECOML,
                      0 x e 8
61
   .set N_WITH,
                      0 xea
   .set N_NBTEXT,
                       0 x f 0
   .set N_NBDATA,
                        0 x f 2
64
65 .set N_NBBSS,
                      0 \times f 4
   .set N_NBSTS,
                      0 x f 6
67 .set N_NBLCS,
                      0 \times f8
```

C.3 loopExample.c

```
int global = 111;
  int c_entry() {
    int x00 = 0;
     int x01 = 10;
    int x02 = 20;
    x00++;
     x01++;
    x02++;
10
11
    register int s=1;
12
     float float0=1.1;
     int int0 = 10;
13
     for(int i=0; i<=2; i++) {
14
15
      int0=int0+10;
16
    int0 = int0 + s;
     int0 = int0 + s;
18
    int0 = int0 + s;
19
     int0 = int0 + s;
```

```
21
22 while(1);
23 return 0;
24 }
```

C.4 make loopExample.ps1

```
# Add the path for the GNU Arm Embedded Toolchain to the 'Env:Path'
   $Env: Path += ";D:\GNUArmEmbeddedToolchain\7-2018-q2-update\bin"
  # Change to directory containing the program
   cd M:\MA\stabs\cExample
  # Compile the C test program with automatic generated stabs
                 compile and assemble, but do not link.
      * - c
      * - 00
                no optimization
       * -march = armv7 - a
                          compile for architecture armu7
                compile with debugsymbols
       * - g
      * -gstabs compile with stabs debug symbols
   arm-none-eabi-gcc -c -march=armv7-a -00 -g -gstabs loopExample.c -o
14
       loopExample.o
  # Disassemble object file again
16
                        : disassemble the executable code section : include all STABS informations
17
  # * --disassemble
       * -- disassemble
19 arm-none-eabi-objdump -d -G loopExample.o > loopExample.Sd
22
  # Build for host
gcc -std=c99 -g loopExample.host.c -o loopExample.host.a
```

C.5 loopExample.Sd

```
file format elf32-littlearm
  loopExample.o:
4 Contents of .stab section:
   Symnum n_type n_othr n_desc n_value n_strx String
          HdrSym 0
                        84
                                000007e4 1
                                00000000 15
          SO
                                                loopExample.c
                0
                        2
9
                                00000000 29
10
  1
          прт
                 Λ
                        Λ
                                                gcc2_compiled.
                        0
                                00000000 44
                                                int:t(0,1)=r(0,1)
11
          LSYM
                0
       ; -2147483648;2147483647;
   3
         LSYM 0 0
                                00000000 86
                                                 char:t(0,2)=r(0,2);0;255;
12
          LSYM
                 0
                        0
                                00000000 112
                                                long int:t(0,3)=r(0,3)
13
       ; -2147483648;2147483647;
          LSYM
                                00000000 159
                                                unsigned int:t(0,4)=r(0,4)
                0
                        0
14
       ;0;4294967295;
                                00000000 200
                                                long unsigned int:t(0,5)=r(0,5)
15
          LSYM 0
                        0
       ;0;4294967295;
                                00000000 246
                                                 __int128:t(0,6)=r(0,6);0;-1;
   7
          LSYM 0
                        0
16
          LSYM
                 0
                        0
                                00000000 275
                                                 __int128 unsigned:t(0,7)=r(0,7)
17
   8
       ;0;-1;
                                00000000 313
18
   9
          I.SYM
                0
                        0
                                                long long int:t(0,8)=r(0,8)
       ; -0;4294967295;
                                00000000 356
         LSYM 0
                                                long long unsigned int:t(0,9)=r
19
       (0,9);0;-1;
                                00000000 399
                                                 short int: t(0,10) = r(0,10)
20
  11
          LSYM
                        0
       ; -32768;32767;
  12
          LSYM
                0
                        0
                                00000000 439
                                                 short unsigned int:t(0,11)=r
       (0,11);0;65535;
                                00000000 483
                                                 signed char: t(0,12) = r(0,12)
22
  1.3
          LSYM 0
                         0
       ; -128;127;
          LSYM 0
                        0
                                00000000 521
                                                unsigned char: t(0,13) = r(0,13)
23 14
       ;0;255;
24 15
         LSYM
                        0
                                00000000 558
                                                float: t(0,14) = r(0,1);4;0;
                0
                                                 double:t(0,15)=r(0,1);8;0;
          LSYM
                                00000000 584
25 16
                        0
  17
          LSYM
                        0
                                00000000 611
                                                 long double: t(0,16) = r(0,1);8;0;
```

```
18
           LSYM
                  0
                          0
                                  00000000 643
                                                    short _Fract: t(0,17) = r(0,1)
       ;1;0;
28
   19
           I.S Y M
                  0
                          0
                                  00000000 676
                                                    _Fract: t(0,18) = r(0,1);2;0;
                                                    long _Fract: t(0,19) = r(0,1);4;0;
           LSYM
                                  00000000 703
                                                   long long _Fract: t(0,20) = r(0,1)
   21
           LSYM
                  0
                                  00000000 735
30
                          0
       ;8;0;
   22
           LSYM
                                  00000000 772
                                                   unsigned short _Fract:t(0,21)=r
31
       (0,1);1;0;
           LSYM
                          0
                                  00000000 814
                                                    unsigned _Fract: t(0,22) = r(0,1)
32
   23
       ;2;0;
           LSYM
                                  00000000 850
                                                   unsigned long _Fract:t(0,23)=r
33
   24
                  0
                          0
       (0,1);4;0;
                                  00000000 891
34
   25
           LSYM
                  0
                          0
                                                   unsigned long long _Fract:t
       (0,24)=r(0,1);8;0;
   26
           LSYM
                 0
                          0
                                  00000000 937
                                                    _Sat short _Fract:t(0,25)=r
35
        (0,1);1;0;
   27
           LSYM
                  0
                          0
                                  00000000 975
                                                    _Sat _Fract: t(0,26) = r(0,1);2;0;
           LSYM
                 0
                          0
                                  00000000 1007
                                                    _Sat long _Fract: t(0,27) = r(0,1)
   28
37
        ;4;0;
   29
          LSYM
                                  00000000 1044
                                                    _Sat long long _Fract:t(0,28)=r
38
       (0,1);8;0;
   30
           LSYM
                  0
                          0
                                  00000000 1086
                                                    _Sat unsigned short _Fract:t
39
       (0,29)=r(0,1);1;0;
                                  00000000 1133
40
   31
           LSYM
                 0
                          0
                                                    _Sat unsigned _Fract:t(0,30)=r
       (0,1);2;0;
                  0
                                  00000000 1174
                                                    _Sat unsigned long _Fract:t
   32
          LSYM
41
       (0,31)=r(0,1);4;0;
                                  00000000 1220
42
           LSYM 0
                          0
                                                    _Sat unsigned long long _Fract:
       t(0,32)=r(0,1);8;0;
   34
           I.S Y M
                  0
                          0
                                  00000000 1271
                                                    short _{Accum}: t(0,33) = r(0,1)
43
       ;2;0;
   35
           LSYM
                          0
                                  00000000 1304
                                                    Accum:t(0,34)=r(0,1);4;0;
44
                  0
           LSYM
                  0
                          0
                                  00000000 1331
                                                    long _Accum: t(0,35) = r(0,1);8;0;
   36
           LSYM
                  0
                          0
                                  00000000 1363
                                                   long long _Accum: t(0,36) = r(0,1)
   37
46
        ;8;0;
          LSYM
                                  00000000 1400
   38
                          0
                                                    unsigned short _Accum:t(0,37)=r
       (0,1);2;0;
                                                    unsigned _Accum:t(0,38)=r(0,1)
48
   39
           LSYM
                  Λ
                          Λ
                                  00000000 1442
       ;4;0;
49
   40
           LSYM
                 0
                          0
                                  00000000 1478
                                                   unsigned long _Accum: t(0,39)=r
        (0,1);8;0;
                 0
                                  00000000 1519
                                                   unsigned long long _Accum:t
   41
          LSYM
50
       (0,40)=r(0,1);8;0;
   42
           LSYM
                 0
                          0
                                  00000000 1565
                                                    Sat short Accum:t(0.41)=r
51
       (0,1);2;0;
52
   43
           I.S Y M
                  0
                          0
                                  00000000 1603
                                                    _Sat _Accum: t(0,42) = r(0,1);4;0;
                                  00000000 1635
                                                    _Sat long _Accum: t(0,43) = r(0,1)
           LSYM
                  0
                          0
53
        ;8;0;
   45
           LSYM
                  0
                          0
                                  00000000 1672
                                                    _Sat long long _Accum:t(0,44)=r
54
       (0,1);8;0;
                                  00000000 1714
                                                    _Sat unsigned short _Accum:t
55
   46
           I.S Y M
                 0
                          0
       (0,45)=r(0,1);2;0;
           LSYM
                                  00000000 1761
56
   47
                 0
                          0
                                                    _Sat unsigned _Accum: t(0,46) = r
       (0,1);4;0;
                                  00000000 1802
          LSYM
                  0
                                                    _Sat unsigned long _Accum:t
57
       (0,47)=r(0,1);8;0;
   49
           LSYM
                 0
                          0
                                  00000000 1848
                                                    _Sat unsigned long long _Accum:
58
       t(0,48)=r(0,1);8;0;
59
   50
           I.S Y M
                  0
                          0
                                  00000000 1899
                                                   void:t(0,49)=(0,49)
           GSYM
                  0
                          0
                                  00000000 1919
                                                   global: G(0,1)
   51
           FUN
                                  00000000 1933
   52
                  0
                          0
                                                    c_entry: F(0,1)
61
           SLINE 0
   5.3
                          4
                                  00000000
62
           SLINE
                          5
                                  000000c 0
63
   54
                  0
           SLINE
   55
                  0
                                  00000014 0
64
                          6
   56
           SLINE
                  0
                          7
                                  000001c 0
   57
           SLINE
                  0
                          8
                                  00000024 0
66
           SITNE
                          9
                                  00000030 0
67
   5.8
                  0
           SLINE
                          10
                                  0000003c 0
   59
                  0
   60
           SLINE
                  0
                          11
                                  00000048 0
69
70
   61
           SLINE
                  0
                          12
                                  0000004c 0
   62
           SLINE
                  0
                          13
                                  00000058 0
   63
           SLINE
                  0
                          14
                                  00000060 0
72
   64
           SLINE
                  0
                          15
                                  0000006c 0
73
   65
           SLINE
                          14
                                  00000078 0
74
           SITNE
                 0
                                  00000084 0
   66
                          14
75
```

```
67
           SLINE 0
                         17
                                  00000090 0
           SLINE 0
SLINE 0
   68
                                  0000009c 0
77
                          18
78
   69
                          19
                                  000000a8 0
           SLINE 0
                          20
                                  000000ъ4 0
           SLINE 0
                          22
                                  000000c0 0
80
   71
   72
           LSYM
                  0
                          0
                                  fffffff0 1948
                                                   x00:(0,1)
81
   73
           LSYM 0
                         0
                                  ffffffec 1958
                                                   x01:(0,1)
82
                 0
           LSYM
                                  ffffffe8 1968
                                                   x02:(0,1)
83
   74
                         Ω
   75
           RSYM
                  0
                         0
                                  00000004 1978
                                                   s:r(0,1)
   76
           LSYM
                 0
                         0
                                 ffffffe4 1987
                                                   float0:(0,14)
85
           LSYM
                  0
                                 fffffff8 2001
   77
                         0
                                                   int0:(0,1)
   78
           LBRAC 0
                          0
                                  00000000 0
                                 fffffff4 2012
           LSYM
                                                   i:(0,1)
88
   79
                  0
                         0
   80
           LBRAC 0
                          0
                                  00000060 0
                                  00000090 0
   81
           RBRAC
                  0
                          0
90
           RBRAC 0
                                  00000064 0
91
   82
                         0
   83
           SO
                  0
                          0
                                  000000c4 0
93
   Disassembly of section .text:
   00000000 <c_entry>:
       0: e92d0810 push {r4, fp}
       4: e28db004
                    add fp, sp, #4
       8: e24dd018
                    sub sp, sp, #24
      c: e3a03000
                    mov r3, #0
101
     10: e50b3010
                    str r3, [fp, #-16]
102
      14: e3a0300a
                    mov r3, #10
103
     18: e50b3014
                    str r3, [fp, #-20]; 0xffffffec
104
     1c: e3a03014 mov r3, #20
      20: e50b3018
                    str r3, [fp, #-24]
                                          ; 0xffffffe8
106
                    ldr r3, [fp, #-16]
     24: e51b3010
107
     28: e2833001
                    add r3, r3, #1
     2c: e50b3010 str r3, [fp, #-16]
30: e51b3014 ldr r3, [fp, #-20] ; 0xffffffec
109
110
      34: e2833001 add r3, r3, #1
111
     38: e50b3014
                    str r3, [fp, #-20] ; 0xffffffec
ldr r3, [fp, #-24] ; 0xffffffe8
112
113
     3c: e51b3018
                    add r3, r3, #1
      40: e2833001
114
     44: e50b3018
                    str r3, [fp, #-24] ; 0xffffffe8
115
      48: e3a04001
                    mov r4, #1
      4c: e30c3ccd movw r3, \#52429; 0xcccd
117
     50: e3433f8c movt r3, #16268 ; 0x3f8c
118
119
      54: e50b301c
                    str r3, [fp, #-28]; 0xffffffe4
     58: e3a0300a
                    mov r3, #10
120
                    str r3, [fp, #-8]
     5c: e50b3008
121
      60: e3a03000
122
                    mov r3, #0
                    str r3, [fp, #-12]
     64: e50b300c
123
      68: ea000005 b 84 < c_entry + 0x84 >
     6c: e51b3008
                    ldr r3, [fp, #-8]
125
                    add r3, r3, #10
     70: e283300a
126
      74: e50b3008
                    str r3, [fp, #-8]
     78: e51b300c
                    ldr r3, [fp, #-12]
128
                    add r3, r3, #1
129
     7c: e2833001
      80: e50b300c
                    str r3, [fp, #-12]
130
     84: e51b300c
                    ldr r3, [fp, #-12]
131
     88: e3530002
                    cmp r3, #2
132
     8c: dafffff6
                    ble 6c <c_entry+0x6c>
133
134
     90: e51b3008
                    ldr r3, [fp, #-8]
      94: e0833004
                    add r3, r3, r4
     98: e50b3008
                    str r3, [fp, #-8]
136
     9c: e51b3008
137
                    ldr r3, [fp, #-8]
     a0: e0833004
                    add r3, r3, r4
138
     a4: e50b3008
                    str r3, [fp, #-8]
139
      a8: e51b3008
                    ldr r3, [fp, #-8]
      ac: e0833004
                    add r3, r3, r4
141
     b0: e50b3008
                    str r3, [fp, #-8]
142
     b4: e51b3008 ldr r3, [fp, #-8]
                    add r3, r3, r4
str r3, [fp, #-8]
     b8: e0833004
144
145
     bc: e50b3008
      c0: eafffffe b c0 <c_entry+0xc0>
```

C.6 Reset Java:

```
* Copyright 2011 - 2013 NTB University of Applied Sciences in Technology
2
   * Buchs, Switzerland, http://www.ntb.ch/inf
    * Licensed under the Apache License, Version 2.0 (the "License");
   * you may not use this file except in compliance with the License.
    * You may obtain a copy of the License at
    * http://www.apache.org/licenses/LICENSE-2.0
10
   * Unless required by applicable law or agreed to in writing, software * distributed under the License is distributed on an "AS IS" BASIS,
12
   * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
13
    * See the License for the specific language governing permissions and
    * limitations under the License.
15
16
18
   package ch.ntb.inf.deep.runtime.zynq7000;
import ch.ntb.inf.deep.runtime.IdeepCompilerConstants;
   import ch.ntb.inf.deep.runtime.arm32.Iarm32;
  import ch.ntb.inf.deep.runtime.arm32.ARMException;
23 import ch.ntb.inf.deep.unsafe.US;
   * 13.05.16 NTB/Urs Graf creation
26
27
   * /
   /**
28
   * The class for the ARM reset exception.
29
   * The stack pointer will be initialized and the program counter will be
    * set to the beginning of the class initializer of the kernel.
32
   * Cauthor Urs Graf
34
   class Reset extends ARMException implements Iarm32, Izybo7000,
35
      IdeepCompilerConstants {
   // static int g = 5555;
36
37
    static void reset() {
      int stackOffset = US.GET4(sysTabBaseAddr + stStackOffset);
39
       int stackBase = US.GET4(sysTabBaseAddr + stackOffset + 4);
       int stackSize = US.GET4(sysTabBaseAddr + stackOffset + 8);
41
       US.PUTGPR(SP, stackBase + stackSize - 4); // set stack pointer
42
43
      int x00 = 0;
44
      int x01 = 10;
45
       int x02 = 20;
      x00++;
47
      x01++;
      x02++;
49
50
      int x100 = 100;
       for(int i=0; i<10; i++){
52
                x100 += 10:
53
55
      x100++;
56
      x100++;
57
      x100++;
58
       x100++;
      x100++;
60
       US.ASM("b -8"); // stop here
63
65 }
```

C.7 loopMachineCode.txt:

```
Code for Method: ch/ntb/inf/deep/runtime/zynq7000/Reset.reset()V
B3010004 [0x0] movw R0, #4100
B4101000 [0x4] ldr R1, [R0], #-0
B2810D40 [0x8] add R0, R1, #4096
B2802004 [0xc] add R2, R0, #4
```

```
[0x10] ldr R0, [R2], #-0
[0x14] add R2, R1, #4096
[0x18] add R1, R2, #8
      E4120000
      E2812D40
                [0x18]
     E2821008
                          ldr R2, [R1], #-0
     E4112000
                [0x1c]
                 [0x20]
                          add R1, R0, R2, 0 sub R0, R1, #4
     E0801002
10
11
     E2410004
                 [0x24]
     E1A0D000
                 [0x28] mov R13, R0
12
     E3000000
                 [0x2c]
                          movw R0, #0
13
     E300100A
                 [0x30]
                          movw R1, #10
14
     E3002014 [0x34] movw R2, #20
15
     E2803001 [0x38] add R3, R0, #1
                          add R0, R1, #1
add R0, R2, #1
17
     E2810001
                 [0x3c]
     E2820001 [0x40]
18
                          movw R0, #100
movw R1, #0
     E3000064
                [0x44]
     E3001000
                 [0x48]
20
     EA000001 [0x4c]
                          b 12, [0x58]
21
     E280000A [0x50] add R0, R0, #10
                          add R1, R1, #1 cmp R1, #10
     E2811001
                 [0x54]
23
24
     E351000A
                 [0x58]
     BAFFFFFB [0x5c]
                          b if less -12, [0x50]
25
                [0x60]
                          add R1, R0, #1 add R0, R1, #1
     E2801001
26
27
     E2810001
                 [0x64]
     E2801001 [0x68]
                          add R1, R0, #1
28
                          add R0, R1, #1 add R1, R0, #1
     E2810001 [0x6c]
29
     E2801001
                 [0x70]
     EAFFFFFE [0x74] b 0, [0x74]
31
```

C.8 loop.S:

```
.global _start
   .org 0x000000
4
   .text
   Ltext0:
7 _start:
   _reset:
   c entry:
10 movw R13, #1024
12
   movw R0, #0
   movw R1, #10
   movw R2, #20
14
   add R3, R0, #1
15
   add R0, R1, #1
   add R0, R2, #1
17
   movw R0, #100
   movw R1, #0
20
   b CHECK_LOOP_EXIT
   START_LOOP_BODY:
^{22} \, add \,R\,0 , \,R\,0 , \,\#\,1\,0
   add R1, R1, #1
   CHECK_LOOP_EXIT:
   cmp R1, #10
   blt START_LOOP_BODY
   add R1, R0, #1
27
   add R0, R1, #1
   add R1, R0, #1
   add R0, R1, #1 add R1, R0, #1
32 END:
33 b END
```

C.9 loopWithAssembler.S:

```
9 .stabs "unsigned int:t(0,4)=r(0,4);0;4294967295;",N_LSYM,0,0,0
   .stabs "long unsigned int:t(0,5)=r(0,5);0;4294967295;",N_LSYM,0,0,0
  .stabs "__int128:t(0,6)=r(0,6);0;-1;",N_LSYM,0,0,0
11
12 .stabs "__int128 unsigned:t(0,7)=r(0,7);0;-1;",N_LSYM,0,0,0
   .stabs "long long int:t(0,8)=r(0,8);-0;4294967295;",N_LSYM,0,0,0
   .stabs "long long unsigned int:t(0,9)=r(0,9);0;-1;",N_LSYM,0,0,0
   stabs "short int:t(0,10)=r(0,10);-32768;32767;",N_LSYM,0,0,0
15
   .stabs "short unsigned int:t(0,11)=r(0,11);0;65535;",N_LSYM,0,0,0
   .stabs "signed char:t(0,12)=r(0,12);-128;127;",N_LSYM,0,0,0
   stabs "unsigned char:t(0,13)=r(0,13);0;255;",N_LSYM,0,0,0
18
   .stabs "float:t(0,14)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "double:t(0,15)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "long double:t(0,16)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "_Float32:t(0,17)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "_Float64:t(0,18)=r(0,1);8;0;",N_LSYM,0,0,0
23
   stabs "_Float32x:t(0,19)=r(0,1);8;0;",N_LSYM,0,0,0
   stabs "short _Fract: t(0,20) = r(0,1); 1; 0; ", N_LSYM, 0, 0, 0
   .stabs "_Fract:t(0,21)=r(0,1);2;0;",N_LSYM,0,0,0
   .stabs "long _Fract:t(0,22)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "long long _Fract: t(0,23) = r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "unsigned short _Fract:t(0,24)=r(0,1);1;0;",N_LSYM,0,0,0
.stabs "unsigned _Fract:t(0,25)=r(0,1);2;0;",N_LSYM,0,0,0
   .stabs "unsigned long _Fract:t(0,26)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "unsigned long long _Fract: t(0,27) = r(0,1);8;0; ", N_LSYM,0,0,0
   .stabs "_Sat short _Fract:t(0,28)=r(0,1);1;0;",N_LSYM,0,0,0
   .stabs "_Sat _Fract:t(0,29)=r(0,1);2;0;",N_LSYM,0,0,0
34
   .stabs "_Sat long _Fract:t(0,30)=r(0,1);4;0;",N_LSYM,0,0,0
35
   .stabs "_Sat long long _Fract: t(0,31) = r(0,1);8;0; ", N_LSYM,0,0,0
   .stabs "_Sat unsigned short _Fract:t(0,32)=r(0,1);1;0;",N_LSYM,0,0,0
   .stabs "_Sat unsigned _Fract:t(0,33)=r(0,1);2;0;",N_LSYM,0,0,0
   .stabs "_Sat unsigned long _Fract:t(0,34)=r(0,1);4;0;",N_LSYM,0,0,0
.stabs "_Sat unsigned long long _Fract:t(0,35)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "short _Accum: t(0,36) = r(0,1);2;0; ", N_LSYM,0,0,0
   .stabs "_Accum:t(0,37)=r(0,1);4;0;",N_LSYM,0,0,0
42
   .stabs "long _Accum:t(0,38)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "long long _Accum:t(0,39)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "unsigned short _Accum:t(0,40)=r(0,1);2;0;",N_LSYM,0,0,0
   .stabs "unsigned _Accum:t(0,41)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "unsigned long _Accum:t(0,42)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "unsigned long long _Accum:t(0,43)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "_Sat short _Accum:t(0,44)=r(0,1);2;0;",N_LSYM,0,0,0
   .stabs "_Sat _Accum:t(0,45)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "_Sat long _Accum:t(0,46)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "_Sat long long _Accum: t(0,47) = r(0,1);8;0; ", N_LSYM,0,0,0
   .stabs "_Sat unsigned short _Accum:t(0,48)=r(0,1);2;0;",N_LSYM,0,0,0
   .stabs "_Sat unsigned _Accum:t(0,49)=r(0,1);4;0;",N_LSYM,0,0,0
   .stabs "_Sat unsigned long _Accum:t(0,50)=r(0,1);8;0;",N_LSYM,0,0,0
.stabs "_Sat unsigned long long _Accum:t(0,51)=r(0,1);8;0;",N_LSYM,0,0,0
   .stabs "void:t(0,52)=(0,52)", N_LSYM,0,0,0
58
   .stabs "_start:F(0,1)",N_FUN,0,0,_start
   .stabs "c_entry:F(0,1)", N_FUN,0,0,c_entry
   #.stabs "reset:F(0,1)", N_FUN,0,0,_reset
61
64 #.global reset
   .stabs "int:t2=r2; -2147483648;2147483647; ", N_LSYM, 0, 0, 0
  .org 0x000000
69
   .text
   Ltext0:
73
   _start:
74
   _reset:
75
   c_entry:
   # US.PUTGPR(SP, 1024); // set stack pointer
   .stabn N_SLINE, 0, 5, LM5
77
   I.M.5 :
   movw R13, #1024
82 # int x00 = 0;
83 .stabn N_SLINE, 0, 7, LM7
```

```
84 .stabs "x00:r(0,1)", N_RSYM, 0,4,0
85 LM7:
86 movw RO, #0
87 # int x01 = 10;
88 .stabn N_SLINE, 0, 8, LM8
89 .stabs "x01:r(0,1)", N_RSYM,0,4,1
90 LM8:
   movw R1, #10
   # int x02 = 20;
   .stabn N_SLINE, 0, 9, LM9
   .stabs "x02:r(0,1)", N_RSYM,0,4,2
   LM9:
   movw R2, #20
   # x00++;
98
   .stabn N_SLINE, 0, 11, LM11
_{\rm 100} .stabn N_LBRAC, 0, 0, LM11
    stabs "x00:r(0,1)", N_RSYM,0,4,3
101
102 LM 1 1:
103 add R3, R0, #1
104 # x01++;
   .stabn N_SLINE, 0, 12, LM12
105
   .stabs "x01:r(0,1)", N_RSYM, 0,4,0
106
   LM12:
107
   add R0, R1, #1
109 # x02++;
_{\rm 110} \, stabn \,N_{-}SLINE\,,\, 0 , 13 , LM13
    .stabs "x02:r(0,1)", N_RSYM, 0,4,0
112 LM 1 3:
113 add R0, R2, #1
114
115 # int x100 = 100;
.stabn N_SLINE, 0, 15, LM15
    stabs "x100:r(0,1)", N_RSYM, 0,4,0
117
118 LM15:
119 movw RO, #100
120
121
122 .stabn N_RBRAC, 0, 0, LM27
123
125 # for(int i=0; i<10; i++){
_{\rm 126} .stabn N_SLINE, 0, 16, LM16
    .stabs "i:r(0,1)", N_RSYM,0,4,1
128 LM 16:
129
   movw R1, #0
   # jump to check loop exit condition
131 b CHECK_LOOP_EXIT
   # x100 += 10;
133
   .stabn N_SLINE, 0, 17, LM17
134
135 LM17:
136 START_LOOP_BODY:
137 add RO, RO, #10
138 # (i++)
   .stabn N_SLINE, 0, 16, LM16_2
139
140 LM16_2:
141 add R1, R1, #1
142
   # (i<10)
    .stabn N_SLINE, 0, 16, LM16_3
143
144 LM16_3:
145 CHECK_LOOP_EXIT:
   cmp R1, #10
147 #
        branch if less than 0 to relative position -12
148 blt START_LOOP_BODY
149
150
151 # x100++;
   .stabn N_SLINE, 0, 20, LM20
152
153
   I.M 2.0:
154 add R1, R0, #1
155 # x100++;
   .stabn N_SLINE, 0, 21, LM21
156
157 LM21:
158 add RO, R1, #1
```

```
159 # x100++;
160 .stabn N_SLINE, 0, 22, LM22 161 LM22:
162 add R1, R0, #1
163 # x100++;
    .stabn N_SLINE, 0, 23, LM23
165 LM23:
166 add RO, R1, #1
    # x100++;
   .stabn N_SLINE, 0, 24, LM24
168
   I.M 2.4:
169
    add R1, R0, #1
172 # US.ASM("b -8"); // stop here
173 .stabn N_SLINE, 0, 26, LM26
174 LM26:
175 b 0
176
   I.M 2.7:
177
    .stabs "x03:r(0,1)", N_RSYM,0,4,3
179
#.stabs "x00:(0,1)", N_LSYM, 0,0,1024
#.stabs "x01:(0,1)", N_LSYM,0,0,1024+4
#stabs "x02:(0,1)", N_LSYM,0,0,1024+8
184 .stabs "x100:(0,1)", N_LSYM, 0,0,1024+12
   .stabn N_LBRAC, 0, 0, LM5
    .stabn N_LBRAC, 0, 0, LM16
   .stabn N_RBRAC, 0, 0, LM20
    .stabn N_RBRAC, 0, 0, LM27+4
190 .stabn N_SO,0,0,LM27+4
```

C.10 make loop.ps1

```
1 # Add the path for the GNU Arm Embedded Toolchain to the 'Env:Path'
       nariable
2 $Env: Path += ";D:\GNUArmEmbeddedToolchain\7-2018-q2-update\bin"
  # Change to directory containing the program
  cd M:\MA\stabs
8 $FILENAME="loopWithSTABS"
  #$FILENAME = "loop"
11 #arm-none-eabi-as -gstabs -march=armu7-a "$FILENAME.S" -o "$FILENAME.o"
  # Assembles object file
13
      * -march=armv7-a : assemble for ARMv7 architecture
15 arm-none-eabi-as -march=armv7-a "$FILENAME.S" -o "$FILENAME.o"
17
  # Linking one single object file
  # \qquad * \quad - T t e x t = 0 x 0
                           : text section will be copied to address 0x0
       executable code)
      * - Tdata = 0 x 1 0 0 0
                           : data section will be copied to address 0x100
   arm-none-eabi-ld -Ttext=0x0 -Tdata=0x100 "$FILENAME.o" -o "$FILENAME"
   # Disassemble linked file again
                         : disassemble the executable code section
: include all STABS informations
23 # * -- disassemble
24 # * -- disassemble
25 arm-none-eabi-objdump --disassemble -G "$FILENAME.o" > "$FILENAME.Sd"
```

D Der gdb-Debugger

D.1 startGdb.ps1

```
$\frac{1}{2}$ $\frac{1}{2
```

D.2 gdblnit.txt

```
set extension-language .java minimal
file M:/MA/stabs/loop
dir M:/MA/stabs/
target remote localhost:3333
monitor reset halt
monitor halt
load
monitor reg pc 0
```