LAB 2 – Tablas de transiciones (Treball 3 y Treball 5)

Multiprocessadors (MP) · Cache con escritura inmediata

Convenciones. *petición* = `pc_val`; *lectura* = `pm_esc = 0`; *escritura* = `pm_esc = 1`; *sí* = acierto (`AF = 1` y estado válido); *no* = fallo; *m_val* = respuesta de memoria (`rm_val = 1`). Las casillas vacías no se utilizan en ese estado. La columna «(siempre)» indica que el próximo estado es el mismo para cualquier combinación de entradas.

Treball 3 – Controlador del proyecto 2

Se eliminan los estados PMX (PML, PMEA, PMEF), HECHOX (HECHOL, HECHOE) y el estado LEC en acierto de lectura.

Próximo estado

Estado	(siempre)	Pet. inicio	Pet. ¬inicio	¬Petición	Lectura sí	Lectura no	Escritura sí	Escritura no	Resp. mem. sí	Resp. mem. no
DES0		INI	DES0	DES0						
INI	ESCINI									
ESCINI	DES									
DES			CMPETIQ	DES						
CMPETIQ					DES	ESPL	ESPEA	ESPEF		
LEC	DES									
ESPL									ESB	ESPL
ESB	LEC									
ESPEA									ESCP	ESPEA
ESCP	DES									
ESPEF									DES	ESPEF

Señales de salida

`EST_DE = V` significa contenedor válido. `listo = 1` significa cache libre. Un guion indica que la señal no se utiliza (campo sin escritura).

Estado	Condición	Próx.	ET acc/esc	EST acc/esc	EST_DE	DAT acc/esc	muxE	m_pet	m_esc	m_acc	listo	finalizada
DES0	¬inicio	DES0	0/0	0/0	–	0/0	0	0	0	0	1	0
DES0	inicio	INI	0/0	0/0	–	0/0	0	0	0	0	1	0
INI	siempre	ESCINI	1/1	1/1	V	1/1	0	0	0	0	0	0
ESCINI	siempre	DES	0/0	0/0	–	0/0	0	0	0	0	0	0
DES	¬petición	DES	0/0	0/0	–	0/0	0	0	0	0	1	0
DES	petición	CMPETIQ	1/0	1/0	–	1/0	0	0	0	0	1	0
CMPETIQ	lectura, sí	DES	0/0	0/0	–	0/0	0	0	0	0	0	1
CMPETIQ	lectura, no	ESPL	0/0	0/0	–	0/0	0	1	0	1	0	0
CMPETIQ	escritura, sí	ESPEA	0/0	0/0	–	0/0	0	1	1	1	0	0
CMPETIQ	escritura, no	ESPEF	0/0	0/0	–	0/0	0	1	1	1	0	0
ESPL	¬m_val	ESPL	0/0	0/0	–	0/0	0	0	0	0	0	0
ESPL	m_val	ESB	1/1	1/1	V	1/1	1	0	0	0	0	0
ESB	siempre	LEC	0/0	0/0	–	1/0	0	0	0	0	0	0
LEC	siempre	DES	0/0	0/0	–	0/0	0	0	0	0	0	1
ESPEA	¬m_val	ESPEA	0/0	0/0	–	0/0	0	0	0	0	0	0
ESPEA	m_val	ESCP	0/0	0/0	–	1/1	0	0	0	0	0	0
ESCP	siempre	DES	0/0	0/0	–	0/0	0	0	0	0	0	0
ESPEF	¬m_val	ESPEF	0/0	0/0	–	0/0	0	0	0	0	0	0
ESPEF	m_val	DES	0/0	0/0	–	0/0	0	0	0	0	0	0

Treball 5 – Controlador del proyecto 3 (con muxL)

Se elimina por completo el estado LEC, tanto en acierto como en fallo de lectura. Se añade la señal de salida `muxL` (0 = dato leído de la cache, 1 = dato del bus). En el estado ESB se activa `muxL = 1` y `finalizada = 1`: el dato leído de memoria se entrega al consumidor por el bypass mientras la cache termina de actualizarse.

Próximo estado

Estado	(siempre)	Pet. inicio	Pet. ¬inicio	¬Petición	Lectura sí	Lectura no	Escritura sí	Escritura no	Resp. mem. sí	Resp. mem. no
DES0		INI	DES0	DES0						
INI	ESCINI									
ESCINI	DES									
DES			CMPETIQ	DES						

Estado	(siempre)	Pet. inicio	Pet. ¬inicio	¬Petición	Lectura sí	Lectura no	Escritura sí	Escritura no	Resp. mem. sí	Resp. mem. no
CMPETIQ					DES	ESPL	ESPEA	ESPEF		
ESPL									ESB	ESPL
ESB	DES									
ESPEA									ESCP	ESPEA
ESCP	DES									
ESPEF									DES	ESPEF

Señales de salida

Estado	Condición	Próx.	ET acc/esc	EST acc/esc	EST_DE	DAT acc/esc	muxE	muxL	m_pet	m_esc	m_acc	listo	finalizada
DES0	¬inicio	DES0	0/0	0/0	–	0/0	0	0	0	0	0	1	0
DES0	inicio	INI	0/0	0/0	–	0/0	0	0	0	0	0	1	0
INI	siempre	ESCINI	1/1	1/1	V	1/1	0	0	0	0	0	0	0
ESCINI	siempre	DES	0/0	0/0	–	0/0	0	0	0	0	0	0	0
DES	¬petición	DES	0/0	0/0	–	0/0	0	0	0	0	0	1	0
DES	petición	CMPETIQ	1/0	1/0	–	1/0	0	0	0	0	0	1	0
CMPETIQ	lectura, sí	DES	0/0	0/0	–	0/0	0	0	0	0	0	0	1
CMPETIQ	lectura, no	ESPL	0/0	0/0	–	0/0	0	0	1	0	1	0	0
CMPETIQ	escritura, sí	ESPEA	0/0	0/0	–	0/0	0	0	1	1	1	0	0
CMPETIQ	escritura, no	ESPEF	0/0	0/0	–	0/0	0	0	1	1	1	0	0
ESPL	¬m_val	ESPL	0/0	0/0	–	0/0	0	0	0	0	0	0	0
ESPL	m_val	ESB	1/1	1/1	V	1/1	1	0	0	0	0	0	0
ESB	siempre	DES	0/0	0/0	–	0/0	0	**1**	0	0	0	0	**1**
ESPEA	¬m_val	ESPEA	0/0	0/0	–	0/0	0	0	0	0	0	0	0
ESPEA	m_val	ESCP	0/0	0/0	–	1/1	0	0	0	0	0	0	0
ESCP	siempre	DES	0/0	0/0	–	0/0	0	0	0	0	0	0	0
ESPEF	¬m_val	ESPEF	0/0	0/0	–	0/0	0	0	0	0	0	0	0
ESPEF	m_val	DES	0/0	0/0	–	0/0	0	0	0	0	0	0	0