LAB 2 – Tablas de transiciones (Treball 3 y Treball 5)

Multiprocessadors (MP) · Cache con escritura inmediata

Convenciones. *petición* = `pc_val`; *lectura* = `pm_esc = 0`; *escritura* = `pm_esc = 1`; *sí* = acierto (`AF = 1` y estado válido); *no* = fallo; *m_val* = respuesta de memoria (`rm_val = 1`). Las casillas vacías no se utilizan en ese estado. La columna «(siempre)» indica que el próximo estado es el mismo para cualquier combinación de entradas.

Treball 3 – Controlador del proyecto 2

Se eliminan los estados PMX (PML, PMEA, PMEF), HECHOX (HECHOL, HECHOE) y el estado LEC en acierto de lectura.

Tabla de transiciones y salidas

Estado	Petición: inicio	Petición: ¬inicio	¬Petición	Lectura: sí	Lectura: no	Escritura: sí	Escritura: no	Resp. mem.: sí	Resp. mem.: no	Incondicionales
DES0	→ INI · pc_listo=1	→ CMPETIQ · pc_listo=1 · ET_acc=1 · EST_acc=1 · DAT_acc=1	→ DES0 · pc_listo=1							
INI										→ ESCINI · ET_acc=1 · ET_esc=1 · EST_acc=1 · EST_esc=1 · EST_DE=1 · DAT_acc=1 · DAT_esc=1 · muxE=0
ESCINI										→ DES
DES	→ CMPETIQ · pc_listo=1 · ET_acc=1 · EST_acc=1 · DAT_acc=1	→ CMPETIQ · pc_listo=1 · ET_acc=1 · EST_acc=1 · DAT_acc=1	→ DES · pc_listo=1							
CMPETIQ				→ DES · rc_val=1	→ ESPL · pm_val=1 · pm_esc=0	→ ESPEA · pm_val=1 · pm_esc=1	→ ESPEF · pm_val=1 · pm_esc=1			
LEC										→ DES · rc_val=1

Estado	Petición: inicio	Petición: ¬inicio	¬Petición	Lectura: sí	Lectura: no	Escritura: sí	Escritura: no	Resp. mem.: sí	Resp. mem.: no	Incondicionales
ESPL								→ ESB · ET_acc=1 · ET_esc=1 · EST_acc=1 · EST_esc=1 · EST_DE=1 · DAT_acc=1 · DAT_esc=1 · muxE=1	→ ESPL	
ESB										→ LEC · DAT_acc=1
ESPEA								→ ESCP · DAT_acc=1 · DAT_esc=1 · muxE=0	→ ESPEA	
ESCP										→ DES
ESPEF								→ DES	→ ESPEF	

Cada casilla indica el próximo estado (→) y, separadas por «·», las salidas que se activan en ese caso; las salidas que no aparecen valen 0. `pc_listo = 1` indica cache libre; `rc_val = 1` es la respuesta válida (`finalizada`); `pm_val` es la petición a memoria y `pm_esc` su tipo (0 lectura, 1 escritura); `EST_DE = 1` marca el contenedor como válido. La columna «Incondicionales» recoge los estados cuyo próximo estado no depende de las entradas.

Treball 5 – Controlador del proyecto 3 (con muxL)

Se elimina por completo el estado LEC, tanto en acierto como en fallo de lectura. Se añade la señal de salida `muxL` (0 = dato leído de la cache, 1 = dato del bus). En el estado ESB se activa `muxL = 1` y `finalizada = 1` : el dato leído de memoria se entrega al consumidor por el bypass mientras la cache termina de actualizarse.

Tabla de transiciones y salidas

Estado	Petición: inicio	Petición: ¬inicio	¬Petición	Lectura: sí	Lectura: no	Escritura: sí	Escritura: no	Resp. mem.: sí	Resp. mem.: no	Incondicionales
DES0	→ INI · pc_listo=1	→ CMPETIQ · pc_listo=1 · ET_acc=1 · EST_acc=1 · DAT_acc=1	→ DES0 · pc_listo=1							

Estado	Petición: inicio	Petición: ¬inicio	¬Petición	Lectura: sí	Lectura: no	Escritura: sí	Escritura: no	Resp. mem.: sí	Resp. mem.: no	Incondicionales
INI										→ ESCINI · ET_acc=1 · ET_esc=1 · EST_acc=1 · EST_esc=1 · EST_DE=1 · DAT_acc=1 · DAT_esc=1 · muxE=0
ESCINI										→ DES
DES	→ CMPETIQ · pc_listo=1 · ET_acc=1 · EST_acc=1 · DAT_acc=1	→ CMPETIQ · pc_listo=1 · ET_acc=1 · EST_acc=1 · DAT_acc=1	→ DES · pc_listo=1							
CMPETIQ				→ DES · rc_val=1	→ ESPL · pm_val=1 · pm_esc=0	→ ESPEA · pm_val=1 · pm_esc=1	→ ESPEF · pm_val=1 · pm_esc=1			
ESPL								→ ESB · ET_acc=1 · ET_esc=1 · EST_acc=1 · EST_esc=1 · EST_DE=1 · DAT_acc=1 · DAT_esc=1 · muxE=1	→ ESPL	
ESB										→ DES · rc_val=1 · muxL=1
ESPEA								→ ESCP · DAT_acc=1 · DAT_esc=1 · muxE=0	→ ESPEA	
ESCP										→ DES
ESPEF								→ DES	→ ESPEF	

Misma notación que en el Treball 3: cada casilla indica el próximo estado (→) y las salidas activas, separadas por «·»; las que no aparecen valen 0, incluida muxL. muxL = 1 selecciona el dato del bus (mdato) como respuesta al consumidor.