

Multiprocessadors (MP): LAB sessió 2 Entregable

Treball 1. Construeix la taula de transicions que indiqui el proper estat i els valors de les senyals de sortida de la Figura 9 per obtenir el comportament descrit al graf de la Figura 14. La senyal de petició indica $pc_val = 1$, lectura $pm_esc = 0$, escriptura $pm_esc = 1$, encert (sí) $AF = 1$, fallada (no) $AF = 0$, resposta de memòria $rm_val = 1$.

		procesador			senyals de estado (AF, est.)				memoria			
		peticion		peticion	lectura		escritura		resp. memoria			
		inicio	início		si	no	si	no	si	no		
Estados	DES0											
	INI											
	ESCINI											
	DES											
	CMPET											
	LEC											
	HECHOL											
	PML											
	ESPL											
	ESB											
	PMEA											
	ESPEA											
	ESCP											
	PMEF											
	ESPEF											
	HECHOE											

Figura 1: Treball 1

Treball 2. Codifiqueu una descripció funcional en VHDL del controlador (fitxer `controlador.vhd`). Utilitzeu les funcions i procediments especificats en el fitxer `procedimientos_controlador_pkg.vhd`, ubicat en el mateix directori. Podeu utilitzar com a referència el controlador del laboratori previ. Un cop codificat, executeu el programa de prova amb Modelsim per comprovar el seu correcte funcionament. Adjunteu el fitxer `controlador.vhd` en el lliurament.

Treball 3. Construeix la taula de transicions que indiqui el proper estat i els valors de les senyals de sortida per al controlador del projecte 2. En aquest cas, s'eliminen els estats PMX, HECHOX i

LEC (en encert).

		procesador			senyals de estado (AF, est.)				memoria		
		peticion		peticion	lectura		escritura		resp. memoria		
		inicio	início		si	no	si	no	si	no	
Estados	DES0										
	INI										
	ESCINI										
	DES										
	CMPET										
	LEC										
	ESPL										
	ESB										
	ESPEA										
	ESCP										
	ESPEF										

Figura 2: Treball 3

Treball 4. Codifiqueu una descripció funcional en VHDL del controlador (fitxer `controlador.vhd`) per al controlador descrit al treball 3. Utilitzeu les funcions i procediments especificats en el fitxer `procedimientos_controlador_pkg.vhd`, ubicat en el mateix directori. Podeu utilitzar com a referència el controlador del treball 2. Un cop codificat, executeu el programa de prova amb Modelsim per comprovar el seu correcte funcionament. Adjunteu el fitxer `controlador.vhd` en el lliurament.

Treball 5. Construeix la taula de transicions que indiqui el proper estat i els valors de les senyals de sortida per al controlador del projecte 3 (inclosa la nova senyal muxL que controla el multiplexor). En aquest cas, s'elimina l'estat LEC en fallada.

Treball 6. Codifiqueu una descripció funcional en VHDL del controlador (fitxer `controlador.vhd`) per al controlador descrit al treball 5. Utilitzeu les funcions i procediments especificats en el fitxer `procedimientos_controlador_pkg.vhd`, ubicat en el mateix directori. A més, afegiu la funcionalitat del multiplexor muxL al fitxer `cache.vhd` situat a `cache\_con\_interface\_bus/cache\_con\_interface\_proc/cache/ensamblado/CODIGO`. El fitxer `cache.vhd` descriu l'assemblatge entre memòria, la cache, i el productor/consumidor. Utilitzeu com a referència el controlador del treball 3 i el fitxer `cache.vhd` del projecte 1. Un cop codificat, executeu el programa de prova amb Modelsim per comprovar el seu correcte funcionament. Adjunteu el fitxer `controlador.vhd` i el fitxer `cache.vhd` en el lliurament.

		procesador			señales de estado (AF, est.)				memoria			
		peticion		$\overline{\text{peticion}}$	lectura		escritura		resp. memoria			
		inicio	$\overline{\text{inicio}}$		si	no	si	no	si	no		
Estados	DES0											
	INI											
	ESCINI											
	DES											
	COMPET											
	ESPL											
	ESB											
	ESPEA											
	ESCP											
	ESPEF											

Figura 3: Treball 5