

Multiprocessadors (MP): LAB sessió 1

Introducció

En aquesta pràctica hi ha dos conjunts de projectes. En tots dos conjunts l'operació que s'efectua és la mateixa: el càlcul del màxim comú divisor.

El primer conjunt de projectes està completament implementat en VHDL. El disseny final es planteja mitjançant dissenys incrementals. L'objectiu és sedimentar conceptes; per això cal analitzar els dissenys i comprendre'ls.

En el segon conjunt de projectes el camí de dades és multicicle, amb l'objectiu de reduir el temps de cicle i incrementar la productivitat. Amb aquest conjunt es pretén consolidar els conceptes desenvolupats en el primer conjunt de projectes. El treball se centra en l'especificació del camí de dades, el control associat en VHDL i la seva comprovació posterior.

1 Màxim comú divisor

El màxim comú divisor (mcd, *greatest common divisor*, gcd) de dos o més nombres és el nombre més gran que divideix aquests nombres de manera exacta, és a dir, amb residu igual a zero.

L'algorisme d'Euclides calcula el mcd utilitzant divisions i la propietat que el mcd de dos nombres també és divisor de la seva diferència. En una divisió es distingeixen el dividend D , el divisor d , el quocient c i el residu r :

$$D = c \times d + r$$

Per tant,

$$r = D \bmod d = D - d \times \left\lfloor \frac{D}{d} \right\rfloor.$$

Aleshores,

$$\text{mcd}(a, 0) = a, \quad \text{mcd}(a, b) = \text{mcd}(a, a \bmod b).$$

Quan a i b són nombres positius, l'algorisme també es pot escriure com:

$$\begin{aligned} \text{mcd}(a, 0) &= a, \\ \text{mcd}(a, b) &= \text{mcd}(a - b, b) \quad \text{si } a > b, \\ \text{mcd}(a, b) &= \text{mcd}(a, b - a) \quad \text{si } a < b. \end{aligned}$$

En la Figura 1 es mostra un pseudocodi de l'operació.

```

seudocódigo
while (a /= b)
  if (b > a) then
    tmp := b;
    b := a;
    a := tmp;
  end if;
  a := a - b;
end loop;
mcd := a;

```

Figura 1: Pseudocodi de l'operació màxim comú divisor (mcd).

1.1 Camí de dades

En la Figura 2 es mostra el camí de dades que s'utilitza per efectuar una operació mcd. Es mostra el camí de dades per a l'operació i la lògica necessària per injectar dades. D'altra banda, es mostra el control dels registres mitjançant el permís d'escriptura.




Figura 2: Camí de dades per a una operació mcd. S'utilitza de forma repetida.

1.2 Mòdul mcd

La Figura 3 mostra el camí de dades i la unitat de control (autòmat). El camí de dades s'utilitza per encaminar la informació cap als elements que avaluen i per transferir informació entre ells. La unitat de control controla el flux d'informació entre els elements del camí de dades.




Figura 3 Esquema simplificado del camino de datos.

Figura 3: Esquema simplificat del camí de dades.

1.3 Autòmat de control

El graf de transicions entre estats del controlador es mostra a la Figura 4. La mcd està lliure (desocupada) en l'estat ESP. Mentre no hi hagi dades vàlides (**op_dis**), l'estat és ESP. Un cop les dades són vàlides, es passa a l'estat CALC. L'autòmat roman a l'estat CALC mentre no s'activa el senyal **cero**. Quan aquest senyal s'activa, l'autòmat passa a l'estat HECHO. Aquest estat indica que el resultat del càlcul està disponible a la sortida. De l'estat HECHO es passa a l'estat ESP quan es rep la indicació que el resultat ha estat consumit; en aquesta darrera fase la mcd queda preparada per a una nova operació.




Figura 4: Autòmat de control del camí de dades de la mcd.

En la Figura 5 es mostren les transicions entre estats i els valors dels senyals de sortida en funció dels senyals d'entrada de l'autòmat de la Figura 4. En horitzontal es mostren els senyals d'entrada i, en vertical, els estats. A cada casella es mostra l'estat de destí i el valor dels senyals. **En aquesta taula mxa es refereix al senyal sel de la Figura 2.**

		interfaces				interna (control)	
		op_dis	$\overline{op_dis}$	consumo	$\overline{consumo}$	cero	$\overline{cero}$
Estados	ESP	CALC	ESP				
		pe <= '1'; mxa <= '1';	pe <= '0'; mxa <= '0';				
		finalizada <= '0'; desocupada <= '1';					
	CALC					HECHO	CALC
						pe <= '0';	pe <= '1';
						mxa <= '0';	
	HECHO					finalizada <= '0'; desocupada <= '0';	
				ESP	HECHO		
				pe <= '0'; mxa <= '0';			

Figura 5: Taula de transicions.

Exercicis. Realitza els següents treballs de l'entregable: Treball 1.

2 Disseny RTL del camí de dades (mcd) i el controlador

En aquesta secció es descriuen els mòduls i els senyals del RTL de la pràctica que implementen el camí de dades i el controlador descrits anteriorment.

La Figura 6 mostra l'esquema simplificat del camí de dades del mòdul mcd i la interconnexió amb el productor i el consumidor, ja implementats en RTL a la pràctica. Podem veure que el disseny té tres etapes (ESP, CALC, HECHO). Entre dues etapes hi ha registres de desacoblament interposats, que considerarem associats a l'etapa que alimenten i que anomenarem registres d'entrada de l'etapa.




Figura 6: Esquema simplificat del camí de dades i el control de la mcd implementat en RTL.

El mòdul mcd es connecta a un productor i a un consumidor mitjançant interfícies que utilitzen un protocol llest/vàlid. Això fa que les interfícies siguin independents dels actors que interconnecten. Per descriure el canal de comunicació entre el productor i el consumidor amb la mcd i viceversa, utilitzarem dos tipus de dades definits amb el constructor **record** de VHDL (Figura 7).

En la Figura 8 es detalla l'autòmat del controlador descrit anteriorment, però utilitzant els senyals del codi RTL proporcionat.

A més, en la Figura 9 es mostra la utilització dels senyals llest/vàlid per part del productor, la mcd i el consumidor i en la Figura 10 el pseudocodi que executen el productor i el consumidor.

tipo posterior	tipo anterior	interface productor-mcd	interface mcd-consumidor
<pre> type posterior_X^a is record dat: st_dat; val: std_logic; end record posterior_X; </pre>	<pre> type anterior is record listo: std_logic; end record anterior; </pre>	<pre> pet_dv: posterior_X pet_l: anterior </pre>	<pre> resp_dv: posterior_X resp_l: anterior </pre>
a. X indica el número de elementos de tipo st_dat			

Figura 7: Especificació en VHDL de les interfícies de la mcd amb el productor i el consumidor.




Figura 8: Autòmat de la mcd amb els senyals utilitzats a les interfícies.




Figura 9: Utilització dels senyals de les interfícies pels diferents actors.

productor	consumidor
<pre> while (producción) pet_dv.dato <= producir (tiempo procesado); pet_dv.val <= '1'; wait until rising_edge(reloj) and pet_l.listo = '1'; pet_dv.val <= '0'; end loop; </pre>	<pre> while (consumición) resp_l.listo <= '1'; wait until rising_edge(reloj) and resp_dv.val = '1'; dat <= resp_dv.dat; resp_l.listo <= '0'; consumir (reg, tiempo procesado); end loop; </pre>

Figura 10: Pseudocodi dels actors productor i consumidor.

3 Projectes. Disseny seqüencial

Aquesta part de la pràctica inclou diversos projectes completament dissenyats i comprovats. La funció dels treballs sol·licitats és l'anàlisi i la comprensió dels dissenys.

Els projectes se centren en el controlador de la mcd. També s'introdueixen modificacions del camí de dades i s'analitzen les interfícies amb el productor i el consumidor. L'objectiu és dissenyar una mcd amb el control associat de manera que la latència de càlcul sigui igual a un en els casos factibles, i analitzar les interfícies eliminant possibles camins combinacionals.

El treball es planteja de forma incremental. En el primer projecte el disseny del controlador se centra en la funcionalitat, és a dir, en la comprensió de la funcionalitat del circuit.

Els projectes següents tenen com a objectiu millorar el rendiment. Per això s'eliminen estats en

el controlador o se'n modifica la funcionalitat amb l'objectiu de reduir la latència de càlcul.

Els fitxers comuns a tots els projectes tenen com a arrel el directori “proyecto 1”. Els altres projectes tenen la mateixa estructura de directoris, però només inclouen els directoris i fitxers específics del projecte. Hi ha excepcions, com alguns *packages* que especifiquen procediments. Encara que els fitxers siguin idèntics en diversos projectes, es repliquen a cada projecte amb l'objectiu d'independitzar els projectes en les proves.

3.1 Projecte 1: Disseny del controlador de la mcd

En els apèndixs 1 i 2 es detallen l'organització del projecte en directoris, la ubicació dels fitxers i els passos per efectuar la simulació amb Quartus i Modelsim.

Exercicis. Analitza els fitxers i executa el programa de prova per familiaritzar-te amb el codi. Realitza els següents treballs de l'entregable: Treball 2.

3.2 Projecte 2: Eliminació de l'estat HECHO

Podem observar que entre dues operacions consecutives hi ha dos cicles en què no s'utilitza el camí de dades. En els estats ESP i HECHO no s'està efectuant càlcul. En l'estat ESP s'emmagatzema la informació del productor als registres. En l'estat HECHO s'està esperant que el consumidor extregui el resultat. Una optimització és eliminar aquests cicles.

Autòmat de control. En la Figura 11 es mostra el diagrama de transicions entre estats quan s'elimina l'estat HECHO. Ara la indicació de finalització de l'operació és un senyal de tipus Mealy.




Figura 11: Autòmat del camí de dades amb dos estats.

En la Figura 12 es mostren les transicions entre estats i el valor dels senyals de sortida en funció de les entrades del nou autòmat amb dos estats.

		interface		interna (control), interface consumidor		
		op_dis	$\overline{op_dis}$	cero		$\overline{cero}$
				consumo	$\overline{consumo}$	
Estados	ESP	CALC	ESP			
		pe <= '1'; mxa <= '1';	pe <= '0'; mxa <= '0';			
		finalizada <= '0'; desocupada <= '1';				
	CALC			ESP	CALC	CALC
				pe <= '0'; mxa <= '0';		pe <= '1'; mxa <= '0';
				finalizada <= '1'; desocupada <= '0';		finalizada <= '0'; desocupada <= '0';

Figura 12: Taula de transicions amb dos estats.

Exercicis. Analitza els nous fitxers i executa el programa de prova del projecte 2. Realitza els següents treballs de l'entregable: Treball 3.

3.3 Projecte 3. Cicle de càlcul en l'estat ESP

L'objectiu d'aquest projecte és reduir la latència del càlcul en un cicle. Per a això, en l'estat ESP es realitzarà la primera iteració del càlcul de l'operació mcd.

Camí de dades. En aquest projecte i en el següent utilitzarem una modificació del camí de dades. En la Figura 13 es mostra el nou camí de dades. Cada registre de dades de la Figura 2 es mou a cadascuna de les entrades dels multiplexors. Els senyals de permís d'escriptura d'aquests registres són independents entre si (pe, pec).




Figura 13: Camí de dades perquè la mcd processi informació en el primer cicle.

Els registres associats a l'entrada 1 dels multiplexors (mx_ini_x) alimenten directament la lògica combinacional durant el primer cicle de càlcul. Aquests registres s'anomenen registres de desacoblament de l'etapa i emmagatzemen les dades que s'han de processar. Els registres associats a l'entrada 0 dels multiplexors (mx_ini_x) s'utilitzen durant el càlcul. En aquest context, el senyal **pe** està associat als registres de desacoblament d'entrada de l'etapa i el senyal **pec** als registres utilitzats en el camí de dades.

Autòmat de control. En la Figura 14 es mostra el diagrama de transicions entre estats per a aquest disseny, on en l'estat ESP la mcd ja avalua.




Figura 14: Autòmat de control on s'avalua des del primer cicle d'ocupació de la mcd.

En aquest disseny el senyal **desocupada** és un senyal de tipus Mealy.

En la Figura 15 es mostren les transicions entre estats i el valor dels senyals de sortida en funció de les entrades del nou autòmat.

Exercicis. Analitza els nous fitxers i executa el programa de prova del projecte 3. Realitza els següents treballs de l'entregable: Treball 4.

interfaces, interna (control),				interna (control), interface consumidor		
r_op_dis				cero		cero
consumo		consumo	cero	consumo		consumo
consumo	consumo	consumo	consumo	consumo	consumo	consumo
ESP	ESP	CALC	CALC	ESP		
pec = '0';	pec = '1';	pec = '1';	pec = '0';			
mxa <= '1';						
desocupada <= '1';	desocupada <= '0';	desocupada <= '0';	desocupada <= '1';			
finalizada <= '1';		finalizada <= '0';				
CALC				ESP	CALC	CALC
				pec = '0';	pec = '0';	pec <= '1';
				mxa <= '0';		
				desocupada <= '1';	desocupada <= '0';	desocupada <= '0';
				finalizada <= '1';		finalizada <= '0';

Figura 15: Taula de transicions amb dos estats.

4 Disseny multicicle de la mcd

En la Figura 16 es descriu un disseny alternatiu per a l'operació mcd. Per realitzar l'intercanvi dels valors a i b, utilitzant els registres, és suficient el circuit que es mostra a la part esquerra de la figura. A la part dreta es mostra la inclusió del mòdul resta i detecció de finalització ($b = 0$). Quan s'ha de realitzar un intercanvi, es selecciona l'entrada zero del multiplexor mx_a i s'activen els dos permissos d'escriptura (pe_a, pe_b). Quan s'efectua l'operació de resta es selecciona l'entrada u del multiplexor mx_a i s'activa el permís d'escriptura del registre etiquetat com a pe_a.




Figura 16: Mòdul mcd.

Per iniciar un càlcul és necessari disposar d'un camí que permeti injectar dades en el camí de dades. En la Figura 17 es mostra la inclusió de dos multiplexors per disposar d'aquesta funcionalitat.




Figura 17: Mòdul mcd amb inicialització.

Exercicis. Realitza els següents treballs de l'entregable: Treball 5.

5 Projectes. Disseny multicicle

En aquesta part de la pràctica cal codificar en VHDL el camí de dades i dissenyar i codificar el controlador de la Figura 17. S'utilitza la mateixa organització de directoris que en el conjunt de

projectes previ. En l'Apèndix 3 es mostra l'organització en directoris i la ubicació dels fitxers dels tres projectes del disseny multicicle. En l'Apèndix 4 es detalla la simulació.

5.1 Projecte 1: Implementació del disseny multicicle

Exercicis. Realitza els següents treballs de l'entregable: Treball 6, 7.

5.2 Projecte 2: Eliminació de l'estat HECHO

En el següent projecte s'elimina l'estat HECHO de manera similar a la Secció 3.2.

Exercicis. Realitza els següents treballs de l'entregable: Treball 8.

Appendices

Apèndix 1: Disseny seqüencial. Organització dels fitxers

En la Figura 18 es mostra l'estructura de directoris del projecte 1. Els directoris *_pkg contenen fitxers VHDL. Els altres directoris fulla contenen un directori CODIGO amb els fitxers VHDL. El directori **componentes** inclou els elements que s'utilitzen per assemblar el camí de dades; **control/CODIGO** inclou el fitxer de l'autòmat de control; **ensamblado/CODIGO** conté la descripció estructural de la mcd; **mcd_interface/CODIGO** conté el mòdul *etapa_mcd*; i **tipos_constantes_pkg** ubica tipus i constants del disseny.




Figura 18: MCD. Projecte 1. Organització dels directoris.

Apèndix 2: Disseny seqüencial. Simulació

A.2.1 MCD

El directori que conté el mòdul *etapa_mcd* s'anomena *mcd_interface* i està ubicat al primer nivell de directoris. Els fitxers *.qsf i *.qpf del directori QUARTUS especifiquen el projecte Quartus (Figura 19).

El directori "mcd_interface" inclou el directori PRUEBAS (Figura 20). En aquest directori s'inclou, entre d'altres, el programa de prova.

Herramienta	Directorio	Directorio
Quartus	ENSAMBLADO	QUARTUS
Modelsim		PRUEBAS
		RESULTADOS

Figura 19: Directoris utilitzats per Quartus i Modelsim.

A.2.2 Programa de prova

El programa de prova inclou, entre altres processos, un procés productor i un procés consumidor. Aquests processos se sincronitzen amb la mcd mitjançant el protocol llest/vàlid (Figura 21).

Directorio	Directorio	Comentario
PRUEBAS		
	prueba_ensamblado.vhd	Programa de pruebas
	procedimientos_prueba_pkg.vhd	Procedimientos para iniciar operaciones y capturar resultados
	formato_ventanas.do	Ficheros utilizados por Modelsim para formatear la ventana temporal.
	wave.do	

Figura 20: Directoris utilitzats per a les proves.

Productor	Consumidor
producción	...
wait until rising_edge(reloj) and listo = '1'	wait until rising_edge(reloj) and valido = '1'
...	consumo

Figura 21: Seqüència d'operacions en el programa de prova.

A.2.3 Evolució dels senyals del camí de dades

En la Figura 22 i la Figura 23 es descriuen alguns dels senyals del camí de dades mostrats a la finestra temporal de Modelsim. Alguns senyals han estat declarats com a tipus **record**; per visualitzar-los individualment cal desplegar-los. Els senyals de més d'un bit es representen com a **unsigned**.

1	/prueba_etapa_mcd/ciclo	ciclo
2	/prueba_etapa_mcd/reloj	reloj
3	//prueba_etapa_mcd/pcero	puesta a cero. Inicialización
	Flujo de informacion	
	Productor	
4	/prueba_etapa_mcd/a	dato de entrada
5	/prueba_etapa_mcd/b	dato de entrada
	Interface Pro-mcd	
6	/prueba_etapa_mcd/val_lista_Pro_mcd	protocolo productor/mcd
	Estado automata y salida mcd	
7	/prueba_etapa_mcd/pr_mcd/pr_mcd/cnt/estado	estado del controlador
8	/prueba_etapa_mcd/pr_mcd/pr_mcd/cnt/prxestado	próximo estado del controlador
9	/prueba_etapa_mcd/s	salida de la mcd
	Interface mcd_Consumu	
10	/prueba_etapa_mcd/val_lista_mcd_Consumu	protocolo mcd/consumidor
	Consumidor	
11	/prueba_etapa_mcd/DATextraido	dato extraido
	Registros	
12	/prueba_etapa_mcd/pr_mcd/pr_mcd/cam/reg_a	salida del registro a
13	/prueba_etapa_mcd/pr_mcd/pr_mcd/cam/reg_b	salida del registro b
14	/prueba_etapa_mcd/pr_mcd/pr_mcd/pe	permiso de escritura en los registros
15	/prueba_etapa_mcd/pr_mcd/pr_mcd/ini	selección en los multiplexores

Figura 22: Etiquetes dels senyals mostrats a la finestra temporal.




Figura 23: Senyals observats en la simulació amb Modelsim.

Apèndix 3: Disseny multicicle. Organització dels fitxers

En la Figura 24 es mostra l'estructura de directoris dels projectes corresponents al disseny multicicle. Del disseny seqüencial s'utilitzen els components del camí de dades i els fitxers de tipus i constants. En els projectes 1, `camino/ensamblado/CODIGO` inclou el fitxer on s'ha d'especificar el camí de dades, `control/CODIGO` inclou el controlador, `ensamblado/CODIGO` conté la descripció estructural de la mcd i `mcd_interface/CODIGO` conté `etapa_mcd`.

```
LAB1. Multiciclo. Proyecto 1
|-- mcd
| |-- camino
| | |-- ensamblado
| | | |-- CODIGO
| | | |-- camino_mcd.vhd
| |-- componentes_mcd_pkg
| | |-- componentes_mcd_pkg.vhd
| |-- control
| | |-- CODIGO
| | |-- control.vhd
| | |-- estado_pkg.vhd
| | |-- proc_func_control_pkg.vhd
| |-- ensamblado
| | |-- CODIGO
| | |-- mcd.vhd
|-- mcd_interface
| |-- CODIGO
| | |-- etapa_mcd.vhd
| |-- PRUEBAS
| | |-- procedimientos_prueba_pkg.vhd
| | |-- prueba_etapa_mcd.vhd
| |-- RESULTADOS
```

Figura 24: MCD. Projectes multicicle. Organització dels directoris.

Apèndix 4: Disseny multicicle. Simulació

A.4.1 Projectes

Utilitzant els directoris associats al projecte, la simulació s'efectua de forma idèntica a la descrita en el projecte seqüencial 1. La seqüència d'operacions, el seu inici i l'extracció en el programa de prova són els mateixos que en el projecte 1.

A.4.2 Senyals a la finestra temporal

En la Figura 25 es descriuen els senyals mostrats a la finestra temporal de Modelsim. Els senyals indicats estan definits a les interfícies dels components del disseny o declarats com a **signal** en els mòduls subministrats.

1	/prueba_etapa_mcd/ciclo	ciclo
2	/prueba_etapa_mcd/reloj	reloj
3	//prueba_etapa_mcd/pzero	puesta a cero. Inicialización
4	//prueba_etapa_mcd/inicio	indicación de inicio del productor y consumidor. Declarada en el programa de prueba
	Flujo de informacion	
	Productor	
5	/prueba_etapa_mcd/a	dato de entrada
6	/prueba_etapa_mcd/b	dato de entrada
	Interface Pro-mcd	
7	/prueba_etapa_mcd/val_lista_Pro_mcd	protocolo productor/mcd
	Estado automata y salida mcd	
8	/prueba_etapa_mcd/pr_mcd/cnt/estado	estado del controlador
9	/prueba_etapa_mcd/pr_mcd/cnt/prxestado	próximo estado del controlador
10	/prueba_etapa_mcd/s	salida de la mcd
	Interface mcd_Consumi	
11	/prueba_etapa_mcd/val_lista_mcd_Consumi	protocolo mcd/consumidor
	Consumidor	
12	/prueba_etapa_mcd/DATextraido	dato extraido
13	/prueba_etapa_mcd/DATprocesado	dato procesado por el consumidor
	OTRAS_mux_registros	
14	/prueba_etapa_mcd/pr_mcd/pr_mcd/ini	Declarada en el módulo mcd
15	/prueba_etapa_mcd/pr_mcd/pr_mcd/menor	Declarada en el módulo mcd
16	/prueba_etapa_mcd/pr_mcd/pr_mcd/pe_a	Declarada en el módulo mcd
17	/prueba_etapa_mcd/pr_mcd/pr_mcd/pe_b	Declarada en el módulo mcd

Figura 25: Disseny multicicle. Senyals mostrats a la finestra temporal.