Tarea 2: Métricas sobre un procesador RISC-V

Accesos a memoria, saltos y operaciones entre registros en un pipeline de 5 etapas

Jorge Pablo Porras Alvarado
[PENDIENTE: nombres de los demás integrantes del grupo]

10 de noviembre de 2026

Instituto Tecnológico de Costa Rica
Escuela de Ingeniería en Computadores
CE 1107 — Fundamentos de Arquitectura de Computadores
Profesor: Luis Chavarría Zamora

1. Introducción

El desempeño de un procesador con pipeline depende del tipo de instrucciones que ejecuta y de cómo resuelve las dependencias entre ellas. Esta tarea mide, con el simulador Ripes [1], tres aspectos del funcionamiento de un procesador RISC-V: la cantidad de accesos a memoria, los saltos y las operaciones entre registros. Para cada aspecto se diseña un programa en ensamblador que realiza miles de operaciones de ese tipo, se cuantifican de forma analítica y se comprueban con la información de ejecución (*Execution info*) del simulador.

Cada programa se ejecuta en dos procesadores de 5 etapas de Ripes:

1. un pipeline **con** unidad de forwarding y detección de hazards, y
2. un pipeline **sin** ninguno de los dos, donde los riesgos se resuelven por software mediante transformación de código.

El documento presenta primero el marco teórico, luego el desarrollo de cada programa, después la discusión de los resultados y, finalmente, las conclusiones. [PENDIENTE: revisar esta introducción cuando estén las tres partes]

2. Marco teórico

Accesos a memoria. En un procesador con pipeline de cinco etapas (IF, ID, EX, MEM, WB), cada instrucción lee la memoria de instrucciones en la etapa IF, y solo las cargas y los almacenamientos acceden a la memoria de datos, en la etapa MEM [2, 3]. Por lo tanto, el número de accesos a la memoria de datos de un programa es igual al número de `lw`/`sw` ejecutados, y el de accesos a la memoria de instrucciones es al menos el número de instrucciones retiradas.

Rendimiento. El tiempo de ejecución de un programa se descompone como

$$T = N_{\text{instr}} \times \text{CPI} \times T_c, \tag{1}$$

donde N_{instr} es el número de instrucciones, CPI los ciclos por instrucción y T_c el periodo del reloj [2, 3]. En un pipeline ideal el CPI tiende a 1, y cada atasco o burbuja lo aumenta.

Hazards de datos. Una instrucción escribe su resultado en el banco de registros en la etapa WB (etapa 5), pero la instrucción siguiente lee sus operandos en ID (etapa 2). Si la que lee es una instrucción cercana a la que escribe (dependencia *read after write*, RAW), puede leer el valor viejo. Las dependencias WAR y WAW no causan problemas en este pipeline, porque las instrucciones avanzan en orden. El forwarding resuelve las RAW enviando el resultado directamente a la ALU sin esperar a WB. Si no existe ese hardware, hay que dejar una distancia suficiente entre las dos instrucciones, insertando `nop` (`addi zero, zero, 0`) o reordenando código. En el modelo de Ripes utilizado, esa distancia mínima resultó ser de 3 instrucciones, es decir, 2 `nop` entre dos instrucciones dependientes consecutivas (se verifica experimentalmente en la sección 3.1).

Hazards de control. Un salto tomado no se resuelve hasta la etapa EX, de modo que para entonces ya se buscaron instrucciones de más que deben descartarse. Eso introduce una penalización de ciclos por cada salto tomado, que el forwarding no elimina. En los resultados de la sección 3.1.3 se observa una penalización de 2 ciclos por salto tomado.

[PENDIENTE: agregar el marco teórico de saltos (Parte 2) y de operaciones entre registros (Parte 3), con referencias IEEE]

3. Desarrollo

3.1. Parte 1: Accesos a memoria

3.1.1. Programa

El programa recorre un arreglo de $N = 2000$ palabras y guarda en cada posición el valor de su propio índice. Para forzar tanto escrituras como lecturas, después de cada `sw` se hace un `lw` de la misma posición. El código final, con la cuantificación de accesos en los comentarios, es:

Listing 1: Programa de accesos a memoria (versión para el procesador con hazard unit).

```
    addi s2, zero, 0      # idx: i = 0
    addi t2, zero, 2000   # N = 2000
    lui  s1, 0x10000      # base = 0x10000000 (inicio del segmento de datos)
    lui  t0, 0x00000      # no se usa, slli lo sobrescribe (se deja tal como se corrio)

FOR:
    bge  s2, t2, done     # salta si i >= N: 2001 evaluaciones, solo la ultima salta
    slli t0, s2, 2        # t0 = 4*i (operacion entre registros)
    add  t0, t0, s1       # t0 = base + 4*i (operacion entre registros)
    sw   s2, 0(t0)        # ESCRITURA a memoria de datos: 1 por vuelta x 2000 = 2000
    lw   s3, 0(t0)        # LECTURA de memoria de datos: 1 por vuelta x 2000 = 2000
    addi s2, s2, 1        # i = i + 1
    jal  zero, FOR        # salto incondicional: 2000 veces

done:
    li   a0, 10           # syscall exit
    ecall                 # accesos totales a memoria de datos = 2000 + 2000 = 4000
```

Cuantificación. Cada vuelta ejecuta 7 instrucciones. Con las 4 de inicio y las 3 del final (el `bge` que sale del ciclo, `li` y `ecall`):

$$N_{\text{instr}} = 4 + 7 \times 2000 + 3 = 14007, \tag{2}$$

$$N_{\text{datos}} = \underbrace{2000}_{\texttt{sw}} + \underbrace{2000}_{\texttt{lw}} = 4000. \tag{3}$$

Además, cada instrucción retirada implica al menos una lectura de la memoria de instrucciones, así que hay al menos 14007 lecturas de instrucción contra 4000 accesos a datos.

Por qué funciona. Cada palabra ocupa 4 bytes, de modo que la dirección del elemento i es

$$\mathrm{dir}(i) = \mathrm{base} + 4i. \tag{4}$$

El desplazamiento a la izquierda $i \ll 2$ equivale a multiplicar por 4, que es lo que hace `slli t0, s2, 2`. La base `0x10000000` y los desplazamientos son múltiplos de 4, por lo que todos los accesos de palabra están alineados. La condición `bge s2, t2, done` se evalúa al inicio de cada vuelta, así que el cuerpo se ejecuta exactamente mientras $i < 2000$, es decir, 2000 veces, y la condición se evalúa 2001 veces.

Verificación. Al terminar, la memoria debe contener $0, 1, \ldots, 1999$ en palabras consecutivas a partir de `0x10000000`. El último elemento está en

$$\texttt{0x10000000} + 4 \times 1999 = \texttt{0x10001F3C}, \tag{5}$$

y la dirección `0x10001F40`, que sería el elemento 2000, debe seguir en cero porque el ciclo se detuvo antes de escribirla.

0x10001f3c	0x000007cf	0xcf	0x07	0x00	0x00
0x10001f38	0x000007ce	0xce	0x07	0x00	0x00
0x10001f34	0x000007cd	0xcd	0x07	0x00	0x00
0x10001f30	0x000007cc	0xcc	0x07	0x00	0x00
0x10001f2c	0x000007cb	0xcb	0x07	0x00	0x00
0x10001f28	0x000007ca	0xca	0x07	0x00	0x00
0x10001f24	0x000007c9	0xc9	0x07	0x00	0x00
0x10001f20	0x000007c8	0xc8	0x07	0x00	0x00
0x10001f1c	0x000007c7	0xc7	0x07	0x00	0x00
0x10001f18	0x000007c6	0xc6	0x07	0x00	0x00

Figura 1: Pestaña Memory de Ripes tras la ejecución: el último elemento, `0x000007CF` = 1999, está en `0x10001F3C`, y las palabras anteriores decrecen de uno en uno.

3.1.2. Versión para el procesador sin hardware de riesgos

En el modelo sin forwarding ni detección de hazards, las dependencias RAW entre instrucciones cercanas producirían resultados incorrectos. La solución es la transformación de código: insertar `nop` hasta que la instrucción que lee quede a una distancia de al menos 3 instrucciones de la que escribe. La Tabla 1 resume los pares RAW del programa.

Escribe	Lee	Reg.	Dist. original	`nop`	Dist. final
`slli t0`	`add t0`	`t0`	1	2	3
`add t0`	`sw 0(t0)`	`t0`	1	2	3
`add t0`	`lw 0(t0)`	`t0`	2	(los mismos 2)	4
`addi s2`	`bge` (sig. vuelta)	`s2`	2	2	4
`addi s2`	`slli` (sig. vuelta)	`s2`	3	0	5
`addi t2` (inicio)	primer `bge`	`t2`	3	0	3
`addi s2` (inicio)	primer `bge`	`s2`	4	0	4

Tabla 1: Dependencias RAW y `nop` colocados. La distancia es el número de posiciones entre las dos instrucciones en el orden del programa.

Algunas observaciones sobre la tabla:

- El `sw` y el `lw` de la misma dirección no generan un hazard de registros, porque las dos instrucciones acceden a memoria en orden.
- Los dos `nop` antes del `jal` se colocaron para garantizar la distancia mínima entre `addi s2` y el `bge` de la vuelta siguiente en el orden del programa, sin depender de los ciclos de burbuja que introduce el salto.
- Los pares de inicio con distancia 3 y 4 funcionaron sin `nop`: el primer `bge` lee `t2` a distancia 3 y el programa llenó la memoria correctamente. Si hubiera leído el valor anterior (cero), habría comparado $0 \geq 0$ y habría salido sin escribir nada. Esto confirma que la distancia 3 es suficiente en este modelo.
- Tras el `jal` no se colocaron `nop`. El comportamiento observado es consistente con que el procesador descarta las instrucciones buscadas después de un salto tomado (sección 3.1.3).
- El registro `s3` cargado por `lw` no se utiliza después, por lo que este programa no presenta el hazard de carga seguida de uso.

El código transformado es:

Listing 2: Versión con `nop` para el procesador sin forwarding ni detección de hazards.

```
    addi s2, zero, 0      # idx: i = 0
    addi t2, zero, 2000   # N = 2000
    lui  s1, 0x10000      # base = 0x10000000
    lui  t0, 0x00000      # no se usa

FOR:
    bge  s2, t2, done     # salta si i >= N
    slli t0, s2, 2        # t0 = 4*i
    nop                   # RAW slli -> add: se necesitan 2 nop
    nop
    add  t0, t0, s1       # t0 = base + 4*i
    nop                   # RAW add -> sw y add -> lw: se necesitan 2 nop
    nop
    sw   s2, 0(t0)        # ESCRITURA: 2000 en total
    lw   s3, 0(t0)        # LECTURA: 2000 en total
    addi s2, s2, 1        # i = i + 1
    nop                   # distancia minima hasta el bge de la vuelta siguiente
    nop
    jal  zero, FOR        # salto incondicional

done:
    li   a0, 10
    ecall
```

Esta versión ejecuta 13 instrucciones por vuelta (7 útiles y 6 `nop`), por lo que

$$N_{\text{instr}} = 4 + 13 \times 2000 + 3 = 26007. \tag{6}$$


Los `nop` no tocan la memoria de datos, así que los accesos a datos siguen siendo 4000.

3.1.3. Resultados


La Tabla 2 reporta la información de ejecución (Execution info) de Ripes para cada procesador.

Métrica	Sin hazard (con `nop`)	Con hazard (original)
Ciclos	30013	18013
Instrucciones retiradas	26007	14007
CPI	1.15	1.29
IPC	0.867	0.778
`nop` ejecutados	12000	0
Accesos a memoria de datos	4000	4000
Saltos tomados	2001	2001

Tabla 2: Métricas obtenidas en Ripes para el programa de accesos a memoria en ambos procesadores.



(a) Sin hazard (con `nop`)



(b) Con hazard (original)

Figura 2: Execution info de Ripes en cada procesador. El campo Clock rate no se utiliza en el análisis.

Modelo de ciclos. En ambos procesadores los ciclos se ajustan exactamente a

$$C = N_{\text{instr}} + 4 + 2\,N_{\text{saltos}}, \tag{7}$$

donde 4 ciclos son el llenado del pipeline y N_{saltos} cuenta los saltos tomados. Con 2001 saltos tomados (los 2000 `jal` más el `bge` final):

$$\text{con hazard:} \quad 14007 + 4 + 2 \times 2001 = 18013, \tag{8}$$

$$\text{sin hazard:} \quad 26007 + 4 + 2 \times 2001 = 30013. \tag{9}$$

Esto es consistente con una penalización de 2 ciclos por salto tomado, la que corresponde a descartar las 2 instrucciones buscadas antes de que el salto se resuelva en EX.

3.2. Parte 2: Saltos

[PENDIENTE: código final en ensamblador con comentarios que cuantifiquen los saltos (miles), explicación de por qué funciona, versión transformada para el procesador sin hazard con su tabla de dependencias, y resultados de Execution info en los dos procesadores]

3.3. Parte 3: Operaciones entre registros

[PENDIENTE: código final en ensamblador con comentarios que cuantifiquen las operaciones entre registros (miles), explicación de por qué funciona, versión transformada para el procesador sin hazard con su tabla de dependencias, y resultados de Execution info en los dos procesadores]

4. Discusión

4.1. Parte 1: Accesos a memoria

Los accesos a memoria no cambian. Los accesos a la memoria de datos son 4000 en ambos casos: la transformación por software agrega instrucciones, pero ninguna toca la memoria de datos. Lo que sí cambia es el tráfico de la memoria de instrucciones, que pasa de 14007 a 26007 lecturas como mínimo.

El CPI es engañoso. La versión con `nop` tiene mejor CPI (1.15 contra 1.29), pero tarda más. Los `nop` cuentan como instrucciones retiradas y reducen el promedio sin hacer trabajo útil. Contando solo las 14007 instrucciones útiles, su CPI efectivo es

$$\frac{30013}{14007} \approx 2{,}14. \tag{10}$$

Por eso la comparación correcta es en ciclos totales:

$$\frac{30013}{18013} \approx 1{,}67, \tag{11}$$

es decir, el procesador con hazard unit es 1.67 veces más rápido con el mismo programa, y la diferencia es $30013 - 18013 = 12000 = 6 \times 2000$ ciclos, exactamente un ciclo por cada `nop` ejecutado.

Hazards de datos contra hazards de control. Con forwarding, los hazards de datos de este programa se resuelven sin atascos: el único sobrecosto que queda son los $2 \times 2001 = 4002$ ciclos de los saltos, un 22 % del total en el procesador con hazard unit y un 13 % en el otro. Resolver los hazards de datos por software cuesta 12000 ciclos, un 40 % del tiempo de la versión con `nop`. Los hazards de control, en cambio, no desaparecen con ninguna de las dos soluciones, y requerirían técnicas como la predicción de saltos para reducirse [2, 3].

Limitación. Como el valor cargado por `lw` no se usa en la instrucción siguiente, este programa no exhibe el hazard de carga seguida de uso, que ni siquiera el forwarding resuelve sin un atasco de un ciclo. Un programa que consumiera de inmediato ese valor mostraría un costo adicional en el procesador con hazard unit y más `nop` en el otro.

4.2. Parte 2: Saltos

[PENDIENTE: discusión de los resultados de saltos y relación con la teoría]

4.3. Parte 3: Operaciones entre registros

[PENDIENTE: discusión de los resultados de operaciones entre registros y relación con la teoría]

Programa	Procesador	Ciclos	Instrucciones	CPI	IPC
Accesos a memoria	Sin hazard (con `nop`)	30013	26007	1.15	0.867
	Con hazard	18013	14007	1.29	0.778
Saltos	Sin hazard (con `nop`)	[?]	[?]	[?]	[?]
	Con hazard	[?]	[?]	[?]	[?]
Operaciones entre registros	Sin hazard (con `nop`)	[?]	[?]	[?]	[?]
	Con hazard	[?]	[?]	[?]	[?]

Tabla 3: Comparación de los tres programas en los dos procesadores.

4.4. Comparación de los tres aspectos

La Tabla 3 resume los tres programas en los dos procesadores.

[PENDIENTE: discutir la tabla comparativa de los tres aspectos y relacionarla con la teoría referenciada en IEEE]

5. Conclusiones

- **Parte 1 (accesos a memoria).** El programa realiza 4000 accesos a la memoria de datos (2000 escrituras y 2000 lecturas) en ejecuciones de 14007 y 26007 instrucciones, y la memoria queda con los valores esperados en ambos procesadores.
- La cuantificación analítica coincide con Ripes: las instrucciones y los ciclos reportados se ajustan exactamente al modelo $C = N + 4 + 2N_{\text{saltos}}$.
- Resolver los hazards de datos por software mantiene el mismo número de accesos a memoria de datos, pero aumenta las instrucciones un 86 % y los ciclos un 67 %, mientras que el forwarding los resuelve sin costo en ciclos para este programa.
- El CPI por sí solo puede ocultar el costo de los `nop`, por lo que la comparación debe hacerse en ciclos totales.
- Los saltos tomados impusieron 4002 ciclos en ambos procesadores, lo que muestra que los hazards de control no los resuelve el forwarding.
- [PENDIENTE: conclusiones de la Parte 2 (saltos)]
- [PENDIENTE: conclusiones de la Parte 3 (operaciones entre registros)]
- [PENDIENTE: conclusión general que integre los tres aspectos]

Referencias

[1] M. B. Petersen, "Ripes: A Visual Computer Architecture Simulator," en *2021 ACM/IEEE Workshop on Computer Architecture Education (WCAE)*, 2021, pp. 1–8.

[2] S. L. Harris y D. Harris, *Digital Design and Computer Architecture, RISC-V Edition*. Morgan Kaufmann, 2021.

[3] D. A. Patterson y J. L. Hennessy, *Computer Organization and Design RISC-V Edition: The Hardware Software Interface*. Morgan Kaufmann, 2017.