Universidade Federal do Rio de Janeiro



Atividade Prática AVX

Alunos Bruno Arosa Ferreira Jorge - 118068529

Marco Antonio Machado Gomes - 119181369 Wilson Albuquerque Ramos - 118092402

Disciplina Arquitetura de Computadores Professor Diego Leonel Cadette Dutra

Conteúdo

1	Introdução			1
2	Sobre o Projeto			2
	2.1	2.1 Especificações Técnicas		
	2.2	Funcio	onamento do Circuito	2
		2.2.1	Estrutura Modular por Blocos de 4 Bits	2
		2.2.2	Controle da Cadeia de Carry (carry_in_enable)	3
		2.2.3	Operação de Cada ALU	3
3	Código			4
	3.1	Somac	lor/Subtrator Vetorial AVX	4
	3.2	4 bits	ALU para soma/subtração com carry chain controlado	5
	3.3	Somac	dor de 4 bits com carry in/out	6
	3.4	Multip	olexador 2:1 de 4 bits	6
	3.5	Somador completo de 1 bit		
4	Resultados			
	4.1	Operações com Vetores de 4 bits		8
		4.1.1	Soma	8
		4.1.2	Subtração	8
	4.2	Opera	ções com Vetores de 8 bits	9
		4.2.1	Soma	9
		4.2.2	Subtração	9
	4.3	Opera	ções com Vetores de 16 bits	9
		4.3.1	Soma	9
		4.3.2	Subtração	10
	4.4	Opera	ções com Vetores de 32 bits	10
		4.4.1	Soma	10
		4.4.2	Subtração	10
5	Ref	Referências 1		

1 Introdução

Com o avanço das tecnologias de hardware, especialmente nas arquiteturas modernas de processadores como as da Intel e AMD, tornou-se possível alcançar níveis mais altos de desempenho por meio do uso de instruções vetoriais. Essas instruções, conhecidas como Extensões Vetoriais Avançadas (AVX – **Advanced Vector Extensions**), permitem que diversas operações sejam realizadas em paralelo sobre conjuntos de dados (vetores), otimizando o uso dos recursos internos da CPU e reduzindo significativamente o tempo de execução de tarefas intensivas em processamento.

Inspirado por esse conceito, o objetivo deste trabalho é projetar, utilizando a ferramenta *Digital*, um circuito combinacional capaz de realizar operações de soma e subtração vetorial sobre operandos inteiros de 32 bits. O circuito deverá operar com vetores de 4, 8, 16 e 32 bits, definidos por um sinal de controle, buscando alta performance, ou seja, baixa latência na execução das operações.

2 Sobre o Projeto

2.1 Especificações Técnicas

O circuito desenvolvido deve ser capaz de operar sobre entradas de tamanhos variáveis. Para isso, os operandos de 32 bits $(A_i \ e \ B_i)$ são divididos em sub-blocos de diferentes tamanhos: 4, 8, 16 ou 32 bits. A operação é realizada de forma vetorial, ou seja, em paralelo sobre cada sub-bloco, conforme o valor do sinal $vecSize_i$. A escolha entre soma ou subtração é controlada pelo sinal $mode_i$.

• Operandos (32 bits cada):

- $-A_i \rightarrow \text{Primeiro operando}$
- $-B_i \rightarrow \text{Segundo operando}$

• Tamanho dos elementos do vetor (2 bits):

```
- vecSize_i:
```

- * 00 \rightarrow Vetores de 4 bits (8 operações de 4 bits)
 - * 01 \rightarrow Vetores de 8 bits (4 operações de 8 bits)
 - * 10 \rightarrow Vetores de 16 bits (2 operações de 16 bits)
 - * 11 \rightarrow Vetor de 32 bits (1 operação de 32 bits)

• Modo da operação (1 bit):

- $mode_i$:
 - $* 0 \rightarrow Soma$
 - * $1 \rightarrow \text{Subtração}$

• Saída (32 bits):

 $-S_o \rightarrow \text{Resultado da operação vetorial: } A_i \pm B_i$

2.2 Funcionamento do Circuito

2.2.1 Estrutura Modular por Blocos de 4 Bits

O circuito é composto por 8 módulos ALU4bits, cada um responsável por processar um segmento de 4 bits. A depender do valor de vecSize_i, esses módulos podem operar de forma independente ou interconectada via carry, permitindo a realização de operações vetoriais de diferentes tamanhos.

Cada módulo de 4 bits é uma unidade aritmética-lógica (ALU) capaz de realizar soma ou subtração. A interligação entre os módulos é controlada pelo vetor de sinal

carry_in_enable, que determina, bit a bit, se o carry-out do módulo anterior será propagado como carry-in para o próximo módulo. Isso permite configurar dinamicamente o tamanho das operações vetoriais (4, 8, 16 ou 32 bits), conforme o valor de vecSize_i.

2.2.2 Controle da Cadeia de Carry (carry_in_enable)

Esse sinal é um vetor de 8 bits, em que cada bit está associado a um dos oito módulos de 4 bits. Ele indica se o carry-in de um módulo será o carry-out do módulo anterior (bit = '1') ou se será gerado localmente (bit = '0'), o que significa que o bloco operará de forma independente.

- 4 bits: Todos os bits de carry_in_enable são '0'. Os 8 blocos operam de forma totalmente independente.
- 8 bits: Bits alternados (1, 3, 5, 7) são '1', conectando pares de blocos para formar 4 unidades de 8 bits.
- 16 bits: Blocos agrupados em dois conjuntos de 4 módulos, com os bits correspondentes ativados para formar 2 unidades de 16 bits.
- 32 bits: Todos os bits de carry_in_enable são '1', formando uma cadeia completa de carry entre os 8 módulos, resultando em uma única operação de 32 bits.

2.2.3 Operação de Cada ALU

Cada ALU4bits recebe dois vetores de 4 bits, um seletor (mode_i) e dois sinais adicionais:

- carry_in_enable: indica se o bloco está conectado à cadeia de carry;
- carry: valor real de carry-in recebido.

Dentro da ALU:

- O operando B₋i é invertido (bit a bit) se a operação for subtração.
- O valor de Cin é:
 - -0: se a soma for sem carry;
 - − 1: se a subtração for sem carry (para realizar o complemento de dois);
- O resultado é produzido por um somador de 4 bits com carry-out, que pode alimentar o próximo bloco se necessário.

3 Código

O somador vetorial foi desenvolvido utilizando a linguagem VHDL. O código está dividido em diferentes submódulos, apresentados nas subseções a seguir. Todo o código também está disponível no repositório do GitHub: https://github.com/MarcoAGomes/ArqComp/tree/main/AVX.

3.1 Somador/Subtrator Vetorial AVX

```
entity SomadorVetorialAVX is
    port (
      A_i: in std_logic_vector(31 downto 0);
      B_i: in std_logic_vector(31 downto 0);
      mode_i: in std_logic;
      vecSize_i: in std_logic_vector(1 downto 0);
      S_o: out std_logic_vector(31 downto 0));
  end SomadorVetorialAVX;
  architecture structural of SomadorVetorialAVX is
    component ALU4bits is
11
      port (
12
        X: in std_logic_vector(3 downto 0);
13
        Y: in std_logic_vector(3 downto 0);
14
         seletor: in std_logic;
15
        Cin: in std_logic;
         carry_in_enable: in std_logic;
17
         resultado: out std_logic_vector (3 downto 0);
18
         Cout: out std_logic);
19
    end component;
21
    signal carry_in_enable: std_logic_vector (7 downto 0);
22
    signal carry: std_logic_vector (8 downto 0);
24
25 begin
    carry_in_enable(0) <= '0';</pre>
26
    carry(0) <= '0';
27
28
    carry_in_enable(1) <= vecSize_i(1) OR vecSize_i(0);</pre>
29
    carry_in_enable(3) <= carry_in_enable(1);</pre>
    carry_in_enable(5) <= carry_in_enable(3);</pre>
31
    carry_in_enable(7) <= carry_in_enable(5);</pre>
32
33
    carry_in_enable(2) <= vecSize_i(1);</pre>
    carry_in_enable(6) <= carry_in_enable(2);</pre>
35
36
    carry_in_enable(4) <= vecSize_i(1) AND vecSize_i(0);</pre>
```

```
38
    alu_gen: for i in 0 to 7 generate
39
       alu_inst: ALU4bits port map(
40
         A_i(i*4+3 \text{ downto } i*4),
41
         B_i(i*4+3 downto i*4),
42
         mode_i,
43
         carry(i),
44
         carry_in_enable(i),
45
         S_o(i*4+3 downto i*4),
         carry(i+1));
47
    end generate alu_gen;
48
  end structural;
```

3.2 4 bits ALU para soma/subtração com carry chain controlado

```
entity ALU4bits is
    port (
      X: in std_logic_vector (3 downto 0);
      Y: in std_logic_vector (3 downto 0);
      seletor: in std_logic;
      Cin: in std_logic;
      carry_in_enable: in std_logic;
      resultado: out std_logic_vector (3 downto 0);
      Cout: out std_logic);
  end ALU4bits;
10
11
  architecture structural of ALU4bits is
12
    component Somador4Bit is
13
      port (
14
        X: in std_logic_vector (3 downto 0);
15
        Y: in std_logic_vector (3 downto 0);
        Cin: in std_logic;
17
        S: out std_logic_vector (3 downto 0);
18
        Cout: out std_logic);
19
    end component;
    component MUX21_4Bits is
21
      port (
22
        X: in std_logic_vector (3 downto 0);
        Y: in std_logic_vector (3 downto 0);
24
        seletor: in std_logic;
25
        saida:
                  out std_logic_vector (3 downto 0));
    end component;
    signal operando_2: std_logic_vector (3 downto 0);
28
    signal cin_somador: std_logic;
29
31 begin
```

```
MUX_21: MUX21_4Bits port map(Y, NOT Y, seletor, operando_2);

cin_somador <= (NOT (carry_in_enable) AND seletor) OR (carry_in_enable AND Cin);

ALU_4BIT: Somador4Bit port map (X, operando_2, cin_somador, resultado, Cout);

end structural;</pre>
```

3.3 Somador de 4 bits com carry in/out

```
entity Somador4Bit is
    port (
         in std_logic_vector (3 downto 0);
      Y: in std_logic_vector (3 downto 0);
      Cin: in std_logic;
      S: out std_logic_vector (3 downto 0);
      Cout: out std_logic);
  end Somador4Bit;
  architecture structural of Somador4Bit is
    component FullAdder1bit is
11
      port (
12
      A: in std_logic;
      B: in std_logic;
      Cin: in std_logic;
15
      S: out std_logic;
16
      Cout: out std_logic);
17
    end component;
18
19
    signal c1: std_logic;
20
    signal c2: std_logic;
    signal c3: std_logic;
22
23 begin
    fa1: FullAdder1bit port map (X(0), Y(0), Cin, S(0), c1);
    fa2: FullAdder1bit port map (X(1), Y(1), c1, S(1), c2);
    fa3: FullAdder1bit port map (X(2), Y(2), c2, S(2), c3);
    fa4: FullAdder1bit port map (X(3), Y(3), c3, S(3), Cout);
28 end structural;
```

3.4 Multiplexador 2:1 de 4 bits

```
entity MUX21_4Bits is
port (
    X: in std_logic_vector (3 downto 0);
```

```
Y: in std_logic_vector (3 downto 0);
seletor: in std_logic;
saida: out std_logic_vector (3 downto 0));
end MUX21_4Bits;

architecture behavioral of MUX21_4Bits is
begin
saida <= (X AND NOT (seletor & seletor & seletor)) OR
(Y AND (seletor & seletor & seletor));
end behavioral;
```

3.5 Somador completo de 1 bit

```
entity FullAdder1bit is
port (
    A: in std_logic;
    B: in std_logic;
    Cin: in std_logic;
    S: out std_logic;
    Cout: out std_logic);
end FullAdder1bit;

architecture dataflow of FullAdder1bit is
begin
    S <= A XOR B XOR Cin;
Cout <= (A AND B) OR (B AND Cin) OR (A AND Cin);
end dataflow;</pre>
```

4 Resultados

Nesta seção, são apresentados os principais resultados obtidos a partir das simulações realizadas no software *Digital*. As simulações foram conduzidas para diferentes larguras de vetor (4, 8, 16 e 32 bits), avaliando o funcionamento do somador/subtrator vetorial tanto para operações de soma quanto de subtração.

4.1 Operações com Vetores de 4 bits

4.1.1 Soma




Figura 1: Somador de 4 bits. Operandos 1000_2 e 111_s . Resultado = 1111_2

4.1.2 Subtração




Figura 2: Subtrator de 4 bits. Operandos 1000_2 e 111_s . Resultado = 01_2

4.2 Operações com Vetores de 8 bits

4.2.1 Soma




Figura 3: Somador de 8 bits. Operandos 10001000_2 e 100111_s . Resultado = 10101111_2

4.2.2 Subtração




Figura 4: Subtrator de 8 bits. Operandos 100010002 e 100111 $_s$. Resultado = 1100001 $_2$

4.3 Operações com Vetores de 16 bits

4.3.1 Soma




Figura 5: Somador de 16 bits. Operandos 1000101100010002 e 100001000100111 $_s$. Resultado = 10000111101011112

4.3.2 Subtração




Figura 6: Subtrator de 16 bits. Operandos 100010110001000 $_2$ e 100001000100111 $_s$. Resultado = 1101100001_2

4.4 Operações com Vetores de 32 bits

4.4.1 Soma




Figura 7: Somador de 32 bits. Operandos 100000000000000000010110001000 $_2$ e 10000000000000000100110111 $_s$. Resultado = 100001000000000000011110101111 $_2$

4.4.2 Subtração




Figura 8: Subtrator de 32 bits. $100000000000000000010110001000_2$ e $100000000000000000000100111_s$. Resultado = $11111000000000000001101100001_2$

5 Referências

[1] Patterson, D. A., Hennessy, J. L.. – "Computer Organization and Design RISC-V Edition: The Hardware Software Interface"