Instituto Federal de Minas Gerais – IFMG *campus* Bambuí Bacharelado em Engenharia de Computação

Relatório do Trabalho Final de Sistemas Digitais


Professor Efrem Lousada

Filipe Soares
João Vitor de Oliveira Camara
Marco Aurélio Lima
Pâmela Evelyn Carvalho
Raianny Magalhães Silva

Introdução

O trabalho final foi desenvolvido com o intuito de abranger toda a matéria dada ao longo do período, isso inclui principalmente circuitos lógicos e VHDL, tabela verdade, entre outros.

O problema apresentado era elaborar um circuito lógico para controle de esteiras. Eram dados quatro tipos de insumos, que quatro esteiras levavam até um local em que eram misturados e transformados em cimento. O cimento é transportado até o empacotamento através de outra esteira, e os pacotes são levados até a empilhadeira através de outra esteira. Se uma das quatro esteiras de transporte de insumo parasse de funcionar uma lâmpada laranja era acesa. Se a esteira que transporta o cimento parar, uma lâmpada roxa acende além da lâmpada laranja. Se a empilhadeira não estiver no final da última esteira uma lâmpada vermelha se acende, além de todas as anteriores e todas as esteiras param. Se nenhuma esteira estiver funcionando a sirene dispara um sinal sonoro.



Desenvolvimento

Primeiro montamos o circuito lógico do problema de controle de esteiras no software LogiSim. Simulamos e obtivemos as saídas e a tabela verdade.




Figura 1 - Circuito lógico controle de esteiras no LogiSim

Figura 2 – Expressão lógica saída U



Figura 3 - Expressão lógica na saída X



Figura 4- Expressão lógica na saída Y



Figura 5 - Expressão lógica na saída Z

```
Saída: z v
```

Tabela 1 - Tabela verdade do circuito gerado

а	b	С	d	е	f	х	у	z	u
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	1	1	1	1	0
0	0	0	0	1	0	1	1	0	0
0	0	0	0	1	1	1	1	1	0
0	0	0	1	0	0	1	0	0	0
0	0	0	1	0	1	1	1	1	1
0	0	0	1	1	0	1	1	0	0
0	0	0	1	1	1	1	1	1	1
0	0	1	0	0	0	1	0	0	0
0	0	1	0	0	1	1	1	1	1
0	0	1	0	1	0	1	1	0	0
0	0	1	0	1	1	1	1	1	1
0	0	1	1	0	0	1	0	0	0
0	0	1	1	0	1	1	1	1	1
0	0	1	1	1	0	1	1	0	0
0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	0	0	0
0	1	0	0	0	1	1	1	1	1
0	1	0	0	1	0	1	1	0	0
0	1	0	0	1	1	1	1	1	1
0	1	0	1	0	0	1	0	0	0
0	1	0	1	0	1	1	1	1	1
0	1	0	1	1	0	1	1	0	0
0	1	0	1	1	1	1	1	1	1
0	1	1	0	0	0	1	0	0	0
0	1	1	0	0	1	1	1	1	1
0	1	1	0	1	0	1	1	0	0
0	1	1	0	1	1	1	1	1	1
0	1	1	1	0	0	1	0	0	0
0	1	1	1	0	1	1	1	1	1
0	1	1	1	1	0	1	1	0	0
0	1	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	0	0	0

1	0	0	0	0	1	1	1	1	1
1	0	0	0	1	0	1	1	0	0
1	0	0	0	1	1	1	1	1	1
1	0	0	1	0	0	1	0	0	0
1	0	0	1	0	1	1	1	1	1
1	0	0	1	1	0	1	1	0	0
1	0	0	1	1	1	1	1	1	1
1	0	1	0	0	0	1	0	0	0
1	0	1	0	0	1	1	1	1	1
1	0	1	0	1	0	1	1	0	0
1	0	1	0	1	1	1	1	1	1
1	0	1	1	0	0	1	0	0	0
1	0	1	1	0	1	1	1	1	1
1	0	1	1	1	0	1	1	0	0
1	0	1	1	1	1	1	1	1	1
1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	1	1	1	1	1
1	1	0	0	1	0	1	1	0	0
1	1	0	0	1	1	1	1	1	1
1	1	0	1	0	0	1	0	0	0
1	1	0	1	0	1	1	1	1	1
1	1	0	1	1	0	1	1	0	0
1	1	0	1	1	1	1	1	1	1
1	1	1	0	0	0	1	0	0	0
1	1	1	0	0	1	1	1	1	1
1	1	1	0	1	0	1	1	0	0
1	1	1	0	1	1	1	1	1	1
1	1	1	1	0	0	1	0	0	0
1	1	1	1	0	1	1	1	1	1
1	1	1	1	1	0	1	1	0	0
1	1	1	1	1	1	1	1	1	1

Logo após a simulação, foi gerado um circuito lógico simplificado:


Figura 6 – Circuito simplificado no LogiSim

Utilizamos o software Quartus para escrever o circuito lógico do problema de esteiras em VHDL.

Figura 7 - Problema de esteiras utilizando VHDL.


```
ENTITY Esteiras IS
1
2
3
4
5
6
7
8
9
10
       □ PORT(
                  IN BIT;
              B:
                 IN BIT;
                  TN
                      BIT;
                  TN
                  OUT
                  OUT
11
              Z:
12
              U:
                  OUT
         ); END Esteiras;
13
14
       ☐ ARCHITECTURE ARCH OF Esteiras IS
15
       BEGIN
             X <= (A AND B AND C AND D) AND (E AND F);
Y <= (E AND F);
Z <= F;
U <= F OR (A AND B AND C AND D) OR (E AND F);
16
17
18
19
20
         END ARCH;
```

Figura 8 – Circuito gerado pelo VHDL



O circuito também foi simulado no Protheus. O Matlab não possui todas as cores exemplificadas no problema, por isso a falta de algumas. Quando alguma das quatro esteiras parar de funcionar, uma lâmpada laranja se acende. Se a esteira parar, as quatro esteiras que transportam os insumos e o cimento e o processo de empacotamento, param e acende uma lâmpada laranja além de uma roxa. Se a empilhadeira não estiver no local para ser carregada, todas as esteiras param e acende uma lâmpada vermelha, uma laranja e uma roxa. A seguir esses passos foram demonstrados na simulação no Protheus.

Figura 9 – Simulação da esteira de insumos



Se uma das esteiras de insumo parar, a lâmpada laranja deve acender, no caso é a lâmpada amarela.

ESTERA TRANSPORTICINA

D3
LED.REID

U1

U5

ESTERAS

U2

ESTERAS

U3

ESTERAS

U2

ESTERAS

U2

ESTERAS

U3

ESTERAS

U2

ESTERAS

U3

ESTERAS

U2

ESTERAS

U3

ESTERAS

U2

ESTERAS

U3

ESTERAS

U3

ESTERAS

U4

ESTERAS

U4


ESTERAS

U5

Figura 11 – Simulação da esteira de cimento

Se a esteira de cimento parar o led verde acende.

Figura 12 – Simulação da esteira transportadora



Se a esteira transportadora parar o led vermelho acende.

ESTERA 2

US

SETERA 2

US

SETERA 2

US

SETERA 3

OR

SETERA 3

OR

SETERA 4

OR

SETERA 4

OR

SETERA 5

OR

SETERA 6

SETERA 6

SETERA 7

SETERA 7

SETERA 8

SETE

Figura 13 – Simulação de todas as esteiras

Se a esteira transportadora e alguma das quatro esteiras de insumo e a esteira de cimento parar, a sirene é acionada.