Micro-architettura RISC-V: esercizio

M. Rebaudengo, M. Sonza Reorda, L. Sterpone


> Politecnico di Torino Dip. di Automatica e Informatica

Problema

Con riferimento alla micro-architettura multiciclo del processore RISC-V riportata nel lucido seguente, si consideri l'istruzione addi e si determinino

- i valori da assegnare ai segnali di controllo in ciascuno dei periodi di clock necessari per la sua esecuzione
- il numero di periodi di clock necessari per la sua esecuzione.

Micro-architettura RISC-V




 $PC \rightarrow Mem$ $Mem \rightarrow IR$ $PC + 4 \rightarrow PC$

Passo 1

Fetch


PCWrite	AdrSrc	MemWrite	IRWrite	RegWrite	ImmSrc	ALUSrcA	ALUSrcB	ALUControl	ResultSrc
1	0	0	1	0	XX	00	10	000	10



Passo 2

Decode


PCWrite	AdrSrc	MemWrite	IRWrite	RegWrite	ImmSrc	ALUSrcA	ALUSrcB	ALUControl	ResultSrc
0	X	0	0	0	00	XX	XX	XXX	XX



Passo 3

ExecuteI

PC	Write	AdrSrc	MemWrite	IRWrite	RegWrite	ImmSrc	ALUSrcA	ALUSrcB	ALUControl	ResultSrc
	0	X	0	0	0	XX	10	01	000	XX



Passo 4

ALUWB

P	CWrite	AdrSrc	MemWrite	IRWrite	RegWrite	ImmSrc	ALUSrcA	ALUSrcB	ALUControl	ResultSrc
	0	X	0	0	1	XX	XX	XX	XXX	00

