Nome, cognome, matricola		
--------------------------	--	--

Calcolatori Elettronici (12AGA) – esame del 17.9.2021

Parte 1

Domande a risposta chiusa (è necessario rispondere correttamente ad almeno 6 domande). Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti.

1	Si consideri un circuito sequenziale sincrono con 40 ingressi, 10 uscite e 80 stati. Qual è il numero minimo di flip flop necessari per la sua implementazione?		
2	Dove è memorizzata la Interrupt Vector Table in un sistema general purpose?	Nei registri dell'Interrupt Controller All'interno della memoria ROM All'interno della memoria RAM In memoria secondaria	A B C D
3	Si consideri una cache con le seguenti caratteristiche • 256 linee da 16 byte • Meccanismo set associative a 4 vie con sostituzione LRU. Assumendo che gli indirizzi emessi dal processore siano su 32 bit, qual è la dimensione del campo tag associato a ogni linea?	22 bit 23 bit 24 bit 25 bit	A B C D
4	Si considerino i processori RISC: quale delle seguenti affermazioni è <u>vera</u> ?	Tutte le istruzioni possono avere al più un operando memorizzato in una cella di memoria In assenza di stalli, tutte le istruzioni richiedono un solo colpo di clock per essere eseguite Il numero di registri disponibili è inferiore ad un processore CISC Solo le istruzioni di load e store possono accedere alla memoria	A B C D
5	Si consideri un sistema che utilizza il meccanismo della memoria virtuale: quando si verifica il Page Fault?	Quando la pagina richiesta dal processore non si trova in memoria secondaria Quando la pagina richiesta dal processore non si trova in memoria principale Quando la pagina richiesta dal processore si trova in memoria principale Quando la pagina richiesta dal processore non si trova in cache	A B C D
6		256 1K 512K 1M	A B C D

7	Analizzando le caratteristiche di una memoria RAM di tipo statico, quale delle seguenti	È più veloce di una memoria RAM di tipo dinamico	A
	affermazioni è vera?	È più economica in termini di area di una memoria RAM di tipo dinamico	В
		Richiede una circuiteria di supporto più semplice rispetto a una memoria RAM di tipo dinamico	С
		È più soggetta a guasti transitori di una memoria RAM di tipo dinamico	D
8	In un bus sincrono, quale tra i seguenti eventi fa sì che la CPU introduca dei cicli di WAIT all'interno	memoria	A
	di un'operazione di lettura da memoria?	La mancata ricezione dei segnali di indirizzo da parte della memoria	В
		La mancata attivazione del segnale di READY da parte del memory controller	С
		L'attivazione di una richiesta di interruzione da parte dell'Interrupt Controller	D
9	Considerando il linguaggio MIPS ed il suo	Istruzione illegale	A
	ambiente di sviluppo, che tipo di istruzione è la		11
	move?	Istruzione per il coprocessore	В
		Normale istruzione	С
		Macro istruzione (o pseudo istruzione)	D
10	Dato il seguente frammento di codice in linguaggio MIPS si indichi il valore finale del registro \$t3	\$t3 = 8	A
		\$t3 = 5	В
	addi \$t1, \$0, 6	\$t3 = 0	С
	addi \$t2, \$0, 5 add \$t3, \$0, \$0		
	slt \$t4, \$t2, \$t1	\$t3 = 6	D
	beq \$t4, \$0, L1		
	addi \$t3, \$0, 5		
	j L2		
	L1: addi \$t3, \$0, 8 L2:		
	L/2· ···		

Risposte corrette

1	2	3	4	5	6	7	8	9	10
7	С	a	d	В	С	a	С	d	b

	Domande a risposta aperta (sino a 5 punti per ogni domanda) – Non è possibile consultare alcun materiale - Tempo: 40 minuti.
11	Considerando le unità di memoria a stato solido (Solid State Disk o SSD): 1. Se ne descrivano gli usi nell'ambito dell'architettura di un calcolatore 2. Si descrivano le principali tecnologie utilizzate
	 3. Si illustri l'architettura interna, riportando i principali elementi interni e le rispettive funzionalità 4. Si riporti un esempio di architettura di una SSD.

Nome, cognome, matricola

Parte 2

12		erim	ento al bus di sistema:
			si descriva la struttura e il funzionamento di un bus sincrono, evidenziando le differenze rispetto ad un bus asincrono
	2		si descriva il meccanismo di arbitraggio distribuito (architettura e funzionamento), usando come esempio il bus SCSI
	3	3. s	si elenchino i meccanismi di arbitraggio centralizzato, elencando per ciascuno vantaggi e svantaggi.

13		ideri un'unità di controllo microprogrammata:
	1.	
		controllo)
	2.	
	3.	Si elenchino vantaggi e svantaggi rispetto all'architettura cablata
	4.	Assumendo che la memoria di microcodice sia composta da 150 parole da 56 bit ciascuna, si determini la dimensione in
		bit del μPC.

14	Progettare un circuito logico con 3 ingressi a, b, c e due uscite o1 e o2, che implementi le seguenti funzionalità:		
- a, b e c siano i 3 bit associati ad un numero decimale rappresentato in binario puro (su 3 bit), essendo a il bit meno significa c il bit più significativo.			
- o1 assuma il valore 1 se il numero decimale rappresentato da <i>cba</i> è < 3			
	- o2 assuma il valore 1 se all'ingresso si presentano le configurazioni corrispondenti ai numeri decimali 6 e 7.		
	Si richiede di		
	 compilare la tavola di verità riempire le mappe di Karnaugh 		
	3. fornire le funzioni delle uscite implementate dal circuito minimo.		

Esercizio di programmazione

sino a 12 punti – è possibile consultare solamente il foglio con l'instruction set MIPS - tempo: 60 minuti

Sono date due matrici A e B di dimensione N x M, i cui elementi sono interi con segno su 32 bit. Si scriva una procedura MediaMatrice in linguaggio Assembly MIPS32 che calcoli i valori di una matrice C di dimensione N x M. Per ogni indice $0 \le i \le N$ e $0 \le j \le M$, l'elemento (i, j) della matrice C è ottenuto come la media fra l'elemento in posizione (i, j) nella matrice A e l'elemento in posizione (i, j) nella matrice B. La media di due interi con segno su 32 bit è sicuramente un intero con segno su 32 bit, tuttavia nel calcolo occorre distinguere due casi:

- 1) se l'elemento in posizione (i, j) nella matrice A e l'elemento in posizione (i, j) nella matrice B hanno segno opposto, la loro media è direttamente calcolabile tramite una somma e una divisione per 2.
- 2) se l'elemento in posizione (i, j) nella matrice A e l'elemento in posizione (i, j) nella matrice B hanno lo stesso segno, in generale la loro somma richiede 33 bit per essere rappresentata. E' necessario quindi sommare i due elementi con ADDU per evitare di generare un'eccezione di overflow. Il risultato (su 32 bit) è diviso per 2. Infine, il bit di segno del valore così ottenuto deve essere posto uguale al bit di segno dei due elementi nelle matrici A e B (la media ha lo stesso segno dei due numeri di partenza).

La procedura MediaMatrice riceve in input gli indirizzi delle tre matrici A, B, C e i valori N e M (nell'ordine indicato); non restituisce nulla in output.

```
Di seguito un esempio di programma chiamante:
N = 3
M = 4
            .data
            .word 0xAB317811, 0xCD514229, 0xEF832040, 0xA1346269
matriceA:
            .word 0xB2178309, 0xC3524578, 0x65702887, 0x59227465
            .word 0x14930352, 0x24157817, 0x39088169, 0x63245986
            .word 0x39916800, 0x47900160, 0x62270208, 0x87178291
matriceB:
            .word 0xA7674368, 0xB2092278, 0xC3556874, 0xD6402373
            .word 0xE1216451, 0x24329020, 0x51090942, 0x11240007
matriceC:
            .space N * M * 4
            .text
            .globl main
            .ent main
            subu $sp, $sp, 4
main:
            sw $ra, ($sp)
            la $a0, matriceA
            la $a1, matriceB
            la $a2, matriceC
            li $a3, N
            li $t0, M
            subu $sp, $sp, 4
            sw $t0, ($sp)
            jal MediaMatrice
            addiu $sp, $sp, 4
                $ra, ($sp)
            addiu $sp, $sp, 4
            jr $ra
            .end main
```