Nome, co	ognome, matricola	
----------	-------------------	--

Calcolatori Elettronici (12AGA) – esame del 16.1.2025

Parte 1 - Domande a risposta chiusa (è necessario rispondere correttamente ad almeno 6 domande).

Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti.

1	Si consideri un banco di memoria di dimensioni pari a		
	32M parole, ciascuna da 16 bit, composto di moduli		
	da 2M parole da 1 byte ciascuna. Quanti moduli		
	compongono il banco?		
2	Si consideri l'istruzione MIPS lw \$t2, 32(\$s3).	I-type	A
	A quale tipo di istruzione appartiene?	J-type	В
		R-type	С
		Nessuno dei precedenti	D
		1	1 1
3	Si consideri il meccanismo noto come write-back	Esiste un dirty bit per ciascuna parola	A
	utilizzato nella gestione delle cache. Quale delle	Tutte le operazioni di scrittura vengono eseguite sia sulla cache sia	В
	seguenti affermazioni è vera?	sulla memoria	
		Esiste un dirty bit per ciascuna linea	С
		Il dirty bit viene complementato ad ogni operazione di lettura	D
4	Si consideri il meccanismo della parità, utilizzato per	Solo quando la parola viene scritta in memoria	A
	aumentare l'affidabilità delle DRAM: quando viene	Solo quando la parola viene letta dalla memoria	В
	calcolato il bit di parità associato ad una parola?	Quando la parola viene scritta in memoria e quando viene letta	C
		dalla memoria	
		Solo in momenti prefissati, in cui si calcola il bit di parità per tutte	D
		le parole presenti in quel momento in memoria	
5	Quale dei seguenti meccanismi permette a un DMAC	Burst Transfer	A
	di garantire la massima velocità di trasferimento?	Cycle Stealing	В
		Transparent Mode	C
		I vari meccanismi sono sostanzialmente equivalenti	D
6	Qual è il principale svantaggio nell'uso di banchi di	La scarsa velocità nelle operazioni di R/W	Α
	memoria DRAM di grandi dimensioni rispetto a	L'alto costo di fabbricazione	В
	banchi di memoria SRAM?	Un'organizzazione inefficiente della memoria	С
		Tutti e 3 gli aspetti precedenti	D
7	In un sistema dotato di DMA Controller, chi si fa	L'Interrupt Controller	A
'	carico della sua programmazione?	La CPU	В
	carros acina sua programmazione.	Le periferiche	С
		-	
1		L'arbitro del bus	D

8	Qual è la modalità per cui un processore può ignorare	Mascherando la linea di richiesta dell'interrupt	A
	altre richieste di interrupt durante il servizio di una	Disabilitando i dispositivi periferici dall'invio di interrupt	В
	procedura di interrupt?	Scollegando fisicamente i dispositivi periferici dal processore	С
		Non è possibile disabilitare le richieste di interrupt	D
9	Si consideri il meccanismo di arbitraggio a richieste indipendenti. Assumendo che le possibili unità master	2N	A
	siano N, quanti segnali di bus grant saranno pilotati	N	В
	dall'arbitro?	1	С
		log N	D
10	Si supponga di avere un valore intero con segno x nel registro \$t1 e che si desideri calcolare il valore dell'espressione 3*x-5 ponendo il risultato in \$v1, utilizzando esclusivamente istruzioni di somma. Si riportino le istruzioni MIPS necessarie.		

Risposte corrette

1	2	3	4	5	6	7	8	9	10
32	A	С	С	A	A	В	A	В	

Domanda 10 (possibile soluzione): add v1, t1, t1 # v1 = 2x add v1, v1, t1 # v1 = 3x addi v1, v1, v1, v1 = 3x - 5

Non	Nome, cognome, matricola		
	Parte 2 - Domande a risposta aperta (sino a 5 punti per ogni domanda) Non è possibile consultare alcun materiale - Tempo: 45 minuti.		
Non	Parte 2 - Domande a risposta aperta (sino a 5 punti per ogni domanda)		

12	Si consi	ideri un banco di memoria RAM da 4 Kparole di 32 bit ciascuna, composto da moduli da 1 Kparole da 8 bit ciascuno.
	31 rispo 1.	nda alle seguenti domande: quali e quanti sono i segnali di ingresso e uscita del banco di memoria?
	2.	quanti moduli sono necessari per realizzare l'intero banco di memoria?
		quali altri moduli oltre quelli di memoria sono necessari per realizzare il banco?
	4.	che cosa pilotano i segnali di indirizzo in ingresso?
	5.	chi genera i segnali che pilotano i segnali di enable dei vari moduli?

13	Si rispo	onda ai seguenti punti
	1. 2.	Quanti e quali segnali sono necessari per l'arbitraggio? Chi genera e chi legge ciascuno di tali segnali? Come funziona il meccanismo di arbitraggio? Si dettaglino i vari passaggi dal momento in cui il bus diventa libero al
	۷.	momento in cui il dispositivo identificato come master ne prende il controllo.
	3.	
	<u> </u>	

14	Si illustrino le funzionalità offerte da un DMA Controller e si elenchino i passaggi attraverso i quali avviene un trasferimento in
	DMA, partendo dalla fase di programmazione.

Nome, Cognome, Matricola:

Parte 3 - Esercizio di programmazione

sino a 12 punti – è possibile consultare solamente il foglio con l'instruction set MIPS - tempo: 60 minuti

Un vettore sequenza contiene una serie di N numeri interi con segno.

Si scriva in linguaggio Assembly MIPS una procedura *calcolaSequenza* che calcoli la lunghezza L della più lunga sotto-sequenza strettamente monotona (crescente o decrescente) all'interno della sequenza di numeri con segno presenti nel vettore. La procedura restituisce il risultato del calcolo utilizzando il registro \$v0.

I parametri passati alla procedura attraverso i registri sono (nell'ordine indicato):

- indirizzo del vettore *sequenza* (vettore di signed word)
- scelta crescente/decrescente : 1 (crescente); 2 (decrescente)
- N : numero di elementi del vettore.

Di seguito un esempio di programma chiamante.

```
N = 7
.data
            .word 5,5,21,21,22,40,-5
sequenza:
            .text
            .globl main
            .ent main
main: subu $sp, $sp, 4
            sw $ra, ($sp)
            la $a0, sequenza
            li $a1, 1 #Crescente
            li $a2, N
            jal calcolaDifferenza
            [...]
            lw $ra, ($sp)
            addiu $sp, $sp, 4
            jr $ra
            .end main
```

Nell'esempio sopra proposto, dopo aver eseguito la procedura, se si seleziona 1 (crescente) il valore restituito in \$v0 è 3 (per la sotto-sequenza 21, 22, 40). Se si fosse selezionato 2 (decrescente) il valore restituito in \$v0 sarebbe stato 2 (per la sotto-sequenza 40, -5).