

Architettura MIC-2 Come randore più velace la CPU: - reiduvore il numero di cidi di clack melle istruzioni; - acciorcione la durata del ciclo elmplificando l'organizzazione; - sovrappore l'esecurione di più istruzioni (Ripeline); MIC-1 reisulta "lento" perché, oltre ad exeguire fetch e decole delle microitruzioni, ha un passaggio foresto di un operado al registo H. La nuova architettura MIC-2 estende il BUS A a tutti i registri del commino dei dati ed esegue il fetch onticipato delle istruzione grarie ad un componente chianato IFU (Instruction Estab Unit). ESEMPIO C KOAD MIC-1 ILOAD MIC-2 MAR = MBRU+LV; RO H=LV MAR = MBRU+H; Tol MAR = SP = SP+1 TOS = MDR, WZ; goto Moins MAR = SP = SP+1 PC=PC+1; letch; wr IFU TOS = MDR; goto Mains struttura M C DIPCK STRUTTURA MIG-2 SHIETEN - SIMBR 1 1 IFU é un componente, non sincronizsants con D& EU (Decode & Execute Unit), che esegue il Stoh delle intrustioni IJVM Quando D& EU legge il volore di MBR1/MBR2, L'IFU incrementa PC di 1 e aggiorna i volori di MBR1/MBR2 col lute successivo. alls nouton dello shifter, l'IFU inisciera un musor Jetch dolla RAM. Nel como D&EU modifichi il valore di PC, l'IFU aggiornera in automatico IMAR e aggistreria MBRI eMBRZ depo un ciclo di lettura. Buina di tutto questo, IFO 2 D& EU devous scombiorsi segnoli di controlo per for attendere quest'ultima mel cost MBRI e MBRZ non stores ancera pronti.



Architethera C15C L'architettura come vi 2 un set di itrureioni più compleno e ricco, molto vicine ai linguaggi d'alto livello, la mioroprogrammazione per la realizzazione di istrureioni più complene, uno operio più ampio nella contra Store rispetto ai registri ed una pipeline inserita a posteriori. Abrichitellusia RISC L'architettion RISC (Reduced Instruction Set Computer) 2 un Tipo di architettura dove Vi e un set d'intrurcioni semplice ed exentible, esequibile direttemente doll'hordword, di cui due (LOAD e STORE) possono accedera alla mamoria. Altre a ció, Li e un elevato numero di registri ed una strutturo a pipeline come porte fondomentale del progetto. L'architettura MIC-3 le molto simile a MIC-2, con l'aggiunta di 3 letch mei bus STRUTTURA Grazie alla pipeline, l'esecuzione delle istruzioni risulta prin velce. l'execution é diviso in 4 fon: 1) xxittura dei registri selezionati mei latch A e B; 2) colcolo dei volori N e Z e scrittura del risultate dell'ALU
nel BUS C; + + 121+1 3) xxittura del contenuto del latch e nei regitui selezionati; 4) fore di read (write; UNITA DI CONTROLLO -se MIR1 contiene un salto semplice o a molte vie, MPC sorá corricto plal NEXT ADDRESS offwere de MBR1; SHIFTER - DE MIRI Contiene un salto condicionato, n' crea una bolla per poi CONTROLLO enere risolta nicomiramente oppure ni corico NEXTADARESS in MPC; - se viene risolto una bolla del solto condizioneto, la destinazione - MIR 1 BUS viere calcolota da MIRZ, N e Z; - se c'é un conflitto si forza una bolla in MIRI. RAW: mon si può leggere un operando non ancora aggiornato dell'itrurione MIR3 BUS MIR4 MEM WAR: non hors aggistnore un registro devono in lettura; WAW: gli aggistnomenti di un reagistro devono avvenire mel giuto



la cache le una memoria di piccola capacità ma molto più veloce si rispetto a quella principale che permette di ridurce i tempi di accent alla memoria. NOTA: la cache risulta esficace solo solo se i doti e le itruzioni da exquire si trovono speno all'interso di essa. Queta cordizione e vera grorie alle proprietà di PRO PRIETA LOCALITA SPAZIALE PROPRIETA LOCALITÀ Se in un temps t occedo ad un data/ithrursione Se in un tempo t accedo ad un mell'indirizzo i, a probabile che in futuro doto/itrurione mell'inovviron i, accedent a indivirsa vicino ad i 2 probabile che in luturo accedors ter queto motivo a prelevono istrución in requesto - nuovomente a quell'indivivos. e oi utilitationo voristali lasti in positioni Vicine mello stock. In un hop, an exempio, reieseque ogni volto le terre istrurioni e riutilires le nere voriabili. turisments della cache Od ogni lettura in memoria, ni controlla la porda interenta le presente nella cache: ce si, ni preleva da li, altrimenti viene prima corriota nella coche ed in regulto verió poneta alla CPU. TEMPO MEDIO DI ACCESSO.

h'e l'hit rate, cisé la percentiale di occessi alla mensia

E(t) = t_c + (1-h)·t_m resuriti dalla cache;

tc 'e il tempo di access alla cache; Se h tombe a s alloro Con 'e il temps di access alla mensia centrale. t(t) hence a te, in queternote accerro medi vicini a quelli della cache. resusciones ad overe tempion STRUTTURA INTERNA NB = hodirisers affect = Indirisers % dim. blace la cache 'e modivisa in linee e cognitiva di erre può contenere un la linea e la parte di coche che può contenere un blace est è discisa blacco della RAM. Opi blocci 2 identicate con un nuito 118 montre in 3 compi: agni byte all enterno di error viene " bolid: but the india se la linea e prienca; · Too; india quale Blace & continueto and compo Data; respresentate con un asset. · Doto: compo che contiene il Rocco di menoria.

tuntionemento coche some a 11 lel la coche a n ue é equiplente a n debe allinais Si può imprire un bloces e pormette di contenera qui Blace in une de line. in qualurane lines offure or pur califore con l'indivisors. locke a covingodista diretta Per identificare un blace si La coche a corridordenza diretta à un tipo de Calcola il TAG utilizzondo 118 coche dove agri linea qui continure un ala Brus. NB = I / dim. Blace FUNTIONA MENTO Por inserire un bloco di memoria, mello cache, a tor rimbiorazore un blace o si redie in mode cossole appure ni determina colcab la rigo. alterero l'indivirso. Riga = NB % mum. Right Infine Wi none 2 made Marcrison in newsmi; Per identificare un bloca de memoria nello cada. · write horsesp : aggiotra cache e RAM. n colcho il TAG (Vedi Juniora monto calles) · Write back: aggistra coche e Per rimpiososore un blaces, n'estada la riago oggistresta RAM querdo la linea versa dove é gloto induto. Minhiototata. La scrittura in monoria a analogo alla cache remole. lacke ancistiva a m vie FUNZIONA MENTO CACHE ASSOCIATIVA PUBA la cache onociativa a m vie te UNA RIGA & TUTTI BLOCCHI UNA RIGA & TUTTE LINEE l'equivolente di n coche a corapoderse In queto coro, pero monte Uno. cache di queto tipo il allineste e in più, attensa i i blacchi in agai ruga libera prili catora Compara la cette problemi di conflitto tra i blocchi mello coche a per identificali di chi rempiossera) l'ione anscioti alla tero rigo. La bota colesfore NB (vali final) wel con precidente la pair tresha ricorca orvière in possible relle ALTRI UTILIZZI DELLA CACHE La corittura i malon alla cache la coche le anche utilizata normale, en alcune prescureron de FUNZIONA MENTO l'instriments dei blocchi di monorio anche dogli algoritmi prondere. nella cache e analogo alla corridondenza diretta, con la for decidere in quale linea cereare occare differentes the c'e più liberta confrontone il tog con porte dell'indirecto por verificie gratile al late the ni deve ocegliere i dati penjed, a accisore le information per la una linea tra le altre mell'inscine. productions a per il rutero. Per identifica i bachi (vedi compodoren diretta). Por rimpio Esore i blachi il percedimento a to stemo della corridorationesa ma onche qui bisgna occidiore una linea. La arithra in mandris. 's analyse allo soche

13 A (Instruction Set Associatecture) V 15A & il livello che definisce il linguoggio macchino esequibile da un procesore, eno rappresenta l'interfacció tra software e hordware ed le in grado di definire un set d'itriviai elementori chiamoto "linguaggio michio". NOTA: Onche se le possibile esequire direttemente file scritte con linguagei ad alts brollo, questo risulta montaggio portile si frazisce l'interpretazione alla compilezione, rendenda l'excusione infliciente. L'obliettivo di 15A è quello di trivore un compromeno tra i programatori (che implemento i compilatori) è i prosettiti horduore ma, per esegenze di mercato, il livello deve enerce composibile con le versioni precedenti del softwore (questo e possibile grotie all'emilatione di itruzioni "vecchie" nella muava orichitettura). In alciene architetture, il livello ISA le definito da un consovrio di pradullori. VANTAGGIO: più produttori reolizzono la medesima architettura. SVANTAGGIO: l'oxichitettura mon é più proprietorio. ISA permette di definire almeno CRGANIZZAZIONE DELLA MEMORIA due livelle di execuzione: la memoria é divisa in celle (solitamente di 8 bite) aventi KERNEL MODE: puer controllo delle indirizzi consecutivi. Una cella da 8 bit é chiamata byte prici beste formono una parda (volitamente grande 4 a 8 beste) e risorse; USER MODE; controllo limitate pili porole formoro un blaco. mile risorse. ler convenienza, le pode/blochi sono allineate. Gran porte delle architetture ha un solo sportio REGISTRI d'indiriversamento lineare di 232 c 264 beste tultarria agni elabotatore possible un corto me existens altre che homo sporti diversi por doti e · numero di regestri (di nolito palu daire), istructioni (indirirertomento mornorie più grandi e gli al cui opera l'ALO, en pomor enere: accessi soro più controllati, se specificati i pormen d'accesso · trutti vinlali alla miorsorilatettus; di agni segmento). alcuni Visibili a ISA. ACCESSO ALLA MEMORIA Alcumi registra, come PC e SP, hormó Rea aprontire la corrette esecurione delle isteurioni d'accomo Sumprion oplicatione. La principale alla memoria, si utilizzono 3 differenti appresci:
Losciore al compilatore il compito di memorizzare i dati Suntione di un regitor à quella di sormire un'elevota acembrati ai dati. tromite SYNG: Un register chiamotor FLAG & PSW Realisseore, in horshwire, la verifica automatica di RAW contiene i condition code dell'ALV: 2 WAR dwinte una LCAD/STORE. (. N; risulteto megativo; · t: risultate zero; Sequenzializzate tutte le LCAD/STORE. · V: overskow · C: risultato con riporto; en vord importante perché determinante la cordinaire de un selle construents.

SET D'ISTRUZIONI TIPI DI DATI ·LOAD/STORE pormettoro di laggore e scrivere in mansie. Un ospetto importante di un'architettura 'e la ·MOVE copie i date da un rugitos all'altes gestione di diversi tipi di doti in cui: ARITMETIC esegue operationi aritmetis - laiche, al le intructione prevedons un certo formato, deve ·BOOLEAN esegue operation los lane; enere ripettate. ·SALTO CONDIZIONATO E INCONDIZIONATO, Se un dato per enere representato ha brogno di mecifici requisiti. ma l'hardrore non la supporta, a ·15TRUZIONI 1/0: procede via rostriore con una diminutione dell'elliciento. DATI NON NUMERICI (BOGLEANI) DATI NUMERICI (INTERI) I valori barleoni ponono enere rappresentati Per roppresentare un numero intero, i calchatori ou un singo bit onche se in probios, utilizzano la notazione "Complemento a 2", nia viene utilizzato van interes trete a una parta, the nitrata di un numoto con segno che di un il motivo à impombile e non conveniente MUMBRE DENTES DEGRE. ASSOLUTE undivirezone un lit, gellindi, per consentine 4 Byte -> con segno -> Valore monimo 231-1 ni é deciso di interpreterli: nel requerte modo: · FALSO quardo il byte d'la porda é 0; 4 Byte -> senta segno -> volore mornino 1 - 1 · VERO quembo il boto d'harda e diversoda a. DATI NUMERICI (NON INTERI) si recupera efficienza mel bit-map dove n' I numeri non interi ni rappresentano con la utilizza un'intera perda per memorizzare i Keenica "flooting point" the pur ondare do 32 bit a 128 bit in lose all precisone. boolesmi. DATI NON NUMERICI (BOOLE ANI) FORMATO DELLE ISTRUZIONI I constori raffiresentano un tipo di dato la cadifica binaria di un itenzione e formata da: importante anche se sono pochi i calcolatori · un colice operativo; con un'horshvora in grade di mongdorli. Compi ludicore i dati e memorierrare i rimboli. Le codifiche principali sons ASCII (7bit) Il problema dell'indianzione del lugo da cui prebione e unicodf (16 bit). a memoritatore a chiarmo indisertamento, il numoso di indirivere in una itavione voria do 0 a 3. PUNTATORI (m'altre problema e la lungherette: intruvisioni I puntatori sono tipi di dati fatti di corte accupara mena morcia por l'indicieramento cre-menona indivirzi di memoria, che permettono soro pri difficili da decodificare e riducoro la pontelité di force riferimente a diverse la sioni che la CPU reinsuga in letch per le nuove intrusioni. di memoria con la tema istrurcione. Unche il cadice operativo é preferibile corto perché

Scanned by CamScanner

aprontisce una decarfico velace ed homo grande sportis

fina sono pri espicienti di quelle usciabili mela

getione. La complementa del formato di un itenzione dipende

al indivirements. Le istruvioni a lunghouse

NOURRE LA LUNGHETTA DI UN'ISTRUZIONE Per riduore la lungherese di un'itemeral,

i dati più frequenti vengors apotati in resgita di

utilizzare regitri per potori nella menerio;

· utilizzaore operandi implicati (stack, regita: - TRAMITE REGISTRO: operando contenuto mel reogistis. operializati, mederino operando no por input the per desput).

Ortagonalità tra operde e indiciremente exemps: exchitettura a due indivireri per istrivioni oritmetics-logiche:

PRODE MODE REG OFFSET MODE REG OFFSET OTA: tutte le modalità ni appliant a tutti gli divisioni, independentemente dal codice operations.

MODE può codificre lino a 8 modeltà discintrente

Ogni disportivo possiele un interfaccio chimota contreller the attroverse apporte intruvioni (IN/OUT) appure con delle LOAD/STORE (Memory Mapped 1/0), 2 pombile modificare i valori dei regitar al no

The MORY MAPPED 1/0

Il memory mapped 1/0 '2 una tecnica che attravers l'utilitées di LCAD/STORE à indivisée amciati, modifice à volori dei respitu mel controller. Il contessor contiene un decoster che risonoce gli institura arregnote e restituixe/recepisce date ai moi indivisei.

INDIRIZZAMENTO

esitoro diverse modelità d'indivirremento:

-IMMEDIATO: operando contenuto mell'insurione;

BIPUSH 10

· DIRETTO: operando all'indivirses operalisto;

LOAD R1, 0x 30 28 15 R1 = m. [0x302815]

ADD R1, R2, R3 R1 - R2+R3

· INDIRETTO: operando all'indireiros contenuto mel registro; MOVE RI,(RZ) RI = m[RZ]

· INDICITE ATO: operands all'indirires eternite da un ressitue e una cotonte;

MOVE #A(RZ), R1 ME#A+RZ] = R1

BASE-INDICE: operando all'inheriesses attenute da 2 respiration;

MOVE R3, (R1+R2) R3 = m[R1+R2]

TIPI DI ISTRUZIONI 1/0

· BUSY WAITING: Il busy uniting a una tecnica Olove la CPU Verilica ciclicamente la disposibilità dei disposition 1/0 e, quando disposibile, preside alla modifica dei regitri mel controller. L'unico wontaggis a che n tiene la CPU impegnata nel controllo ciclico quando effettivamento que fore altre. ·INTERRUPT: La perujerica 1/0 mando un segrale alla CPV la quale intercompe quello the stava Jacendo per dedicari ad era. Fints l'intorrept, la CPU ripriende il precedente loors. La gotione degli interrupt deve enere tropount al lorge della CPU.

FUNZIONAMENTO INTERRUPT

Nei regitai di controllo dei disportivi sono presenti intorrupt but che servironno por attivore gli interrupt do porte dei disportivi. Questi but sono in AND col but di stato e comerci alla linea INT della CPU la quale, quando il valore della linea & 1, interrompera quello de tara facendo por esquire l'interrupt.

