

# Lez 06

LATCH  $\neq$  FLIP-FLOP  $\xrightarrow{\quad}$  registrano gli cambiamenti di stato  
↑

## GATED LATCH

- LIMITE PORTE REALI.

- Tempi di risposta  $\rightarrow$  quello fondamentale.

- FAN IN / FAN OUT  
(datasheet)  $\hookrightarrow$  Immagina NOT

  $\rightsquigarrow$  va a pilotare qualcosa d'altro


Che cosa può andare a pilotare?

$\hookrightarrow$  C'è un limite a quante porte lì ci possono collegare (così che vengono ben controllate)


- Tempi di propagazione del segnale

Circuiti  $\Leftrightarrow$  Formula booleana  $\Leftrightarrow$  tabella verità

$\hookrightarrow$  C'è anche un DIAGRAMMA TEMPORALE



↳ porta NON reagisce IMMEDIATAMENTE ai cambiamenti dell'ingresso (nanosecondi)





- Si può strutturare in contesti ben definiti.


↳ Per circuiti complessi diventa difficile quantificab.

- Anche temp. prop. sgn rilevante (eff: 90)

## • ELEMENTI DI MEMORIA.




$E$	$S$	$R$	$Q$	$\bar{Q}$
0	x	x	HOLD	
1	0	0	HOLD	
reset	1	0	1	0
set	1	1	0	1




• COME EVITARE LA CONFIG. ILLEGALE?

1. Il "DATA" o "D-LATCH" → Correzione all'ingresso  
 ↓  
 Gated d-latch  
 (non chiedo cose che non hanno senso)

Non posso chiudere Set e Reset assieme




E	D	Q	$\bar{Q}$
0	x	HOLD	
1	0	0	1
1	1	1	0
z	z	z	z



2. Configurazione JK → Disabilita la richiesta insensata

Il mio circ. ha già stato  $\Rightarrow$  ignora richieste "inutili"  
 (es:  $Q = 1$ , non richiedo di nuovo set)

enable se  $Q=0$



E J K      Q     $\bar{Q}$

0    x    x    HOLD


1    0    0    HOLD  $\rightarrow$  non sto richiedendo nulla

1    0    1    0    1    reset

1    1    0    1    0    set


1    1    1    TGGLE

$J=K=1$




- AND a 3 porte:


$$\begin{array}{c} A \\ B \\ C \end{array} = \boxed{D} \quad X = A \cdot B \cdot C = (AB)C = A(BC)$$



l'operazione avviene  
1 volta sola al  
tanto di Toggle

D-LATCH





registro a scorrimento


fa in modo che al fronte di salita del clock  
quello che sta in D viene trasferito al seguente allo stesso  
delay

(★ 43:00)

-Arrivo a macchina a stati finiti.  $\rightarrow$  elimina race condition  
(se loop prop. prende meno di un ciclo di clock)


# Lez 07.

- ESEMPIO: REGISTRO DI SHIFT (dove macchina è stati finiti)




Stato n	IN	Stato n+1	OUT
0 0 0	0	0 0 0	0
0 0 0	1	1 0 0	0
0 0 1	0	0 0 0	0
0 0 1	1	1 0 0	0
0 1 0	0	0 0 1	1
0 1 0	1	0 0 1	1

- Diagramma degli stati:




$D = 0$  (il prox stato va in se stesso)





Qualsiasi sistema digitale (ogni stringa di bit è uno stato, anche la macchinetta del caffè)

• DIVISORI DI FREQUENZA.



continua e saltare  
da uno stato all'altro




Dove uso? CPU che fa + operazioni:

sulla base di dove sta l'1 fa un'op.  
più forte che un'altra.

- Circuiti asincroni → output dell'uno come clock del successivo


accumulo delay, molto  
male



Circuito sincrono → tutti i componenti hanno lo stesso clock

• VARIANTE SINCRONA DEL DIV. IN FREQ.

Usa un feedback per eliminare opzione nonsense




CLK	J	K	Q	Q̄	
•					HOLD
↑	0	0			HOLD
↑	0	1	0	1	reset
↑	1	0	1	0	set
↑	1	1	Q	Q̄	Toggle

ed ogni ciclo di clock si switcha da uno all'altro


- Segue divise le

toggle config. di default




si inviano

clk



Uc con stesso clock, esegue quello che ha su J,K  
che è  $Q_2$

Sta contando




contatore in freq.

Recap, magari connettività



bistabilità se metto feedback  
(imtille perché circ. resta sempre  
in stessa config.)



LATCH SR

brutto caso illegale








GATED



no senso perché  
chiedo set-reset insieme

- Diversi modi per risolvere stato illegale

EDGE TRIGGERED




inutile perché

blocca  $J=L=1$ , me  
rimbalza continuamente  
da 1 stato all'altro

FLIP-FLOP

derivazione


↳ flip-flop per  
switchare, oh  
tipo 'T' (toggles)



T flip-flop

(famiglia di "cosa puoi trovare nei circuiti logici")

• ESPERIENZA: Linear feedback shift register LFSR.




<u>STATO n</u>	<u>XOR</u>	<u>STATO n+1</u>	
000	0	000	000
001	1	100	
010	1	101	
011	0	001	
100	0	010	
101	1	110	
110	1	111	
111	0	011	

1(1)<sup>0</sup>  
0 1 1

XOR agisce su ultimo bit di stato n  
gli altri 2 scattano a destra di 1.

→ 011      101  
  001      110  
  101      111

- Seg. pseud. cas. di bit.



CASO 3+1

26 memory config


1111  
0111  
0011  
0001 4

1000  
0100  
0010  
1001 8

1100  
0110  
1011  
0101 12

1010  
1101  
1110 15 ~ divisore  
per 15  
1111

time diagram



$4+1$

1111 1

0111 1

0011 1

0001 11

0000 01

1000 00

0100 00

0010 00

0001 00

1000 01

1100 00

0110 00

0011 00

1001 11

00000

21 config.

(7)

altri 2 cicli

(3<sup>5</sup>)

- Seg. 6 bit pseudocasuale  $\rightarrow$  perch' non so dove mi trovo nella sequenza se vedo 1

Vedo 0 --- poi?

0

1

$\rightarrow$

voglio calcolare

$P(0|0); P(1|0)$

1 --- poi?  $\rightarrow$  0  
 $\rightarrow$  1

$P(1|1); P(0|1)$

$$P(0|1) = P(1|1) = 50\%$$

$$P(0|0) = 3/7$$

$$P(1|0) = 4/7$$

← BIAS! (Manca freq. con solo zeri)

Predictive gli 1.

$$P(0|10) = 50\%$$

$$P(1|10) = 50\%$$

Se trovo 4 1 sono a posto, decrpto, perch' ho previsto gli altri dal feedback.

- Master slave