


Ingegneria Informatica

ELETTRONICA APPLICATA


Be1 – Esercizi parte B (1)

- » Porte logiche CMOS
- » Calcolo ritardi e Fmax
- » Generatore di clock



28/02/2021 - 1 ElapBe1 - 2014 DDC





Ese Be 1.1 Porte logiche CMOS (1)


1. Completare lo schematico della porta logica in figura

2. Determinare:


 t_{rise} min e max al nodo E sapendo che i MOS hanno Ron=10 kohm e Cgate=5fF e Vdd = 1,5V, considerando varie combinazioni di pull-up accesi e spenti

2. t_P min e max della rete di pull-up e dell'inverter (t_{PE} + t_{POUT}) sapendo che il carico collegato all'uscita OUT è costituito da

10 inverter








Ese Be1.2: Porte logiche CMOS (2)


- Implementare tramite una porta CMOS la seguente funzione logica: U = (A • B + C • D)*
- 2. Determinare i tempi di propagazione minimi e massimi sapendo che Ron=20 kOhm e l'uscita U è collegata ad un carico di 50 fF.






Ese Be1.3: Calcolo ritardi e Fmax

- Analizzare il ritardo di questo circuito (valori in ns)
- Valutazione della Fmax del clock con: $T_{SU} = 1.5 \text{ ns}$; $T_{H} = 0.5 \text{ ns}$









Ese Be1.4: Circuito sequenziale

I FF hanno le uscite Q inizializzate a 0. Il clock ha duty cycle di 0.5. B1 è un buffer non invertente Open Drain, con R_{ON} = 40 Ω, I_{OH} = 200 μA, I1 un inverter con ingresso a trigger con Vs1 = 2V e Vs2 = 3V



 a. Tracciare le forme d'onda ai nodi A, Q1, Q2, Q3, Out nell'ipotesi che tutti i componenti abbiano ritardo nullo per i primi 3 periodi del clock CK (capacità C = 0).






Circuito sequenziale: segnali

Sequenza di segnali (senza ritardi)

CK		
Q1		
Q2		
A		





Circuito sequenziale: sequenza di stati

Il clock è attivo su entrambi i fronti (LH →FF1, HL →FF2).


FF 3 è collegato come divisore modulo 2, e commuta sui fronti di discesa di Q2* (salita di Q2).

C = 0; tra Q3 e OUT solo inversione di stato logico






Circuito sequenziale: valutazione ritardi



- b. Tracciare con asse dei tempi tarata le forme d'onda per due periodi di clock ai nodi A, Q1, Q2, Q3, Out con i parametri dinamici indicati (sempre per C = 0)
- c. Determinare il periodo di clock minimo T_{ckmin}

Tsu = 3 ns, Th = 2 ns (tutti i FF); Tckq = 5 ns (tutti i FF, sia LH che HL) porta NAND e trigger di uscita I1: T_{LH} = 3ns , T_{HL} = 4 ns, buffer B1: Tp = 6 ns (per entrambe le transizioni)






Circuito sequenziale: ritardi

• Sequenza di segnali (con ritardi)

CK	/	\	 \	 ·
Q1			 	 . – – – – –
Q2			 	
A	_			


28/02/2021 - 9






Circuito sequenziale: diagramma temporale


- Tsu = 3 ns, Th = 2 ns (tutti i FF);
- Tck->Q = 5 ns (tutti i FF, per L-> H e H->L)
- porta NAND e trigger di uscita I1: $T_{LH} = 3$ ns, $T_{HL} = 4$ ns,
- buffer B1: Tp = 6 ns (per entrambe le transizioni)





Circuito sequenziale: Vc e Vout


 d. Analizzare il comportamento dinamico dell'anello B1-C-I1-FF3. Tracciare l'andamento qualitativo di Q3, della tensione ai capi di C e della Vout.



- e. I1 e' un trigger con Vs1 = 2V e Vs2 = 3V
- f. Determinare la massima frequenza del clock CK che permette il funzionamento di questa parte del circuito con Rpu = $1k\Omega$, C= 25pF, Val = 5V e per il trigger I1 $T_{IH} = 3ns$, $T_{HI} = 4 ns$

28/02/2021 - 11





Ese Be1.5: Generatore di clock

- Calcolare la frequenza dell'onda quadra all'uscita Vu
- Parametri del comparatore

$$-V_{S2} = 2V$$

$$-V_{S1} = 1.2 V$$


$$-V_{UH} = 4.7 V$$

$$- V_{UI} = 0.3 V$$


Componenti

$$-R = 1 k\Omega$$


$$-C = 10 nF$$








Generatore di clock: semiperiodo T1






Vu commuta tra V_H e V_{L} ; Vc è una sequenza di esponziali, tra V_{T_-} e V_{T_+}


T1:
$$Vc(t) = V_H + (V_{T_-} - V_H)exp(-t/RC)$$

Quando
$$t = T1 \rightarrow Vc(T1) = V_{T+}$$


$$T1 = ...$$









Generatore di clock: semiperiodo T2






T2:
$$Vc(t) = V_L + (V_{T+} - V_L)exp(-t/RC)$$

Quando
$$t = T2 \rightarrow Vc(T2) = V_{T-}$$








Ingegneria Informatica


ELETTRONICA APPLICATA

Be2 – Esercizi parte B (2)

- » Logica programmabile
- » Memorie a semiconduttore








Be2.1: Costi non ricorrenti NRE


- Un'azienda intende produrre un sistema elettronico consumer e venderlo al prezzo di 899 \$, con un margine rispetto al costo per prodotto pari al 50%.
- Il costo unitario per la realizzazione è di 100 \$ e il numero di prodotti che si ipotizza saranno venduti durante la finestra di mercato è pari a 10,000 pezzi.
- 1. Determinare il massimo costo non ricorrente NRE ammissibile.
- 2. Nell'ipotesi che il costo NRE raddoppi rispetto a quanto previsto al punto precedente, determinare il nuovo margine di profitto.






Be2.1: Costi non ricorrenti NRE (soluzione)

- 1. NRE ammissibile
- Costo per prodotto Cp = 899 * 0.5 = 450 \$
- Cp = Cu + NRE/N
- NRE/N = Cp Cu = 450 100 = 350\$
- NRE = $350 \times 10,000 = 3,500,000 \$$
- 2. NRE raddoppia
- NRE = 7,000,000 \$
- Cp Cu = NRE/N = 7,000,000/10,000 = 700\$
- Cp = Cu + NRE/N = 100 + 700 = 800\$
- Margine = 899 800 = 99\$ (12% di profitto)



Be2.2: Logica programmabile 1




 Determinare la programmazione delle connessioni, delle look-up table (LUT) e dei multiplexer per le funzioni logiche

- u = abc + def


 $- v = (ab)^*$

- w = def

-x = NON USATO



Be2.2: Logica programmabile 1 (soluzione)




 Determinare la programmazione delle connessioni, delle look-up table (LUT) e dei multiplexer per le funzioni logiche

$$- u = abc + def$$


$$- v = (ab)^*$$

$$- w = def$$


-x = NON USATO




Be2.3: Logica programmabile 2




- Determinare la programmazione delle connessioni, delle look-up table (LUT) e dei multiplexer per implementare
 - Registro SIPO a 4 bit con ingresso seriale Sin=a e uscite Q_{0:3}=(u,v,w,x)
 - Registro PIPO a 3 bit con ingresso parallelo (a,b,c), reset (e) e uscite Q_{0:2}=(u,v,w)




Be2.3: Logica programmabile 2 (soluzione SIPO)



- Determinare la programmazione delle connessioni, delle look-up table (LUT) e dei multiplexer per implementare
 - Registro SIPO a 4 bit con ingresso seriale Sin=a e uscite Q_{0:3}=(u,v,w,x)




Be2.3: Logica programmabile 2 (soluzione PIPO)




- Determinare la programmazione delle connessioni, delle look-up table (LUT) e dei multiplexer per implementare
 - Registro SIPO a 4 bit con ingresso seriale Sin=a e uscite Q_{0:3}=(u,v,w,x)
 - Registro PIPO a 3 bit con ingresso parallelo (a,b,c), reset (e) e uscite Q_{0:2}=(u,v,w)






Verilog: shift register completo

ElapBe1 - 2014 [








Verilog: shift register completo

Specifica:

- ctrl = 0: Nessun cambiamento uscite
- ctrl = 1: shift a destra, facendo entrare data[N-1] come MSB
- ctrl = 2: shift a sinistra, facendo entrare data[0] come LSB
- ctrl = 3: caricamento parallel di data[N-1:0]






Verilog: shift register completo

```
module shift register #(parameter N = 8)(
    input wire clk, reset,
    input wire [1:0] ctrl,
    input wire [N-1:0] data,
    output wire [N-1:0] q);
reg [N-1:0] s_reg, s_next;
always @(posedge clk or posedge reset) begin
    if (reset)
        s_reg <= 0;
    else if (clk)
        s req <= s next;
end
always @(*) begin
    case (ctrl)
        0 : s_next = s_reg;
                                                // no operation
        1 : s_next = {data[N-1], s_reg[N-1:1]}; // right shift
        2 : s_next = {s_reg[N-2:0], data[0]}; // left shift
                                                // load data
        3 : s next = data;
    endcase
end
assign q = s_reg;
endmodule
```







Be2.4: Decoder indirizzi e ritardo wordline

- Si ha un banco di memoria DRAM con 8 wordline connesse a N = 64 celle ciascuna. Il pass transistor della cella presenta una capacità di gate di 0,1 fF mentre la linea metallica ha una resistenza complessiva di 10xN = 640 ohm.
 - Progettare con porte CMOS il decoder che pilota le 8 wordline a partire dai segnali di indirizzo
 - Sapendo che ogni transistore MOS usato nel decoder ha resistenza Ron=100 Ohm e capacità di gate Cg=1 fF, determinare il massimo ritardo di attivazione delle wordline
- 2. Ripetere progetto e calcolo ritardo nell'ipotesi che la memoria sia partizionata in B = 4 banchi ciascuno con 8 wordline connesse a N = 64/B = 16 celle.






Be2.4: Decoder








Be2.4 soluzione caso 1


Calcolo ritardo caso 1


- Inverter1: 0.69*Ron*8*Cg = 0.69*100*2*4*1f = 0.552 ps
- Nand: 0,69*3*Ron*2*Cg = 0,414 ps
- Inverter2: 0.69*(Ron + Rwl)*Cwl = 0.69*(100+640)*64*0.1f = 3.27 ps
- Twl = 0.552 + 0.414 + 3.27 = 4.236 ps






Be2.4: Pre-decoder per abilitazione banco






Be2.4: Decoder Banco 0








Be2.4 soluzione caso 2

- Calcolo ritardo caso 1
 - Twl = 0.552 + 0.414 + 3.27 = 4.236 ps
- Calcolo ritardo caso 2
 - Predecoder, Inverter1: 0,69*Ron*2*2*Cg = 0,69*100*2*2*1f = 0,276 ps
 - Predecoder, Nand: 0,69*2*Ron*2*Cg = 0,276 ps
 - Predecoder, Inverter2: 0,69*Ron*8*2*Cg = 1,1 ps
 - Decoder Nand: 0,69*2*Ron*4*Cg = 0,552 ps
 - Decoder Inverter2: 0.69*(Ron + Rwl)*Cwl = 0.69*(100+160)*16*0.1f = 0.287 ps
 - Twl = 0.276 + 0.276 + 1.1 + 0.552 + 0.287 = 2.495 ps (-40%)






Be2.5: Lettura in DRAM

- Cella DRAM con Cs=20fF, pass transistor con Cd=0,1fF e tensione di soglia Vth=0,1V
- Celle connesse alla bitline M=512
- Tensione di alimentazione Vdd=1V
 - Determinare la variazione di tensione sulla bitline e sul condensatore di storage a seguito di una lettura di un 1 memorizzato nella cella
 - Determinare la variazione di tensione sulla bitline e sul condensatore di storage a seguito di una lettura di uno 0 memorizzato nella cella
 - Se la sensibilità del Sense Amplifier è di 50mV, determinare il massimo numero M di celle connesse alla bitline

23/03/2022 - 18 ElapBe1 - 2014 [






Be2.5: Soluzione

- Cbl = 512 * Cd = 51,2 fF
- Lettura di 1
- $-\Delta VbI = Cs/(Cs+CbI) * (Vdd/2 Vth) = 20 / (20 + 51,4) (0.5-01) = 112 mV$
- $-\Delta Vcs = -CbI/(Cs+CbI) * (Vdd/2 Vth) = -51,4 / (20 + 51,4) (0.5-01) = -288 mV$
- Lettura di 0
- $-\Delta VbI = -Cs/(Cs+CbI)*Vdd/2 = -20 / (20 + 51,4) 0.5 = -140 mV$
- $-\Delta Vcs = CbI/(Cs+CbI)*Vdd/2 = 51,4/(20 + 51,4)0.5 = 360 \text{ mV}$
- Max numero di celle connesse a bitline
- Caso peggiore lettura di 1: $\Delta Vbl = Cs/(Cs+M*Cd)*(Vdd/2 Vth)$ = 50mV => M = Cs/Cd * [(Vdd/2-Vth)/0.05 - 1] = 1400






Be2.6: Rinfresco celle DRAM

- Corrente di leakage nei pass transistor di celle DRAM I_{leak}=25 fA
- Capacità di storage Cs=20fF
 - Determinare periodo di refresh per garantire una variazione massima della tensione nel condensatore di storage di 0,1V






Be2.6: Soluzione

- $I = Cs \, dV/dt = Cs \, \Delta V/\Delta t \, (scarica lineare)$
- $\Delta V = 0.1V$
- $\Delta t = Cs \Delta V / I = 20f * 0,1 / 25f = 0,08 = 80 ms$






Be2.7: Ritenzione in cella Flash

- Una cella FLASH presenta una capacità tra gate di controllo e gate flottante pari a Cpp=50aF
 - Nell'ipotesi che la massima variazione ammissibile della tensione di soglia per garantire la ritenzione del dato memorizzato per 10 anni nella cella sia pari a ΔVth=1V, determinare la massima corrente di perdita tra gate flottante e substrato (in Ampere e in elettroni persi/settimana)






Be2.7: Soluzione

- $\Delta Q = Cpp \ \Delta Vth = 50aF * 1V = 50aC$ = $50*10^{-18} \ aC/1.6*10^{-19}C = 312 \ elettroni$
- $I = \Delta Q / \Delta T = 50aC *1V / (10*365*24*3600) = 1,6*10^{-25}A$
- $I = 312e^{-}/(10*52) = 0.6$ elettroni/settimana

23/03/2022 - 23






Be2.8: Massimo numero di cicli P/E in celle FLASH

- Le celle di una memoria FLASH da 4096 blocchi possono essere programmate e cancellate al massimo per 10⁴ volte
- In un ipotetico scenario di utilizzo, vengono continuamente eseguiti cicli di P/E su file di 50 blocchi ad un tasso medio di 1 file ogni 10 minuti. I file occupano al massimo 200 blocchi complessivi simultaneamente
- Determinare la durata massima della flash (in anni) nei due seguenti casi
 - No "wear leveling", ossia i file sono scritti sempre negli stessi
 200 blocchi
 - "wear leveling", ossia i file vengono distribuiti uniformemente su tutti i 4096 blocchi

23/03/2022 - 24






Be2.8: Soluzione

- 1. T=10,000 cicli * 200 blocchi / (50 blocchi / 10 minuti) = 400.000 minuti = 278 giorni (< 1 anno)
- 2. T=10,000 cicli * 4096 blocchi / (50 blocchi / 10 minuti) = 5689 giorni (> 15 anni)

23/03/2022 - 25






Ingegneria Informatica


ELETTRONICA APPLICATA

Ce1 – Esercizi: interconnessioni

- » Ritardi e skew con modello RC
- » Linee di trasmissione, riflessioni
- » Velocità di ciclo
 - Tolleranza clock seriale
 - Condensatori di bypass







Ce1: Esercizi su interconnessioni

Ritardi e skew con modelli RC
 Ce1.1, Ce1

Modelli a linea di trasmissione Ce1.3, Ce1.4


Diagrammi temporali, IWS Ce1.5, Ce1.6

Esempi di esercizi di esame Ce1.7, Ce1.8

 Altri esercizi (domande a risposte chiuse) in coda alle singole lezioni di "Interconnections for high-speed digital circuits", scaricabile dal sito areeweb.polito.it...

10/05/2022 - 2







Esercizio Ce1.4: Diagrammi temporali

• Tracciare per 4 $t_{\rm P}$, usando la tecnica del diagramma a traliccio, l'andamento di $V_{\rm B}$ e $V_{\rm C}$ per una commutazione di $V_{\rm A}$ da 0 V a 5 V. Parametri:


$$R_{\rm G}=50~\Omega, \qquad R_{\rm T}=\infty, \qquad Z_{\infty}=50~\Omega,$$
 $P=0.8~{\rm c}, \qquad l=20~{\rm cm}$

• Ripetere il calcolo con $R_{\rm G} = 270~\Omega$ ed $R_{\rm G} = 15~\Omega$






Esercizio Ce1.4: Diagrammi temporali







Esercizio Ce1.4: Diagrammi temporali $R_{\rm G}=50~\Omega$

•
$$\Gamma_{\rm G} = \frac{R_{\rm G} - Z_{\infty}}{R_{\rm G} + Z_{\infty}} = \frac{50 \ \Omega - 50 \ \Omega}{50 \ \Omega + 50 \ \Omega} = 0$$
, $\Gamma_{\rm T} = \frac{\infty - 50 \ \Omega}{\infty + 50 \ \Omega} = 1$

•
$$t_{\rm P} = \frac{l}{P} = \frac{0.2 \text{ m}}{0.8 \cdot 3.10^8 \text{ m/s}} = 0.83 \text{ ns}$$

•
$$V_{\rm B}(0) = \frac{Z_{\infty}}{R_{\rm G} + Z_{\infty}} V_{\rm A} = \frac{50 \,\Omega}{50 \,\Omega + 50 \,\Omega} \,5 \,{\rm V} = 2.5 \,{\rm V}$$


•
$$V_{\rm C}(t_{\rm P}) = (1 + \Gamma_{\rm T})V_{\rm B}(0) = (1 + 1) \cdot 2.5 \text{ V} = 5 \text{ V}$$

•
$$V_{\rm B}(2 t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G})V_{\rm B}(0) = (1 + 1 + 1 \cdot 0) \cdot 2,5 \text{ V} = 5 \text{ V}$$

•
$$V_{\rm C}(3 t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G})V_{\rm B}(0) = (1 + 1 + 1 \cdot 0 + 1^2 \cdot 0) \cdot 2,5 \text{ V} = 5 \text{ V}$$

•
$$V_{\rm B}(4\,t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G}^2)V_{\rm B}(0) = (1 + 1 + 1 \cdot 0 + 1^2 \cdot 0 + 1^2 \cdot 0^2) \cdot 2,5 \, V = 5 \, V$$






Esercizio Ce1.4: Diagrammi temporali $R_{\rm G}=50~\Omega$







Esercizio Ce1.4: Diagrammi temporali $R_{\rm G}=270~\Omega$

•
$$\Gamma_{\rm G} = \frac{R_{\rm G} - Z_{\infty}}{R_{\rm G} + Z_{\infty}} = \frac{270 \ \Omega - 50 \ \Omega}{270 \ \Omega + 50 \ \Omega} = 0.69, \qquad \Gamma_{\rm T} = \frac{\infty - 50 \ \Omega}{\infty + 50 \ \Omega} = 1$$

•
$$t_{\rm P} = \frac{l}{P} = \frac{0.2 \text{ m}}{0.8 \cdot 3.10^8 \text{ m/s}} = 0.83 \text{ ns}$$


•
$$V_{\rm B}(0) = \frac{Z_{\infty}}{R_{\rm G} + Z_{\infty}} V_{\rm A} = \frac{50 \,\Omega}{270 \,\Omega + 50 \,\Omega} 5 \,{\rm V} = 0.78 \,{\rm V}$$

•
$$V_{\rm C}(t_{\rm P}) = (1 + \Gamma_{\rm T})V_{\rm B}(0) = (1 + 1) \cdot 0.78 \,\rm V = 1.56 \,\rm V$$

•
$$V_{\rm B}(2 t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G})V_{\rm B}(0) = (1 + 1 + 1 \cdot 0.69) \cdot 0.78 \,\text{V} = 2.10 \,\text{V}$$


•
$$V_{\rm C}(3 t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G})V_{\rm B}(0) = (1 + 1 + 1 \cdot 0.69 + 1^2 \cdot 0.69) \cdot 0.78 \,\text{V} = 2.64 \,\text{V}$$

•
$$V_{\rm B}(4\,t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G}^2)V_{\rm B}(0) = (1 + 1 + 1 \cdot 0.69 + 1^2 \cdot 0.69 + 1^2 \cdot 0.69^2) \cdot 0.78\,\mathrm{V} = 3.01\,\mathrm{V}$$



Esercizio Ce1.4: Diagrammi temporali $R_{\rm G}=270~\Omega$





Esercizio Ce1.4: Diagrammi temporali $R_{\rm G}=15~\Omega$

•
$$\Gamma_{\rm G} = \frac{R_{\rm G} - Z_{\infty}}{R_{\rm G} + Z_{\infty}} = \frac{15 \Omega - 50 \Omega}{15 \Omega + 50 \Omega} = -0.54, \qquad \Gamma_{\rm T} = \frac{\infty - 50 \Omega}{\infty + 50 \Omega} = 1$$

•
$$t_{\rm P} = \frac{l}{P} = \frac{0.2 \text{ m}}{0.8 \cdot 3.10^8 \text{ m/s}} = 0.83 \text{ ns}$$

•
$$V_{\rm B}(0) = \frac{Z_{\infty}}{R_{\rm C} + Z_{\infty}} V_{\rm A} = \frac{50 \,\Omega}{15 \,\Omega + 50 \,\Omega} 5 \,{\rm V} = 3.85 \,{\rm V}$$

•
$$V_{\rm C}(t_{\rm P}) = (1 + \Gamma_{\rm T})V_{\rm B}(0) = (1 + 1) \cdot 3,85 \text{ V} = 7,70 \text{ V}$$


•
$$V_{\rm B}(2 t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G})V_{\rm B}(0) = [1 + 1 + 1 \cdot (-0.54)] \cdot 3.85 \text{ V} = 5.62 \text{ V}$$

•
$$V_{\rm C}(3 t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G})V_{\rm B}(0) = [1 + 1 + 1 \cdot (-0.54) + 1^2 \cdot (-0.54)] \cdot 3.85 \text{ V} = 3.54 \text{ V}$$

•
$$V_{\rm B}(4\,t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G} + \Gamma_{\rm T}^2\Gamma_{\rm G}^2)V_{\rm B}(0) =$$

$$[1 + 1 + 1 \cdot (-0.54) + 1^2 \cdot (-0.54) + 1^2 \cdot (-0.54)^2] \cdot 3.85 \text{ V}$$


$$= 4.66 \text{ V}$$



Esercizio Ce1.4: Diagrammi temporali $R_{\rm G}=15~\Omega$








- Calcolare la resistenza di uscita del driver (R_G) richiesta per avere commutazione sull'onda incidente (primo gradino, IWS) in una interconnessione con:
 - Tensione di uscita a vuoto del driver (L, H): $V_A = 0 \text{ V}$, 4 V
 - Soglia del ricevitore: $V_{TH} = 2.5 \text{ V}$
 - Impedenza caratteristica dell'interconnessione Z_{∞} = 70 Ω


 Indicare come evitare transizioni multiple causate dalle riflessioni all'estremo remoto.


10/05/2022 - 14







- Calcolare la resistenza di uscita del driver (R_G) richiesta per avere commutazione sull'onda incidente (primo gradino, IWS) in una interconnessione con:
 - Tensione di uscita a vuoto del driver (L, H): $V_A = 0 \text{ V}$, 4 V
 - Soglia del ricevitore: $V_{TH} = 2.5 \text{ V}$
 - Impedenza caratteristica dell'interconnessione Z_{∞} = 70 Ω









•
$$V_{\rm B}^{\rm LH}(0) = \frac{Z_{\infty}}{R_{\rm C} + Z_{\infty}} V_{\rm A} \ge V_{\rm TH} \to \text{per IWS L} \to H$$

$$\bullet \ \frac{Z_{\infty}}{R_{\rm G} + Z_{\infty}} \ge \frac{V_{\rm TH}}{V_{\rm A}}$$

•
$$R_{\rm G} + Z_{\infty} \le Z_{\infty} \frac{V_{\rm A}}{V_{\rm TH}}$$


•
$$R_{\rm G} \le Z_{\infty} \left(\frac{V_{\rm A}}{V_{\rm TH}} - 1 \right) = 70 \ \Omega \cdot \left(\frac{4 \text{ V}}{2,5 \text{ V}} - 1 \right) = 42 \ \Omega \text{ for IWS L} \rightarrow \text{H}$$

•
$$R_{\rm G} \le 70 \ \Omega \cdot \left(\frac{4 \ \rm V}{25 \ \rm V} - 1\right) = 42 \ \Omega$$


•
$$V_{\rm B}^{\rm HL}(0) = \frac{R_{\rm T}}{R_{\rm G} + R_{\rm T}} V_{\rm A} + \frac{Z_{\infty}}{R_{\rm G} + Z_{\infty}} (-V_{\rm A}) \le V_{\rm TH} \rightarrow \text{per IWS H} \rightarrow L$$

•
$$V_{\rm B}^{\rm HL}(0) = V_{\rm A} \left(\frac{R_{\rm T}}{R_{\rm C} + R_{\rm T}} - \frac{Z_{\infty}}{R_{\rm C} + Z_{\infty}} \right) \le V_{\rm TH}$$






 Indicare come evitare transizioni multiple causate dalle riflessioni all'estremo remoto.




- Indicare come evitare transizioni multiple causate dalle riflessioni all'estremo remoto.
- $V_{\rm B}^{\rm LH}(0) = \frac{Z_{\infty}}{R_{\rm G} + Z_{\infty}} V_{\rm A} \ge V_{\rm TH} \Rightarrow R_{\rm G} \le 42 \ \Omega$
- $\Gamma_{\rm G} = \frac{R_{\rm G} Z_{\infty}}{R_{\rm G} + Z_{\infty}} = \frac{42 \,\Omega 70 \,\Omega}{42 \,\Omega + 70 \,\Omega} = -0.25$
- $V_{\rm C}^{\rm LH}(t_{\rm P}) = (1 + \Gamma_{\rm T})V_{\rm B}^{\rm LH}(0) \ge V_{\rm TH}$
- $(1 + \Gamma_{\rm T}) \ge \frac{V_{\rm TH}}{V_{\rm B}^{\rm LH}(0)}$, $V_{\rm B}^{\rm LH}(0) \ge V_{\rm TH} \Rightarrow \left(\frac{V_{\rm TH}}{V_{\rm B}^{\rm LH}(0)} 1\right) \le 0 \Rightarrow R_{\rm T} \le Z_{\infty}$


1.
$$(1 + \Gamma_{\rm T}) \ge \frac{V_{\rm TH}}{V_{\rm B}^{\rm LH}(0)} \Rightarrow \frac{R_{\rm T} - Z_{\infty}}{R_{\rm T} + Z_{\infty}} \ge \left(\frac{V_{\rm TH}}{\frac{Z_{\infty}}{R_{\rm G} + Z_{\infty}} V_{\rm A}} - 1\right) \Rightarrow R_{\rm T} \ge \cdots$$

2. $V_{\text{TH}} \leq \frac{R_{\text{T}}}{R_{\text{C}} + R_{\text{T}}} V_{\text{A}} \rightarrow \text{condizione a regime}$





Esercizio Ce1.5: Incident Wave Switching – $R_{\rm G}=42~\Omega$, $R_{\rm T}=70~\Omega$







Esercizio Ce1.5: Incident Wave Switching – $R_{\rm G}=42~\Omega$, $R_{\rm T}=100~\Omega$







Esercizio Ce1.5: Incident Wave Switching – $R_{\rm G}=33~\Omega$, $R_{\rm T}=70~\Omega$







Esercizio Ce1.5: Incident Wave Switching – $R_{\rm G}=33~\Omega$, $R_{\rm T}=59.6~\Omega$






Esercizio Ce1.5: Incident Wave Switching – $R_{\rm G}=33~\Omega$, $R_{\rm T}=50~\Omega$






Esercizio Ce1.5: Incident Wave Switching – $R_{\rm G}=33~\Omega$, $R_{\rm T}=100~\Omega$








Esercizio Ce1.7


• Un driver alimentato a 3,3 V e con $R_0 = 90 \Omega$ pilota una connessione con $Z_{\infty} = 60 \Omega$, velocità di propagazione P = 0,5 c, lunghezza 12 cm, aperta all'estremo remoto. I ricevitori sono CMOS con




 $V_{\rm IL} = 0.8 \, {\rm Ve} \, V_{\rm IH} = 2 \, {\rm V.}$ Per la transizione L \rightarrow H:

- a) Determinare l'ampiezza del primo gradino e il tempo di propagazione
- b) Determinare i tempi di trasmissione minimo e massimo per ricevitori collocati lato driver e lato terminazione
- c) Tracciare qualitativamente la forma d'onda alla terminazione se la capacità d'ingresso del ricevitore ivi collocato è di 10 pF.


10/05/2022 - 27



Esercizio Ce1.7




10/05/2022 - 28



Esercizio Ce1.7: a)

•
$$V_{\rm B}(0) = \frac{Z_{\infty}}{R_{\rm D} + Z_{\infty}} V_{\rm A} = \frac{60 \,\Omega}{90 \,\Omega + 60 \,\Omega} 3,3 \,\mathrm{V} = 1,32 \,\mathrm{V}$$

•
$$t_{\rm P} = \frac{l}{P} = \frac{0.12 \text{ m}}{0.5 \cdot 3 \cdot 10^8 \text{ m/s}} = 0.8 \text{ ns}$$



Esercizio Ce1.7: b)

•
$$\Gamma_{\rm G} = \frac{R_{\rm O} - Z_{\infty}}{R_{\rm O} + Z_{\infty}} = \frac{90 \Omega - 60 \Omega}{90 \Omega + 60 \Omega} = 0.2, \quad \Gamma_{\rm T} = \frac{\infty - 60 \Omega}{\infty + 60 \Omega} = 1$$

•
$$V_{\rm B}(0) = \frac{Z_{\infty}}{R_{\rm D} + Z_{\infty}} V_{\rm A} = \frac{60 \,\Omega}{90 \,\Omega + 60 \,\Omega} 3,3 \,\mathrm{V} = 1,32 \,\mathrm{V}$$


- $V_{\rm B}(0) > V_{\rm IL} \rightarrow t_{\rm TX_{min}}^{\rm B} = 0 \,\mathrm{s}; \qquad V_{\rm B}(0) < V_{\rm IH}$

•
$$V_{\rm B}(2\ t_{\rm P}) = (1 + \Gamma_{\rm T} + \Gamma_{\rm T}\Gamma_{\rm G})V_{\rm B}(0) =$$


 $(1 + 1 + 1 \cdot 0.2) \cdot 1.32\ {\rm V} = 2.9\ {\rm V}$
- $V_{\rm B}(2\ t_{\rm P}) > V_{\rm IH} \rightarrow t_{\rm TX_{max}}^{\rm B} = 2\ t_{\rm P} = 2 \cdot 0.8\ {\rm ns} = 1.6\ {\rm ns}$


•
$$V_{\rm C}(t_{\rm P}) = (1 + \Gamma_{\rm T})V_{\rm B}(0) = (1 + 1) \cdot 1{,}32 \text{ V} = 2{,}64 \text{ V}$$

- $V_{\rm C}(t_{\rm P}) > V_{\rm IL}$ and $V_{\rm C}(t_{\rm P}) > V_{\rm IH} \rightarrow t_{\rm TX_{min}}^{\rm C} = t_{\rm TX_{max}}^{\rm C} = t_{\rm P} = 0{,}8 \text{ ns}$




Esercizio Ce1.7: b)






Esercizio Ce1.7: c)








Esercizio Ce1.8

• Un backplane ha $L_{\rm U}=8~{\rm nH/cm},~Z_{\infty}=85~\Omega$ senza carichi, lunghezza $l=48~{\rm cm}$, senza terminazioni, con 24 connettori equidistanti. Le piastre inseribili nei connettori hanno un carico capacitivo di $C_{\rm P}=35~{\rm pF}$ ciascuna. Il sistema può contenere da 2 a 24 schede. Parametri driver/receiver CMOS:

$$V_{\rm AL} = 3.3 \ V; \ R_{\rm O} = 95 \ \Omega; \ V_{\rm IH} = 2 \ V, \ V_{\rm IL} = 1 \ V.$$

- a) Calcolare il tempo di propagazione t_p tra gli estremi, con 2 e 24 schede.
- b) Determinare il $t_{\rm TX_{min}}$ tra due schede in posizioni estreme.
- c) Calcolare $t_{\text{TX}_{\text{max}}}$ con 24 schede inserite, pilotate a un estremo.
- d) Indicare $R_{\rm OH}$ massima del driver per operare in IWS per linee pilotate a un estremo, con 24 schede inserite.



Esercizio Ce1.8: a)

•
$$Z_{\infty} = \sqrt{\frac{L_{\rm U}}{C_{\rm U}}}$$
, $C_{\rm U} = \frac{L_{\rm U}}{Z_{\infty}^2} = \frac{8 \cdot 10^{-9} \text{ nH/cm}}{85^2 \Omega^2} = 1,11 \text{ pF/cm}$

• N=2 schede montate (assumiamo C_P distribuita)

$$-C_{U_2} = \frac{c_U l + N c_P}{l} = C_U + \frac{N c_P}{l} = 1,11 \text{ pF/cm} + \frac{2 \cdot 35 \text{ pF}}{48 \text{ cm}} = 2,57 \text{ pF/cm}$$

$$-P_2 = \frac{1}{\sqrt{L_U c_U}} = \frac{1}{\sqrt{8 \text{ nH/cm} \cdot 2,57 \text{ pF/cm}}} = 6,97 \cdot 10^9 \text{ cm/s}$$


$$-t_{P_2} = \frac{l}{P} = \frac{48 \text{ cm}}{6.97 \cdot 10^9 \text{ cm/s}} = 6,89 \text{ ns}$$

• N=24 schede montate (assumiamo C_P distribuita)

$$-C_{U_{24}} = \frac{C_U l + N C_P}{l} = C_U + \frac{N C_P}{l} = 1,11 \text{ pF/cm} + \frac{24 \cdot 35 \text{ pF}}{48 \text{ cm}} = 18,61 \text{ pF/cm}$$

$$-P_{24} = \frac{1}{\sqrt{L_U C_U}} = \frac{1}{\sqrt{8 \text{ nH/cm} \cdot 18,61 \text{ pF/cm}}} = 2,59 \cdot 10^9 \text{ cm/s}$$

$$-t_{P_{24}} = \frac{l}{P} = \frac{48 \text{ cm}}{2.59 \cdot 10^9 \text{ cm/s}} = 18,53 \text{ ns}$$



Esercizio Ce1.8: b)


- Tempo di trasmissione $t_{\rm TX}$ è un multiplo del tempo di propagazione, $t_{\rm P}$
- Dal punto a), t_P è minimo per N=2 schede montate

$$-t_{P_2} = 6.89 \text{ ns}$$

$$-Z_{\infty_2} = \sqrt{\frac{L_{\rm U}}{C_{\rm U_2}}} = \sqrt{\frac{8 \text{ nH/cm}}{2,57 \text{ pF/cm}}} = 55,8 \Omega$$

$$-\Gamma_{G_2} = \frac{R_0 - Z_{\infty_2}}{R_0 + Z_{\infty_2}} = \frac{95 \Omega - 55,8 \Omega}{95 \Omega + 55,8 \Omega} = 0,26$$

- Γ_T = 1 (terminazione aperta)



Esercizio Ce1.8: b)

- Due schede agli estremi B e C
 - Scheda-driver all'estremo B

•
$$V_{\text{B}_2}(0) = \frac{Z_{\infty_2}}{R_{\text{G}} + Z_{\infty_2}} V_{\text{AL}} = \frac{55,8 \,\Omega}{95 \,\Omega + 55,8 \,\Omega} 3,3 \,\text{V} = 1,22 \,\text{V}$$

• $t_{\mathrm{TX_{min}}}^{\mathrm{L} \to \mathrm{H}}$ per transizione L \rightarrow H confronto con soglia minima, V_{IL}

$$-V_{B_2}(0) = 1.22 \text{ V}$$


$$-V_{C_2}(t_{P_2}) = (1 + \Gamma_T)V_{B_2}(0) = (1 + 1) \cdot 1,22 \text{ V} = 2,44 \text{ V} > V_{IL}$$

• $t_{\rm TX_{min}}^{\rm H o L}$ per transizione H o L confronto con soglia massima, $V_{\rm IH}$

$$-V_{B_2}(0) = V_{AL} - \frac{Z_{\infty_2}}{R_G + Z_{\infty_2}} V_{AL} = 3.3 \text{ V} - 1.22 \text{ V} = 2.08 \text{ V}$$


$$-V_{C_2}(t_{P_2}) = (1 + \Gamma_T)[-V_{B_2}(0)] + V_{AL} = 0.86 \text{ V} < V_{IH}$$

• $t_{\text{TX}_{\text{min}}} = t_{\text{P}_2} = 6,89 \text{ ns}$



Esercizio Ce1.8: b)






- Tempo di trasmissione $t_{\rm TX}$ è un multiplo del tempo di propagazione, $t_{\rm P}$
- Dal punto a), t_P è massimo per N=24 schede montate

$$-t_{P_{24}} = 18,53 \text{ ns}$$

$$-Z_{\infty_{24}} = \sqrt{\frac{L_{\rm U}}{C_{\rm U_{24}}}} = \sqrt{\frac{8 \text{ nH/cm}}{18,61 \text{ pF/cm}}} = 20,7 \Omega$$

$$-\Gamma_{G_{24}} = \frac{R_0 - Z_{\infty_{24}}}{R_0 + Z_{\infty_{24}}} = \frac{95 \Omega - 20,7 \Omega}{95 \Omega + 20,7 \Omega} = 0,64$$

- Γ_T = 1 (terminazione aperta)



- Schede pilotate dall'estremo B
- La più distante scheda montata all'estremo C

•
$$V_{\rm B_{24}}^{\rm L \to H}(0) = \frac{Z_{\infty_{24}}}{R_{\rm G_{24}} + Z_{\infty_{24}}} V_{\rm AL} = \frac{20,7 \,\Omega}{95 \,\Omega + 20,7 \,\Omega} \cdot 3,3 \,V = 0,59 \,V$$


- $t_{\text{TX}_{\text{max}}}^{\text{L} \to \text{H}}$ per transizione L \rightarrow H
 - Confronto con la soglia massima, $V_{\rm TH} = V_{\rm IH}$

$$-V_{C_{24}}^{L\to H}(t_{\rm P}) = (1+\Gamma_{\rm T})V_{B_{24}}^{L\to H}(0) = (1+1)\cdot 0.59 \text{ V} = 1.18 \text{ V} < V_{\rm IH}$$

$$-V_{C_{24}}^{L\to H}(3 t_{P}) = (1 + \Gamma_{T} + \Gamma_{T}\Gamma_{G_{24}} + \Gamma_{T}^{2}\Gamma_{G_{24}})V_{B_{24}}^{L\to H}(0) = [1 + 1 + 1 \cdot 0.64 + 1^{2} \cdot 0.64] \cdot 0.59 \text{ V} = 1.94 \text{ V} < V_{IH}$$

$$-V_{C_{24}}^{L\to H}(\mathbf{5} t_{\mathbf{P}}) = (1 + \Gamma_{T} + \Gamma_{T}\Gamma_{G_{24}} + \Gamma_{T}^{2}\Gamma_{G_{24}} + \Gamma_{T}^{2}\Gamma_{G_{24}}^{2} + \Gamma_{T}^{3}\Gamma_{G_{24}}^{2})V_{B_{24}}^{L\to H}(0) = [1 + 1 + 1 \cdot 0,64 + 1^{2} \cdot 0,64 + 1^{2} \cdot 0,64^{2} + 1^{3} \cdot 0,64^{2}] \cdot 0,59 \text{ V} = \mathbf{2,42 V} > V_{IH}$$





• $t_{\text{TX}_{\text{max}}}^{\text{H}\to\text{L}}$ per transizione H \to L

- Confronto con la soglia minima, $V_{\rm TH} = V_{\rm IL}$


$$-V_{C_{24}}^{H\to L}(t_{P}) = (1 + \Gamma_{T})[-V_{B_{24}}^{L\to H}(0)] + V_{AL} = 2 \cdot (-0.59 \text{ V}) + 3.3 \text{ V} = 2.12 \text{ V} > V_{IL}$$


$$-V_{C_{24}}^{H\to L}(3 t_{P}) = (1 + \Gamma_{T} + \Gamma_{T}\Gamma_{G_{24}} + \Gamma_{T}^{2}\Gamma_{G_{24}})[-V_{B_{24}}^{L\to H}(0)] + V_{AL} = [1 + 1 + 1 \cdot 0.64 + 1^{2} \cdot 0.64] \cdot (-0.59 \text{ V}) + 3.3 \text{ V} = 1.36 \text{ V} > V_{IL}$$

$$-V_{C_{24}}^{H\to L}(\mathbf{5} \, \boldsymbol{t_P}) = \left(1 + \Gamma_T + \Gamma_T \Gamma_{G_{24}} + \Gamma_T^2 \Gamma_{G_{24}} + \Gamma_T^2 \Gamma_{G_{24}}^2 + \Gamma_T^3 \Gamma_{G_{24}}^2\right) \left[-V_{B_{24}}^{L\to H}(0)\right] + V_{AL} =$$

$$[1 + 1 + 1 \cdot 0.64 + 1^2 \cdot 0.64 + 1^2 \cdot 0.64^2 + 1^3 \cdot 0.64^2] \cdot (-0.59 \, V) + 3.3 \, V = \mathbf{0.88} \, \mathbf{V} < V_{IL}$$


• $t_{\text{TX}_{\text{max}}}^{\text{H}\to\text{L}} = 5 t_{\text{P}} = 5 \cdot 18,53 \text{ ns} = 92,7 \text{ ns}$





10/05/2022 - 41 ElapCe1 - 2015 DDC





Con 24 schede montate sappiamo da c)


$$-Z_{\infty_{24}}=20.7~\Omega$$


• E' richiesto R_{OH} , che vale per la transizione L \rightarrow H

$$-V_{\rm B_{24}}^{\rm L \to H}(0) = \frac{Z_{\infty_{24}}}{R_{\rm OH} + Z_{\infty_{24}}} V_{\rm AL} \ge V_{\rm IH} \text{ per IWS}$$


$$-R_{\rm OH} \le Z_{\infty_{24}} \left(\frac{V_{\rm AL}}{V_{\rm IH}} - 1 \right) = 20.7 \ \Omega \cdot \left(\frac{3.3 \ V}{2 \ V} - 1 \right) - R_{\rm OH} \le 13.5 \ \Omega$$

10/05/2022 - 42










Sommario esercizi Ce1

- Calcolo di ritardi (tempo di trasmissione, skew) con modello RC.
- Calcolo di ritardi (tempo di propagazione, trasmissione, skew) con modello a linee.
- Comportamento in diverse condizioni di terminazione.
- Tempistica complessiva e analisi worst case per cicli sincroni e asincroni, in funzione di:
 - Parametri del sistema di trasmissione (RC o linee)
 - Parametri dei componenti (driver, receiver)
 - Condizioni di terminazione

10/05/2022 - 45 ElapCe1 - 2015 [






Ingegneria Informatica

ELETTRONICA APPLICATA


De1 - ESERCIZI PARTE D

- » Convertitori D/A
- » Convertitori A/D
- » Errore di quantizzazione



18/05/2022 - 1 ElapDe1 - 2015 DDC






De1: Esercizi su DAC e ADC


- De1.1 Convertitore D/A 1
- De1.2 Convertitore D/A 2
- De1.3 ADC a inseguimento
- De1.4 ADC ad approssimazioni successive
- De1.5 Errore di quantizzazione






- 1. Tracciare lo schema di un convertitore D/A da 6 bit a resistenze pesate, con uscita in tensione.
- 2. Per $V_R = 5$ V, indicare i valori di R richiesti per un fondo scala di -10 V (amplificatore con $R_F = 10$ k Ω).
- 3. Determinare i due errori assoluti in uscita (in V) con tolleranze del 5 % nelle R del ramo MSB e in quello LSB ($R_{\rm F}$ nominale).
- 4. Indicare la tolleranza richiesta alle resistenze per ottenere un errore totale massimo di ½ LSB, assegnando ad ogni ramo lo stesso errore assoluto.






1. Tracciare lo schema di un convertitore D/A da 6 bit a resistenze pesate, con uscita in tensione.








- 2. Per $V_R = 5$ V, indicare i valori di R richiesti per un fondo scala di -10 V (amplificatore con $R_F = 10$ k Ω).
- Fondo scala (massimo valore assoluto V_0) quando tutti i bit sono a 1


$$- R_{\text{eq}} = R \parallel 2 R \parallel ... \parallel 32 R = \frac{32}{63} R$$

$$-V_{\rm O} = -V_{\rm R} \frac{R_{\rm F}}{R_{\rm eq}} \Rightarrow R_{\rm eq} = -R_F \frac{V_{\rm R}}{V_{\rm O}}$$

$$-\frac{32}{63}R = -10 \text{ k}\Omega \cdot \frac{5 \text{ V}}{-10 \text{ V}} \Rightarrow \mathbf{R} = \mathbf{9,84 k}\Omega$$







- 3. Determinare i due errori assoluti in uscita (in V) con tolleranze del 5 % nelle R del ramo MSB e in quello LSB ($R_{\rm F}$ nominale).
- Massimo errore quando solo i rami con errore sono attivati

$$-V_{\text{O}_{\text{nom}}}^{\text{MSB}} = -V_{\text{R}} \frac{R_{\text{F}}}{R} = -5 \text{ V} \cdot \frac{10 \text{ k}\Omega}{9,84 \text{ k}\Omega} = -5,08 \text{ V}$$


$$-V_{\text{O}_{\text{min}}}^{\text{MSB}} = -V_{\text{R}} \frac{R_{\text{F}}}{R(1+5\%)} = -4.84 \text{ V}$$

$$-V_{\text{O}_{\text{max}}}^{\text{MSB}} = -V_{\text{R}} \frac{R_{\text{F}}}{R(1-5\%)} = -5.35 \text{ V}$$


$$-V_{\text{O}_{\text{nom}}}^{\text{LSB}} = -V_{\text{R}} \frac{R_{\text{F}}}{32R} = -5 \text{ V} \cdot \frac{10 \text{ k}\Omega}{32 \cdot 9.84 \text{ k}\Omega} = -0.159 \text{ V}$$

$$-V_{O_{\min}}^{LSB} = -V_{R} \frac{R_{F}}{32R(1+5\%)} = -0.151 \text{ V}$$

$$-V_{O_{\text{max}}}^{\text{LSB}} = -V_{\text{R}} \frac{R_{\text{F}}}{32R(1-5\%)} = -0.167 \text{ V}$$







- 5. Indicare la tolleranza richiesta alle resistenze per ottenere un errore totale massimo di ½ *LSB*, assegnando ad ogni ramo lo stesso errore assoluto.
- Ciascun ramo contribuisce

$$\frac{1/2 LSB}{6} = \frac{1}{12} LSB = \frac{1}{12} V_{R} \frac{R_{F}}{32 R}$$

Per il contributo ramo MSB


$$-\frac{1}{12}V_{R}\frac{R_{F}}{32R} = V_{R}\frac{R_{F}}{R} - V_{R}\frac{R_{F}}{R+\Delta R}$$

$$-R + \Delta R = R \frac{12.32}{12.32-1} \Rightarrow \frac{\Delta R}{R} = \frac{1}{12.32-1} = 0,26 \%$$

Per il contributo ramo MSB–1


$$-\frac{1}{12}V_{R}\frac{R_{F}}{32R} = V_{R}\frac{R_{F}}{2R} - V_{R}\frac{R_{F}}{2R + \Delta R}$$

$$-2R + \Delta R = 2R \frac{6.32}{6.32-1} \Rightarrow \frac{\Delta R}{2R} = \frac{1}{6.32-1} = 0,52 \%$$




18/05/2022 - Per il contributo ramo MSB-2...






- 1. Per il circuito in figura calcolare il valore R richiesto per ottenere fondo scala in uscita pari a -5 V, con $V_r = 2.5$ V ed $R_f = 10$ k Ω
- 2. Calcolare l'errore in uscita dovuto a una $R_{\rm on}$ degli interruttori pari a 200 Ω (valutare solo rami LSB ed MSB)
- 3. Calcolare la $R_{\rm on}$ sull'MSB che determina un errore $< \frac{1}{2} LSB$








1. Per il circuito in figura calcolare il valore R richiesto per ottenere fondo scala in uscita pari a -5 V, con $V_r = 2.5$ V ed $R_f = 10$ k Ω


•
$$V_{\rm A} = -V_{\rm r} \frac{R_{\rm f}}{R_{\rm eq}}$$

•
$$R_{\rm eq} = -R_{\rm f} \frac{V_{\rm r}}{V_{\rm A}} = 5 \text{ k}\Omega$$

- $R_{eq} = R || 2R || 4R || 8R$
- $R = \cdots$








- 2. Calcolare l'errore in uscita dovuto a una $R_{\rm on}$ degli interruttori pari a 200 Ω (valutare solo rami LSB ed MSB)
- $\Delta R = 200 \Omega$
- MSB


$$- V_{A}^{MSB} = -V_{r} \frac{R_{f}}{R}$$
$$- \Delta V_{A}^{MSB} = -V_{r} \frac{R_{f}}{R + \Delta R} + V_{r} \frac{R_{f}}{R}$$

LSB

$$- V_{A}^{LSB} = -V_{r} \frac{R_{f}}{8R}$$
$$- \Delta V_{A}^{LSB} = -V_{r} \frac{R_{f}}{8R + \Delta R} + V_{r} \frac{R_{f}}{8R}$$







3. Calcolare la $R_{\rm on}$ sull'MSB che determina un errore $< \frac{1}{2} LSB$

MSB

$$- V_{A}^{LSB} = -V_{r} \frac{R_{f}}{8R}$$


$$- \Delta V_{A}^{MSB} = -V_{r} \frac{R_{f}}{R + \Delta R} + V_{r} \frac{R_{f}}{R}$$

$$- \Delta V_{A}^{MSB} = -V_{r} \frac{R_{f}}{R} \cdot \frac{\Delta R}{R + \Delta R}$$


$$- \Delta V_{A}^{MSB} = \frac{1}{2} V_{A}^{LSB}$$

$$- \frac{1}{2} \cdot V_{r} \frac{R_{f}}{8R} = V_{r} \frac{R_{f}}{R} \cdot \frac{\Delta R}{R + \Delta R}$$

$$- \Delta R = R_{on} = \frac{R}{15}$$








Esercizio De1.3: ADC a inseguimento

Un ADC a inseguimento da 8 bit ha in ingresso una sinusoide di 1 V_{PP} . Il clock ha frequenza 1 MHz e il DAC ha LSB = 10 mV.

- 1. Calcolare la massima frequenza della sinusoide che non determina errore di overload.
- 2. Calcolare il massimo tempo di conversione (per un segnale d'ingresso a gradino 0 → Fondo Scala).

18/05/2022 - 12





Esercizio De1.3: ADC a inseguimento


Un ADC a inseguimento da 8 bit ha in ingresso una sinusoide di 1 V_{PP} . Il clock ha frequenza 1 MHz e il DAC ha LSB = 10 mV.

- 1. Calcolare la massima frequenza della sinusoide che non determina errore di overload.
- $V_{\text{in}} = A \cdot \sin(2\pi f t)$; A = 0.5 V; $f_{\text{CK}} = 1 \text{ MHz}$

•
$$\frac{dV_{\text{in}}}{dt}\Big|_{\text{max}} = 2\pi f A \le LSB \cdot f_{\text{CK}} \Rightarrow f \le \frac{LSB \cdot f_{\text{CK}}}{2\pi A}$$

•
$$f \le \frac{10 \text{ mV} \cdot 1 \text{ MHz}}{2\pi \cdot 0.5 \text{ V}} = 3,18 \text{ kHz}$$






Esercizio De1.3: ADC a inseguimento

Un ADC a inseguimento da 8 bit ha in ingresso una sinusoide di 1 V_{PP} . Il clock ha frequenza 1 MHz e il DAC ha LSB = 10 mV.

- 2. Calcolare il massimo tempo di conversione (per un segnale d'ingresso a gradino 0 → Fondo Scala).
- Un convertitore ad 8 bit copre la scala d'ingresso con 2⁸ = 256 livelli
- Un convertitore ad inseguimento valuta un livello per colpo di clock

•
$$T_{\text{conv}}^{\text{max}} = 2^N \cdot T_{\text{CK}} = \frac{2^8}{1 \text{ MHz}} = 256 \text{ } \mu\text{s}$$






Esercizio De1.4: ADC ad approssimazioni successive

Un ADC ad approssimazioni successive da 8 bit ha in ingresso una sinusoide di 1 $V_{\rm PP}$. Il clock ha frequenza 1 MHz e il DAC ha $LSB = 10~{\rm mV}$.

- 1. Calcolare il massimo tempo di conversione.
- 2. Calcolare la massima frequenza del segnale d'ingresso sinusoidale che viene convertito senza errori (ampiezza pari al fondo scala).






Esercizio De1.4: ADC ad approssimazioni successive

Un ADC ad approssimazioni successive da 8 bit ha in ingresso una sinusoide di 1 $V_{\rm PP}$. Il clock ha frequenza 1 MHz e il DAC ha $LSB = 10~{\rm mV}$.

1. Calcolare il massimo tempo di conversione.

•
$$T_{\text{conv}}^{\text{max}} = N \cdot T_{\text{CK}} = \frac{8}{1 \text{ MHz}} = 8 \text{ µs}$$



Esercizio De1.4: ADC ad approssimazioni successive


Un ADC ad approssimazioni successive da 8 bit ha in ingresso una sinusoide di 1 $V_{\rm PP}$. Il clock ha frequenza 1 MHz e il DAC ha $LSB=10~{\rm mV}$.

- 2. Calcolare la massima frequenza del segnale d'ingresso sinusoidale che viene convertito senza errori (ampiezza pari al fondo scala)
- Il convertitore deve finire la conversione con la migliore quantizzazione nel tratto di massima velocità di variazione del segnale d'ingresso
- $V_{\text{in}} = A \cdot \sin(2\pi f t)$; A = 0.5 V; $f_{\text{CK}} = 1 \text{ MHz}$

•
$$\frac{dV_{\text{in}}}{dt}\Big|_{\text{max}} = 2\pi f A \le LSB \cdot \frac{f_{\text{CK}}}{N} \Rightarrow f \le \frac{LSB \cdot f_{\text{CK}}}{2\pi AN}$$

•
$$f \le \frac{10 \text{ mV} \cdot 1 \text{ MHz}}{2\pi \cdot 0.5 \text{ V} \cdot 8 \text{ bit}} = 387,9 \text{ Hz}$$






Esercizio De1.5: Errore di quantizzazione

Calcolare il numero di bit richiesto per ottenere un rapporto segnale/rumore SNR massimo di 32 dB (segnale d'ingresso sinusoidale).

- 1. Considerando solo l'errore di quantizzazione.
- 2. Con potenza di rumore totale il doppio della potenza di rumore di quantizzazione.




Esercizio De1.5: Errore di quantizzazione

Calcolare il numero di bit richiesto per ottenere un rapporto segnale/rumore SNR massimo di 32 dB (segnale d'ingresso sinusoidale).

- 1. Considerando solo l'errore di quantizzazione.
- $SNR_{max} = 6 N + 1,76 dB$

•
$$N \ge \frac{SNR_{\text{max}} - 1.76}{6} = \frac{32 - 1.76}{6} = 5 \text{ bit}$$



Esercizio De1.5: Errore di quantizzazione

Calcolare il numero di bit richiesto per ottenere un rapporto segnale/rumore SNR max di 32 dB (segnale d'ingresso sinusoidale).


2. Con potenza di rumore totale il doppio della potenza di rumore di quantizzazione.

•
$$SNR_{\text{tot}} = \frac{SNR_{\text{q}}}{2} \Rightarrow SNR_{\text{q}} = 2 SNR_{\text{tot}} = 6 N + 1,76 \text{ dB}$$

•
$$N \ge \frac{2 \, SNR_{\text{tot}} - 1.76}{6} = \frac{2 \cdot 32 - 1.76}{6} = 10.4 \, \text{bit} \Rightarrow N = 11 \, \text{bit}$$

18/05/2022 - 20






Ingegneria Informatica

ELETTRONICA APPLICATA


De2 - ESERCIZI PARTE D.2

- » Sistemi di conversione
- » Errore complessivo
- » ENOB
- » Esempi di scritto



18/05/2022 - 1 ElapDe2 - 2014 DDC






De2: Esercizi su DAC e ADC


- De2.1 Sistema di acquisizione A
- De2.2 Sistema di acquisizione B
- De2.3 Calcolo ENOB A
- De2.4 Calcolo ENOB B
- De2.5 Esempio da prova scritta





Es. De2.1: sistema di acquisizione – A


- 1. Tracciare lo schema a blocchi di un sistema di acquisizione A/D a 4 canali con:
 - 1. Segnali di ingresso: unipolare da 1 V a 2 V, con banda 0 Hz ... 15 kHz
 - 2. Convertitore A/D con ingresso $0 \text{ V} \dots 5 \text{ V}$ e $T_c = 1 \text{ }\mu\text{s}$
 - 3. S/H con tempo di acquisizione $T_a = 700 \text{ ns}$
- 2. Per l'amplificatore di condizionamento:
 - 1. Indicare le specifiche
 - 2. Tracciare uno schema dell'amplificatore
 - Indicare i parametri che determinano i valori delle resistenze utilizzate nell'amplificatore di condizionamento




Es. De2.1: sistema di acquisizione - A

•
$$T_c + T_a = 1 \,\mu\text{s} + 0.7 \,\mu\text{s} = 1.7 \,\mu\text{s}, F_s < \frac{1}{1.7 \,\mu\text{s}} = 588 \,\text{kHz}$$

- Su singolo canale: $F_s^{ch} < \frac{588 \text{ kHz}}{4 \text{ ch}} = 147 \text{ kHz/ch}$
- Criterio di Nyquist: $F_s > 2 F_{max} = 2 \cdot 15 \text{ kHz} = 30 \text{ kHz} \Rightarrow 0 \text{ K}$
- Massimo fattore di sovracampionamento: $\frac{147 \text{ kHz}}{30 \text{ kHz}} = 4.9$







Es. De2.1: sistema di acquisizione - A

Guadagno dell'amplificatore di condizionamento

$$-G = \frac{\Delta V_0}{\Delta V_i} = \frac{5 \text{ V}}{1 \text{ V}} = 5$$

Offset in uscita


$$-V_{\text{os}_{11}} = V_{\text{med}}^{\text{ADC}} - G \cdot V_{\text{med}}^{\text{in}} = 2.5 \text{ V} - 5 \cdot 1.5 \text{ V} = -5 \text{ V}$$

Offset in ingresso


$$-V_{os_i} = \frac{V_{os_u}}{G} = -\frac{5 \text{ V}}{5} = -1 \text{ V}$$

Polarizzazione dell'amplificatore

$$-G = 1 + \frac{R2}{R1} = 5 \Rightarrow \frac{R2}{R1} = 4$$
$$-V_p \frac{R2}{R1} = -5 \text{ V} \Rightarrow V_p = \frac{5 \text{ V}}{4} = 1,25 \text{ V}$$








Es. De2.2: sistema di acquisizione – B

Per il sistema dell'esercizio De2.1

- 1. Determinare il campo di cadenze di campionamento utilizzabili
- 2. Indicare le caratteristiche del filtro d'ingresso per un rapporto segnale/rumore di aliasing SNR_a di almeno 60 dB
- 3. Indicare il massimo jitter di apertura ($T_{\rm ja_{max}}$) per ottenere un errore dovuto al solo jitter di apertura $E_{\rm ja} < 0.1 \,\%$
- 4. Indicare il numero di bit richiesto per ottenere un errore di quantizzazione E_{q} al massimo pari all'errore di aliasing

18/05/2022 - 6





Es. De2.2: sistema di acquisizione – B

Per il sistema dell'esercizio De2.1


- 1. Determinare il campo di cadenze di campionamento utilizzabili
- Il numero di poli dipende dal fattore di sovracampionamento.

$$-F_{\rm s} \ge 2 F_{\rm max} = 30 \text{ kHz ed } F_{\rm s} \le F_{\rm s}^{\rm ch} = 147 \text{ kHz}$$

- Per
$$F_s = 2 F_{\text{max}} = 30 \text{ kHz}, N_{\text{decadi}} = \log_{10} \left(\frac{30 \text{ kHz} - 15 \text{ kHz}}{15 \text{ kHz}} \right) = 0$$

» Servirebbe un filtro con un'infinità di poli





Es. De2.2: sistema di acquisizione – B

Per il sistema dell'esercizio De2.1

- 2. Indicare le caratteristiche del filtro di ingresso per un rapporto segnale/rumore di aliasing SNR_a di almeno 60 dB
- Con $F_s = 147 \text{ kHz si ha}$

$$-F_{\rm s} - F_{\rm max} = 147 \text{ kHz} - 15 \text{ kHz} = 132 \text{ kHz}$$


-
$$N_{\text{dec}} = \log_{10} \frac{132 \text{ kHz}}{15 \text{ kHz}} = 0.94 \text{ decadi}$$

- L'attenuazione di un filtro con un polo
 - $-A_p = 20 \text{ dB/dec} \cdot 0.94 = 18.8 \text{ dB}$
- Per $SNR_a = 60 \text{ dB servono}$
 - $60 \text{ dB}/18,8 \text{ dB} = 3,2 \text{ poli} \Rightarrow 4 \text{ poli}$
- Con un altro fattore di sovracampionamento, p.es. 2,5

$$- F_s = 2.5 \cdot 30 \text{ kHz} = 75 \text{ kHz}$$

$$- F_s - F_{max} = 75 \text{ kHz} - 15 \text{ kHz} = 60 \text{ kHz} \dots$$





Es. De2.2: sistema di acquisizione - B

Per il sistema dell'esercizio De2.1


3. Indicare il massimo jitter di apertura ($T_{\rm ja_{max}}$) per ottenere un errore dovuto al solo jitter di apertura $E_{\rm ja} < 0.1~\%$

•
$$\frac{dV}{dt} = SR \text{ segnale} = \frac{\omega \cdot V_{\text{pp}}}{2} = \frac{6,28 \cdot 15 \text{ kHz} \cdot 5 \text{ V}}{2} = 0,24 \text{ V/}\mu\text{s}$$

•
$$E_{ia} = 0.1 \% \cdot S = 0.001 \cdot 5 \text{ V} = 5 \text{ mV}$$

•
$$\frac{E_{ja}}{T_{ja_{max}}} = 0.24 \text{ V/}\mu\text{s} \Rightarrow T_{ja_{max}} = \frac{5 \text{ mV}}{0.24 \text{ V/}\mu\text{s}} = 21 \text{ ns}$$






Es. De2.2: sistema di acquisizione - B

Per il sistema dell'esercizio De2.1

- 4. Indicare il numero di bit richiesto per ottenere un errore di quantizzazione E_q al massimo pari all'errore di aliasing
- $SNR_q = SNR_a = 60 \text{ dB} \Rightarrow 6 N + 1,76 = 60 \text{ dB}$
- $N = \frac{60-1.76}{6} = 9.7 \text{ bit} \Rightarrow N = 10 \text{ bit}$





Richiami su SNR totale ed ENOB

- SNR_{totale} dipende dalla somma di vari termini
 - Quantizzazione, aliasing, jitter di apertura S/H, ...
 - Errori della catena di condizionamento (offset, guadagno, ...)

— ...

- Errore totale per componenti di rumore statisticamente indipendenti
 - Somma delle potenze di rumore dei vari componenti
- Ricavabile da SNR_{totale}
 - Numero effettivo di bit realmente significativi

$$-ENOB = \frac{SNR_{\text{totale}} - 1.76}{6} = \frac{SNR_{\text{totale}}}{6} - 0.3$$


$$SNR_{i} = 10 \lg \left(\frac{P_{S}}{P_{N_{i}}}\right) = 20 \lg \left(\frac{V_{S}}{V_{N_{i}}}\right)$$

$$SNR_{tot} = -10 \lg \left(\sum_{i} 10^{-\frac{SNR_{i}}{10}}\right)$$

$$SNR_{tot} = -10 \lg \left(\frac{\sum_{i} P_{N_{i}}}{P_{S}}\right)$$

$$SNR_{tot} = -20 \lg \left(\frac{\sqrt{\sum_{i} V_{N_{i}}^{2}}}{V_{S}}\right)$$






Esercizio De2.3: calcolo ENOB – A

- Per il sistema dell'esercizio De2.2, valutare il rapporto segnale/rumore totale (SNR_{tot}) e il numero effettivo di bit (ENOB). Valori specificati o già noti per i singoli errori
 - Rapporto segnale/rumore di aliasing $SNR_a = 60 \text{ dB}$
 - Errore dovuto al solo jitter di apertura $E_{ja} < 0.1 \%$
 - Errore di quantizzazione $E_{\mathbf{q}}$ al massimo pari all'errore di aliasing

18/05/2022 - 12





Esercizio De2.3: calcolo ENOB - A

•
$$SNR_j = 20 \log_{10} \frac{S}{E_j} = 20 \log_{10} \frac{S}{0,001 S} = 60 \text{ dB}$$

•
$$A_{\rm j} = \frac{E_{\rm j}}{S} = 10^{-\frac{60 \text{ dB}}{20}} = 0,001$$

•
$$A_{\rm a} = \frac{E_{\rm a}}{S} = 0.001$$


•
$$A_{\rm q} = 10^{-\frac{60 \text{ dB}}{20}} = \frac{E_{\rm q}}{S} = 0.001$$

•
$$SNR_{\text{tot}} = -20 \log_{10} \left(\sqrt{A_j^2 + A_a^2 + A_q^2} \right) =$$

- $20 \log_{10} (0,001 \cdot \sqrt{3}) = 55,2 \text{ dB}$

•
$$ENOB = \frac{55,2-1,76}{6} = 8,9 \text{ bit}$$






Esercizio De2.4: calcolo ENOB – B

- 1. Valutare il rapporto S/N totale (SNR_{tot}) e il numero effettivo di bit (ENOB) per un sistema con
 - 1. ADC su 12 bit
 - 2. Segnale sinusoidale 100 kHz; S/H con jitter 10 ns
 - 3. Rumore di aliasing pari a 0,1% del fondo scala

18/05/2022 - 15






Esercizio De2.4: calcolo ENOB - B

- $SNR_q = 6N + 1,76 = 6 \cdot 12 + 1,76 = 73,76 \, dB$
- $SNR_{ja} = -20 \log_{10} \frac{\Delta V}{S} = -20 \log_{10} \left(\frac{T_{ja} \frac{dV}{dt}}{S} \right) =$ $-20 \log_{10} \left(\frac{T_{ja} \frac{2\pi f S}{2}}{S} \right) = -20 \log_{10} \left(\pi f T_{ja} \right) =$ $-20 \log_{10} (\pi \cdot 100 \text{ kHz} \cdot 10 \text{ ns}) = 50,1 \text{ dB}$
- $SNR_a = -20 \log_{10} \left(\frac{0.1 \% \cdot S}{S} \right) = 60 \text{ dB}$
- $SNR_{\text{tot}} = -10 \log_{10} \left(10^{-\frac{SNR_q}{10}} + 10^{-\frac{SNR_{ja}}{10}} + 10^{-\frac{SNR_{a}}{10}} \right) = 49,66 \text{ dB}$





Eserc. De2.5: esempio di scritto

- Un sistema di acquisizione A/D a 4 canali ha: $V_{\rm i_{max}} = 500 \, {\rm mV}, \, V_{\rm i_{dc}} = 0 \, {\rm V}, \, f_{\rm max} = 100 \, {\rm kHz}. \, {\rm L'ADC}$ ha una dinamica d'ingresso da $-5 \, {\rm V}$ a $+5 \, V$.
 - a. Tracciare lo schema a blocchi del sistema. Indicare le specifiche dei singoli blocchi e il numero di bit richiesto per ottenere una precisione globale almeno dello 0,1 %, assumendo che il jitter sia trascurabile.
 - Tracciare lo schema a blocchi di un convertitore A/D ad approssimazioni successive e indicare la cadenza di clock richiesta per operare questo sistema.
 - c. Tracciare uno schema di massima (per almeno 3 bit) del convertitore D/A presente nell'A/D del punto b), utilizzando una configurazione con rete a scala e deviatori di corrente. Indicare i vincoli sulla $R_{\rm ON}$ degli interruttori nel caso di rete a scala con $R=20~{\rm k}\Omega$.



Eserc. De2.5-a: soluzione a)

a) Tracciare lo schema a blocchi del sistema. Indicare le specifiche dei singoli blocchi e il numero di bit richiesto per ottenere una precisione globale almeno dello 0,1 %, assumendo che il jitter sia trascurabile.


Guadagno richiesto per l'amplificatore: $A_{\rm v} = \frac{5 \text{ V}}{500 \text{ mV}} = 10$

Assegnando metà dell'errore totale all'errore di quantizzazione:
$$E_{\rm q}=0.05~\%=\frac{1}{2000}\geq\frac{1}{2^N}\Rightarrow \textit{N}=\textbf{11}~({\rm per}~N=10,~E_{\rm q}=\pm\frac{1}{2048}}).$$

Cadenza minima di campionamento: $F_{s_{min}} = Banda \times 2 = 200 \text{ ks/s}$ Con $F_s = 300 \text{ ks/s}$ (un canale), per 4 canali $F_s = 300 \cdot 10^3 \cdot 4 = 1$, 2 Ms/s $T_{\text{acq}} + T_{\text{conv}} \le \frac{1}{1.2 \cdot 10^6} = 833 \text{ ns assegnamo } 400 \text{ ns} = T_{\text{acq}}, 400 \text{ ns} = T_{\text{conv}}$

I poli P del filtro sono dati da $F_{\rm s}$ ed errore di aliasing $E_{\rm a}$. Con $E_{\rm a}=0.05$ %: $F_{\rm s}=300$ ks/s, alias a $(300~{\rm kHz}-100~{\rm kHz})=200~{\rm kHz}$: atten. minima $\frac{1}{0.0005}=2000$ (66 dB) nell'intervallo da $100~{\rm kHz}$ a $200~{\rm kHz}$ (1 ottava). Un polo attenua 6 dB/ottava, quindi servono $P=\frac{66}{6}=11~{\rm poli}$.






Eserc. De2.5-b: soluzione b)

b) Tracciare lo schema a blocchi di un convertitore A/D ad approssimazioni successive, e indicare la cadenza di clock richiesta per operare questo sistema.


Per operare a 1,2 Ms/s (mantenendo la scelta del punto a),

 $T_{\rm conv} = 400 \; \rm ns)$, la cadenza di clock minima è

$$F_{\rm ck} = \frac{1}{400 \text{ ns}} \cdot 11 \text{ bit} = 27,5 \text{ MHz}$$








Eserc. De2.5-c: soluzione c)

c)Tracciare uno schema di massima (almeno per 3 bit) del convertitore D/A presente nell'A/D del punto b), utilizzando una configurazione con rete a scala e deviatori di corrente. Indicare i vincoli sulla $R_{\rm ON}$ degli interruttori nel caso di rete a scala con $R=20~{\rm k}\Omega$.

Assegnando metà dell'errore totale, 0.05~%/2, alla $R_{\rm ON}$ del ramo MSB


$$R_{\rm on} < \frac{0.05\%}{2} \cdot 2 R = 0.05\% \cdot R$$

$$R_{\rm on} < 20 \text{ k}\Omega \cdot \frac{0.05}{100} = 10 \Omega$$



[Il circuito deve includere un A.O. per convertire I_{TOT} di uscita in tensione]






Ingegneria Informatica

ELETTRONICA APPLICATA


Ee1 - ESERCIZI PARTE E

- » Interruttore con BJT
- » Alimentatori
- » Regolatori lineari
- » Regolatori a commutazione



18/05/2021 - 1 ElapEe1 - © 2015






Ee1: circuiti di potenza/alimentazione

- Ee1.1 Interruttore di potenza
- Ee1.2 Circuito raddrizzatore e filtro
- Ee1.3 Regolatore con diodo Zener
- Ee1.4 Regolatore con Zener e transistore
- Ee1.5 Regolatore a commutazione






Eserciz. Ee1.1: interruttore di potenza

- Un BJT è usato come interruttore ON/OFF per un carico di 100 ohm, alimentato a 12V.
 Parametri del transistore: hfe = 50, Vcesat = 0,2 V
 - a. Tracciare il circuito di interfaccia per pilotarlo tramite una porta CMOS con alimentazione Val = 5V.
 - b. Determinare la potenza dissipata nel transistore.






Esercizio Ee1.1-a: potenza dissipata

a. Tracciare il circuito di interfaccia per pilotare l'interruttore a BJT da una porta CMOS con alimentazione Val = 5V.

b. Determinare la potenza massima dissipata nel transistore.






Es. Ee1.2: circuito raddrizzatore/filtro

 Il circuito a lato è un raddrizzatore a una semionda con filtro


$$-$$
 Vs = 18 Veff, 60 Hz

- C = 470 μ F;




- a. Determinare la tensione di ripple Vur in uscita per una corrente lu = 90 mA, e calcolare in queste condizioni la componente continua della Vu (Vudc).
- b. Calcolare la variazioni di tensione in uscita (ΔVudc) e il ripple max (Vurmax) per lu che varia da 0 a 100 mA.
- c. Modificare il circuito inserendo un raddrizzatore a doppia semionda, e calcolare i nuovi Vudc e Vur.






Eserciz. Ee1.2-a: raddrizzatore e filtro

 a. Determinare la tensione di ripple Vur in uscita per una corrente lu = 90 mA, e calcolare in queste condizioni la componente continua della Vu (Vudc).









Esercizio Ee1.2-b: ripple in uscita

b. Calcolare la variazioni di tensione in uscita (ΔVudc) e il ripple max (Vurmax) per lu che varia da 0 a 100 mA.








Esercizio Ee1.2-c: doppia semionda


c. Modificare il circuito inserendo un raddrizzatore a doppia semionda, e calcolare i nuovi Vudc e Vur





Eserc. Ee1.3 regolatore con Zener


 Al gruppo raddrizzatore-filtro precedente viene aggiunto uno Zener:



$$-$$
 Vs = 18 Veff C = 470 μF R = 120 ohm Vzo = 9 V; rz = 10 Ω Izmin = 7 mA


- a. Per Va = Vadc + Var, calcolare:
 - la componente continua Vudc
 - l'ondulazione Vur per un carico L che assorbe lu = 100mA.
- b. Determinare la potenza Pz dissipata dallo Zener per Va = Vadc, lu = 100mA.
 In quali condizioni operative Pz è max?
- c. Determinare il valore massimo di R per mantenere la funzionalità del regolatore fino a correnti di uscita di 200 mA






Eserc. Ee1.3-a regolatore con Zener

- a. Per Va = Vadc + Var, calcolare:
 - la componente continua Vudc
 - l'ondulazione Vur per un carico L che assorbe lu = 100mA.









Eserc. Ee1.3-b regolatore con Zener

 b. Determinare la potenza Pz dissipata dallo zener per Va = Vadc, lu = 100 mA. In quali condizioni operative Pz è massima?









Eserc. Ee1.3-c regolatore con Zener

c. Determinare il valore massimo di R per mantenere la funzionalità del regolatore fino a lu di 200 mA








Es. Ee1.4: regolatore Dz + transistore

- Aggiungere al circuito precedente un BJT (npn) in modo da migliorare la regolazione al variare della corrente nel carico. Per il nuovo circuito:
 - a. Determinare la potenza dissipata dallo zener e dal transistore per Va = Vadc, con lu = 0 (a vuoto).
 - b. Indicare come si modificano (rispetto al circuito con solo Zener) la regolazione per variazioni della tensione di ingresso e per variazioni della corrente nel carico (risposta qualitativa).
 - c. Calcolare la massima potenza dissipata nello Zener e nel Transistore, per correnti di uscita da 0 a 100 mA.






Es. Ee1.4-a: potenza dissipata

a. Determinare la potenza dissipata dallo zener e dal transistore per Va = Vadc, con lu = 0 (a vuoto).






Es. Ee1.4-b: regolatore Dz + trans.

Indicare come si modificano (rispetto al circuito con solo Zener)
la regolazione per variazioni della tensione di ingresso e per
variazioni della corrente nel carico
(risposta qualitativa).






Esercizio Ee1.4-c: potenza dissipata

c. Calcolare la massima potenza dissipata nello Zener e nel Transistore, per correnti di uscita da 0 a 100 mA.





Es. Ee1.5: regolatore a commutaz.

- Tracciare lo schema di un regolatore a commutazione con Vo < Vi
 - Valutare i limiti di duty cycle del segnale di comando richiesto per ottenere una uscita di 5V con tensioni di ingresso da 8 a 15V
 - a. Valutare il rendimento tenendo conto di Vcesat e Ron