| | litecnico di Torir ova scritta - 201 | | Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18) | | | | | | | | | | |
|---|--|-----------------------|---|---|---|---|---|---|---------------|-------------|----|--|--|
| No | gnome me tricola | | | | | | | | | | | | |
| | Aula Per Elettronica Applicata e Misure: Scritto sostenuto e valutato sufficiente nell'appello | | | | | | | | | | | | |
| Parte E-A – Elettronica - Domande a risposta multipla (indicare con X la risposta corretta nella tabella – non scrivere nella riga "Punteggio totale") | | | | | | | | | | | | | |
| | | Quesiti 1-6 per tutti | | | | | | Quesiti 7-10 solo per Eln. Appl. AA17-18 | | | | | |
| | Quesito | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 8 | 9 | 10 | | |
| | Risposta a | | Х | | | | | Χ | | | Х | | |
| | Risposta b | 1 | | | | | | | Х | X | | | |
| | Risposta d | X | | Х | X | X | X | | | | | | |
| | Risposta d Punteggio totale | | | | | | | | | | | | |
| a) l'uscita rimane sempre a 1 c) l'uscita cambia stato seguendo l'ingresso d) l'uscita rimane sempre a 0 Quesito A.2 Nel generatore di onda quadra realizzato con un inverter di tipo trigger di Schmitt, la tensione ai capi del condensatore ha andamento a) esponenziale b) a onda quadra c) lineare d) a impulsi Quesito A.3 In un D/A a resistenze pesate tutte le resistenze pesate sono affette da un errore del -2%. L'effetto sulla caratteristica del D/A è: a) un errore di offset b) un errore di non linearità c) un errore di guadagno d) un errore di monotonicità | | | | | | | | | | | | | |
| Quesito A.4 Quale delle seguenti condizioni comporta un NON CORRETTO interfacciamento tra porte logiche? | | | | | | | | | | | | | |
| | $) \ V_{I} > V_{IH} \qquad \qquad b) \ V_{I} < V_{IL}$ | | | | | <u>с) I₀ > І_{он}</u> | | | d) lo < loL | | | | |
| Quesito A.5 Il rendimento (rapporto potenza uscita/potenza ingresso) di un regolatore serie lineare con ingresso Vi e uscita Vo è approssimativamente | | | | | | | | | | | | | |
| | a) Vi/Vo b) 0,5 | | | | | c) Vo/Vi | | | d) Vo/(Vi+Vo) | | | | |
| | Quesito A.6 Il coefficiente di riflessione di una terminazione adattata vale: | | | | | | | | | | | | |
| | a) -1 | -1 b) +1 | | | | c) 0.5 | | | | <u>d) 0</u> | | | |

QUESITI RISERVATI A ELETTRONICA APPLICATA AA 17-18

Quesito A.7

Se la frequenza di clock in un circuito CMOS raddoppia, la potenza dinamica:

a) raddoppia

b) si dimezza

c) non varia

d) quadruplica

Quesito A.8

Una cella di memoria DRAM è composta da

a) un transistore a gate flottante

b) un transistore MOS e un condensatore

c) sei transistori MOS

d) un transistore NMOS e uno PMOS

Quesito A.9

Una Look-Up Table (LUT) a 3 ingressi di una FPGA contiene

a) 3 celle di memoria SRAM

b) 8 celle di memoria SRAM

c) 8 celle di memoria DRAM

d) 3 transistor con soglia programmabile

Quesito A.10

In una memoria flash NAND, le unità elementari di cancellazione e programmazione sono

- a) blocco (cancellazione di più pagine) e pagina (scrittura)
- b) pagina (cancellazione di più blocchi) e byte (scrittura)
- c) blocco (cancellazione di più pagine) e byte (scrittura)
- d) byte (cancellazione) e pagina (scrittura di più byte)

Politecnico di Torino Prova scritta - 20180703 Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18)

Parte E-B - Elettronica, Esercizio B.1

Un gruppo di 4 segnali analogici presenta (per ciascun canale) livelli da -0.5V a +0.5V, frequenza massima dei singoli canali $F_{max,1} = 3$ kHz, $F_{max,2} = 2.5$ kHz, $F_{max,3} = 1$ kHz, $F_{max,4} = 2$ kHz,. Il convertitore A/D è un circuito a inseguimento con dinamica di ingresso da 0 a +10 V. La frequenza di campionamento complessiva F_s è pari a 2.5 volte quella minima.

a) Tracciare lo schema a blocchi del sistema di conversione, utilizzando un singolo S/H e sfruttando al meglio le caratteristiche dell'A/D. Indicare le specifiche dell'amplificatore di condizionamento e uno schema dell'amplificatore realizzato con un amplificatore operazionale, indicando in valori delle resistenze. Si assuma di avere una tensione di riferimento V_{REF}=+10V.

Amplificatore di condizionamento: amplificazione Av=10, offset +5V.

Circuito: sommatore non invertente

Vo=R4/(R4+R3)(1+R2/R1)*Vref+R3/(R3+R4)*(1+R2/R1)*Vi

R4/(R4+R3)*(1+R2/R1)=1/2 R3/(R3+R4)*(1+R2/R1)=10

b) Tracciare lo schema del convertitore A/D a inseguimento. Nell'ipotesi che il tempo di conversione massimo dell'A/D sia $8,5~\mu s$, specificare il massimo numero di bit per una frequenza di clock del convertitore pari a 250~MHz.

Assumendo che il convertitore lavori nella condizione di overload:

 $Tc=2^N*Tck=8.5us => N=log(8.5*250)/log(2)=11$

Parte E-B - Elettronica, Esercizio B.2

Un driver alimentato a 3,3 V pilota una connessione con Z_{∞} = 60 Ω , velocità di propagazione U = 0,7 C, lunghezza 15 cm, aperta all'estremo remoto. I ricevitori sono circuiti CMOS con Vil = 1V, Vih = 2,2 V. Tutte le domande si riferiscono alla transizione L-H.

a) Per un ricevitore all'inizio della linea con Ro = 80Ω , indicare se la commutazione dei ricevitori si verifica su onda riflessa o su onda incidente;

Per aver la commutazione su onda riflessa: 2* Z_∞/ (Z_∞+R0)*Vdd>Vih Per non avere la commutazione su onda incidente: Z_∞/ (Z_∞+R0)*Vdd<Vih

 30Ω < R0<120 Ω => **onda riflessa**: disegnare il diagramma a traliccio va anche bene.

b) Per Ro = 80Ω , determinare i tempi di trasmissione e lo skew per un ricevitore collocato all'inizio della linea e per uno collocato alla fine della linea.

Tp=0.71ns

Primo gradino: VB(0)=1.4V >Vil =>

Per il ricevitore ad inizio linea:

Ttxmin=0 ns in quanto primo gradino >Vil

Ttxmax=2tp in quanto necessita onda riflessa per avere >Vih

Tk=2tp=1.42ns


Per il ricevitore a fine linea: commuta sempre a Tp, l'onda riflessa genera tensione >Vih Ttxmin=Ttxmax=tp Tk=0ns

c) Questa connessione viene usata su un bus parallelo con protocollo sincrono. I registri del ricevitore hanno tempo di set-up Tsu = 5 ns e tempo di hold Th = 2 ns. Tracciare i segnali STB, e DATA alla sorgente e alla destinazione per un ciclo di scrittura, e determinare la durata minima del ciclo (circuiti logici con ritardi nulli tra ingresso e uscita).

At Source INFS STBS By S ---ta-----tb--tattxm tk ttxm tk ttxm tk By I ttxm tk By D tsuthat Destin. INFD XXXX XXXX STBD \overline{III} -- new cycle -← complete cycle→


Durata ciclo= 2tk+tsu+th=2*1.42+5+2=9.84ns

Parte E-B - Elettronica, Esercizio B.3



Si consideri lo schema in figura dove i FF hanno le uscite Q inizializzate a 0. Nell'ipotesi che sia F = not(Q1 * not(Q2));

a) rappresentare le forme d'onda **senza ritardi** ai nodi Q1, Q2, Q3, F per i primi 5 colpi di clock.



b) Supponendo che il periodo di clock sia 50ns, calcolare la potenza dinamica media spesa per caricare il condensatore C di capacità 10pF, sapendo che Val=5V (considerare solo la potenza spesa per il condensatore, e null'altro).

Per caricare il condensatore allo stato alto:

Pd=C*f*Val^2 =5mW

Siccome Q3 cambia una volta ogni 3 cicli di clock, questa potenza andrebbe divisa per 3, ma consideriamo corretti sia 5mW sia 1.7mW.

- c) Qual è la massima frequenza operativa del circuito supponendo che i ritardi siano:
 - FF di tipo D: $T_{ck->Q} = 5$ ns (sia HL sia LH), $T_{su} = 4$ ns;
 - FF JK: $T_{ck\rightarrow Q}$ = 7ns (sia HL sia LH), T_{su} = 6ns;
 - <u>logica combinatoria f</u>: $T_{LHf} = 4ns$, $T_{HLf} = 8ns$

Il caso peggiore è per il FF JK per cui

Tck->QDFF+THLf+TsuJK=5+8+6ns=19ns fckmax=52.6MHz

ESERCIZIO RISERVATO A ELETTRONICA APPLICATA AA 17-18

Parte E-B - Elettronica, Esercizio B.4

Si consideri una memoria DRAM con 8 bit di indirizzo (utilizzati tutti per la decodifica di riga) e word da 8 bit. Sapendo che i pass-transistor hanno capacità parassita di drain Cd=0.2fF e tensione di soglia Vth=0.1V e si utilizza tensione di alimentazione Vdd=1V, rispondere alle domande sequenti.

a) Calcolare il numero di bitline, il numero di pass-transistor connessi ad una singola bit line ed il numero totale di pass-transistor della memoria.

Numero bitline: 8

Numero di righe: 2^8=256 => 256 pass trnsistor connessi ad ogni bit line

Numero totale di pass-transistor: 256*8=2048

b) Calcolare la minima capacità di *storage* Cs per poter utilizzare un sense amplifier in grado di leggere variazioni di tensione superiori a 70mV.

La capacità parassita di ogni bitline è CBL=2^8*0.2fF=51.2fF

La variazione di tensione sulla bitline durante la lettura deve essere maggiore di 70mV =>

 $\Delta Vbl = Cs/(Cs+Cbl) * (Vdd - Vth - Vdd/2)>70mV => Cs>=10.86fF$

c) Ripetere il punto (b) suppondendo che gli 8 bit di indirizzo siano ora così suddivisi: 5 bit per la decodifica di riga e 3 bit per la decodifica di colonna.

In questo caso in numero di celle connesse ad una stessa BL si riduce a 2^5=32 celle.

Cbl=32*0.2fF=6.4fF

da cui: Csmin=1.36fF.