Cognome	
Nome	COMPITO "A"
Matricola	

Aula ....... Anno accademico di frequenza del laboratorio: .......

Parte A - Domande a risposta multipla

(indicare con X la risposta corretta nella tabella – non scrivere nella riga "Punteggio totale")

Quesito	1	2	3	4	5	6	7	8	9	10	
Risposta a											
Risposta b											
Risposta c											
Risposta d											
Punteggio totale											

## **Quesito A.1**

Un flip-flop JK ha gli ingressi J=1 e K=0. Le uscite Q e Qn in corrispondenza del colpo di clock:

- a) assumono valore Q=1 e Qn=0
- b) assumono valore Q=0 e Qn=1
- c) cambiano stato rispetto a prima
- d) mantengono lo stesso valore di prima

#### Quesito A.2

In un ciclo di scrittura sincrono il segnale di STB deve restare alto per un ritardo minimo di:

a) Tsu+Tk

b) Th+Tk

c) Tk

d) Tk+Ttxmin

#### **Quesito A.3**

Supponete che l'Efffective Number of Bits (ENOB) di un sistema di acquisizione sia 9 bit. L'SNR per segnali sinusoidali è circa:

a) 9 dB

b) 90 dB

c) 56 dB

d) 54 dB

# **Quesito A.4**

Un driver con resistenza di uscita Ro=Z<sub>∞</sub> ha una transizione da Vol a Voh all'ingresso di una linea con impedenza caratteristica Z<sub>∞</sub>. L'ampiezza del primo gradino è:

a) Voh

b) (Voh-Vol)/2

c) Vol-Voh

d) Voh-Vol

# **Quesito A.5**

Un regolatore lineare con Vout = 5 V e Vin = 10 V ha un'efficienza pari a circa:

a) 0,25

b) 0,5

c) 1

d) 2

## **Quesito A.6**

La tensione di picco in un raddrizzatore a doppia semionda con tensione di ingresso sinusoidale con tensione di picco Vin vale

a) Vir

b) 2Vir

c) Vin-Vd (caduta su diodo)

d) Vin-2Vd (caduta su diodi)

## Quesito A.7

Il tempo di propagazione in salita all'uscita di un inverter CMOS con resistenze Rol=1  $k\Omega$  e Roh=1,5  $k\Omega$  e capacità di carico 100 fF vale:

- a) 220 ps
- b) 330 ps
- c) 550 ps
- d) 100 ps

# **Quesito A.8**

Una cella di memoria CAM comprende:

- a) una cella SRAM e alcuni MOS c) due celle SRAM e alcuni MOS
- b) una cella DRAM e alcuni MOS d) una cella FAMOS e alcuni MOS

#### **Quesito A.9**

Indicare la sequenza corretta delle fasi di implementazione su FPGA (I = interconnessione, M = mappatura su LUT, P = piazzamento, S = sintesi logica):

a) S, M, I, P

b) M, S, I, P

c) M, S, P, I

d) S, M, P, I

# **Quesito A.10**

Un chip di memoria DDR4 ha il bus clock a 2000 MHz e parallelismo 8 bit. Per ottenere un *rate* di trasferimento di 64 Gbit/s occorre usare:

- a) almeno 4 chip di memoria in parallelo
- b) un solo chip di memoria
- c) almeno 2 chip di memoria in parallelo
- d) almeno 8 chip di memoria in parallelo

Parte -B - Problema B.1 (4 punti)

Considerate 4 segnali analogici multiplexati convertiti in digitale con un S/H e un A/D che hanno rispettivamente tempo di acquisizione di 4  $\mu$ s e tempo di conversione di 6  $\mu$ s.

Inserite ogni risposta numerica nel rettangolo corrispondente.

a) Supponendo un fattore di sovracampionamento (oltre la frequenza di Nyquist) K=2,5, determinare la massima frequenza di ogni segnale.

b) Calcolare il numero di bit del convertitore per avere un errore di quantizzazione inferiore allo 0,2%.


N=8 oppure N=9

c) Calcolare il numero di poli del filtro antialiasing per avere un errore di aliasing uguale a quello di quantizzazione.

Ap=6 \* log2 (fS - fB)/fB=6\*log2(25-5)/5=12dB N=ceil(6 \* log2(512)/12)=ceil(4.5)=5

# Parte-B - Problema B.2 (4 punti)

Un driver CMOS alimentato a 3V e con resistenze di uscita trascurabili è collegato tramite una resistenza serie Rs a una linea di trasmissione con estremo remoto (punto C) aperto e ricevitori posizionati nei punti B e C. La linea è lunga 20cm, ha Z∞=80Ω e la velocità di propagazione è 0.5c. I ricevitori hanno Vih=2,2V e Vil=1,4V e si vuole avere un margine di rumore di 0,2V.



a) Indicare nel riquadro se con Rs=  $Z^{\infty}$  si è in condizioni di commutazione su onda incidente (IWS) o su onda riflessa (RWS) per la transizione L-H: RWS

Ampiezza onda incidente=3V \* Z∞/( Z∞+Rs) = 1.5V Onda incidente non garantisce commutazione, onda riflessa di 3V fa commutare


b) La linea viene usata in un bus in cui si impiega un protocollo di trasmissione asincrono.

Determinare la durata minima di un ciclo se il tempo di setup è 2 ns e il tempo di hold è 1 ns.

16.3ns


tp=20/(30\*0.5)=1.33ns tTXmax=2\*tp=2.66ns tK=2\*tp=2.66ns tciclo= tK+ tSU+ tH+ 4 tTXmax=2.66 + 1 + 2 + 4 \* 2.66=16.3ns

Parte B - Problema B.3 (5 punti)



Si consideri il circuito mostrato in figura, dove le uscite Q dei FF sono inizialmente a 0.


a) Tracciare il diagramma temporale per le uscite Q1, Q2, A e Q3 e Out per 5 cicli di clock; supponete che tutti i ritardi siano trascurabili.



b) Disegnare lo schema a transistor della porta NAND CMOS della figura sopra e calcolarne i ritardi di propagazione H-L e L-H sapendo che i MOS hanno una resistenza di  $1k\Omega$  e la capacità nel nodo A è 20 fF.

TpH-L=0.69\*2k\*20f=27.6ps TpL-H=0.69\*1k\*20f=13.8ps

c) Calcolare la massima frequenza di clock supponendo questi parametri: FF1,FF2 ed FF3:  $T_{ck=>Q}$  =50 ps; Th=10ps; Tsu=20ps Porta NAND: ritardi calcolati al punto b)



Tmin=50ps+20ps+27.6ps=98ps Fckmax=1/98ps=10GHz Parte-B - Problema B.4 (4 punti)

Si consideri una memoria DRAM con 10 bit di indirizzo (utilizzati tutti per la decodifica di riga) e word da 8 bit. Sapendo che i pass-transistor hanno capacità parassita di drain Cd=0,1fF e tensione di soglia trascurabile, e che si utilizza tensione di alimentazione Vdd=1V, rispondere alle domande seguenti.

a)	Calcolare il n	numero di bit	line, il numero di pass-tran	sistor co	nnessi ad una singola	bit line e	∍d il
	numero totale	e di pass-trar	nsistor (PT) della memoria.				
	Num. bitline	8	Num. PT singola bitline	1024	Num. totale PT	8192	
							i

b) Calcolare la minima capacità di *storage* Cs per poter utilizzare un sense amplifier in grado di leggere variazioni di tensione superiori a 50mV.

Cbitline=1024\*0.1fF=100fF Pre-carica bitline a Vdd/2=0.5V  $\Delta$ V=(1-0.5)\*Cs/(100fF+Cs)=50mV Cs/(100fF+Cs)=100mV Cs=100m\*100f+100m\*Cs 0.9Cs=10f Cs=10/0.9fF=11fF