Politecnico di Torino Elettronica Applicata e Misure (AA < 17-18) Prova scritta - 20180921 Elettronica Applicata (AA 17-18) Cognome ..... Nome **COMPITO "A"** ..... Matricola ..... Per Elettronica Applicata e Misure: Scritto sostenuto e valutato Aula sufficiente nell'appello ..... Parte E-A – Elettronica - Domande a risposta multipla (indicare con X la risposta corretta nella tabella – non scrivere nella riga "Punteggio totale") Quesiti 1-6 per tutti Quesiti 7-10 solo per Eln. Appl. AA17-18 Quesito 2 3 5 6 8 9 Risposta a Risposta b Risposta c Risposta d Punteggio totale Quesito A.1 Lo stato di memoria in un flip-flop Set Reset con porte NOR si ha con gli ingressi S e R pari a a) S = 1, R = 1b) S = 1, R = 0c) S = 0, R = 0d) S = 0, R = 1**Quesito A.2** Nel generatore di onda quadra realizzato con un inverter di tipo trigger di Schmitt, la tensione ai capi del condensatore ha andamento a) esponenziale b) a onda quadra c) lineare d) a impulsi Quesito A.3 In un sistema di conversione A/D, per ogni bit aggiuntivo il rapporto segnale rumore di quantizzazione: a) diminuisce di 6 dB b) aumenta di 3 dB c) aumenta di 60 dB d) aumenta di 6 dB Quesito A.4 Un convertitore FLASH a 8 bit richiede a) 127 comparatori **b) 255 comparatori** c) 8 comparatori d) 1 comparatore Quesito A.5 Il rendimento (rapporto potenza uscita/potenza ingresso) di un regolatore serie lineare con ingresso Vi e uscita Vo è approssimativamente d) Vo/(Vi+Vo) a) Vi/Vo b) 0,5 c) Vo/Vi

Un gradino di tensione di 1 V si propaga lungo una linea di trasmissione. Subito dopo che il gradino raggiunge una terminazione adattata, la tensione sulla terminazione sarà

a) 1 V

b) 2 V

c) -1V

d) 0 V

1

### **QUESITI RISERVATI A ELETTRONICA APPLICATA AA 17-18**

# **Quesito A.7**

Quattro tecnologie di circuiti digitali determinano diversi ritardi di propagazione T e potenza dissipata P in un chip di prova. Indicare quale delle quattro è svantaggiosa rispetto alle altre tre:

a) 
$$T = 1 \text{ ns}, P = 2W$$

b) 
$$T = 2ns, P = 0.5 W$$

c) 
$$T = 0.5 \text{ ns}, P = 4W$$

#### **Quesito A.8**

I 9 inverter di un oscillatore ad anello hanno ritardi  $t_{pdLH} = 0,1$  ns e  $t_{pdHL} = 0,15$  ns. L'oscillatore genera un'onda quadra di periodo

a) 0,25 ns

b) 2,25 ns

c) 1,125 ns

d) 4,5 ns

### **Quesito A.9**

Il blocco logico tipico di una FPGA contiene

- a) Look-Up Table e porte AND/OR
- b) porte AND/OR e flip-flop
- c) Look-up Table e flip-flop
- d) interruttori programmabili

#### **Quesito A.10**

La velocità massima di un modulo di memoria DRAM DDR3 a 8 bit con bus clock a 1000 MHz è

- a) 8 Gbit/s
- b) 16 Gbit/s
- c) 8 Mbit/s
- d) 16 Mbit/s


# Parte E-B - Elettronica, Esercizio B.1

Un gruppo di 4 segnali analogici sinusoidali presenta (per ciascun canale) livelli da -1V a +1V. Il sistema di conversione impiega filtri antialiasing a 6 poli, un singolo S/H con tempo di acquisizione di 5  $\mu$ s e un convertitore A/D a inseguimento a 10 bit con dinamica di ingresso da 0 a +10 V e tempo di conversione 5  $\mu$ s. La frequenza di campionamento complessiva F<sub>s</sub> è pari a K=2,5 volte quella minima.

a) Tracciare lo schema a blocchi del sistema di conversione. Indicare le specifiche dell'amplificatore di condizionamento e uno schema dell'amplificatore realizzato con un amplificatore operazionale.

Schema solito, con 4 canali.

Amplificatore condizionamento: Vout = 5 \* Vin + 5V



b) Determinare la massima frequenza dei segnali in ingresso. Calcolare inoltre il rapporto segnale rumore di quantizzazione (supponendo segnale sinusoidale) e quello di aliasing.

Frequenza massima campionamento del SH+AD f<sub>max</sub>: f<sub>max</sub>=1/(5+5)us)=100kHz

Frequenza massima in ingresso fi con sovracampionamento

 $K=4: 2*f_i*K*4 <= 100kHz => f_i <= 5kHz$ 

SNRq=6\*N+1.76dB con N=10 => SNRQ=61.76 dB

Errore di aliasing: ogni segnale e' campionato a f<sub>s</sub>=25kHz e ci sono p=6 poli

 $SNRa=p*20log_{10}(f_i/(f_s-f_i))=72dB$ 

Politecnico di Torino Prova scritta - 20180921 Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18)

Parte E-B - Elettronica, Esercizio B.2

Un driver alimentato a 3,3 V (Voh=3.3V, Vol=0V) con Ro=80  $\Omega$  pilota una connessione con Z<sub>∞</sub> = 60  $\Omega$ , velocità di propagazione U = 0,7 C, lunghezza 15 cm. I ricevitori sono circuiti CMOS con Vil = 1V, Vih = 2,2 V. Tutte le domande si riferiscono alla transizione L-H.

a) Determinare il minimo coefficiente di riflessione all'estremo remoto e la corrispondente resistenza di terminazione per garantire commutazione su onda riflessa per i ricevitori ovunque collocati.

Per avere commutazione su onda riflessa occorre:

3,3\*60/(60+80)\*(1+Gamma\_T)>=2,2V

Il coeff. di riflessione alla terminazione Gamma\_T deve essere almeno 0,556

La resistenza di terminazione deve dare Gamma\_T=(Rt- Z∞)/(Rt+ Z∞)=0,556

Rt>=210 ohm

b) Con terminazione aperta all'estremo remoto, determinare la tensione finale sulla linea (dopo il transitorio), i tempi di trasmissione e lo skew per un ricevitore collocato all'inizio della linea e per uno collocato alla fine della linea.


tp=0.7 ns

Per ricevitore ad inizio linea: Ttx\_min=0; Ttx\_max=2\*tp tk=2\*tp

Per ricevitore a fine linea:


Ttx\_min=Ttx\_max=tp tk=0

### Parte E-B - Elettronica, Esercizio B.3



Nello schema di figura i FF hanno le uscite Q inizializzate a 0; I1 e I2 sono inverter open collector.

a) Rappresentare le forme d'onda ai nodi Q1, Q2, Q3, Q4, e R nell'ipotesi che tutti i componenti abbiano ritardo nullo per i primi 5 colpi di clock;



b) Nell'ipotesi che si abbiano le seguenti tempistiche (periodo di CK 20 ns): per i FF di tipo D: Tck->Q = 3 ns (per entrambe le transizioni), Tsu = 3ns; per i FF JK: Tck->Q = 6ns (per entrambe le transizioni), Tsu = 2ns, Th = 1ns; per gli inverter l1 e l2: TLHinv = 2 ns, THLinv = 1 ns indicare se ci sono violazioni dei tempi di setup e hold e quale è la massima frequenza di clock.

I tempi di set-up non sono violati con T<sub>CK</sub> a 20 ns Anche i tempi di hold non sono violati poiche' T<sub>h</sub>< T<sub>ck-Q</sub>

# Il caso peggiore è:

 $T_{CKmin}=(T_{ck->Q,JK}+T_{SU,FFD})=9ns$   $f_{CK,max}=111$  MHz

# **ESERCIZIO RISERVATO A ELETTRONICA APPLICATA AA 17-18**

Parte E-B - Elettronica, Esercizio B.4

Si consideri una memoria SRAM con 8 bit di indirizzo (utilizzati tutti per la decodifica di riga) e word da 8 bit. Sapendo che i pass-transistor delle celle SRAM hanno di gate Cg=0,2fF e la tensione di alimentazione vale Vdd=1V, rispondere alle domande seguenti.

a) Calcolare il numero di bitline e il numero totale di transistor della memoria.

Numero bitline=16 Numero tot celle memoria: (2^8)x8=2048

Ogni cella ha 6 transistor, quindi numero tot transistor : 12288

b) Sapendo che il decoder pilota le wordline con una resistenza di uscita Ro=100  $\Omega$  calcolare il ritardo di propagazione sulla wordline.

Cwl=(2\*Cg)\*8=3,2fF ritardo td=0.69\*Ro\*Cwl=0,22 ps