Nome,	cognome, ma	atricola .	 	

Calcolatori Elettronici (12AGA) – esame del 11.7.2013

Domande a risposta chiusa (è necessario rispondere correttamente ad almeno 6 domande). Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti.

1	Si consideri un sistema sequenziale	8	A	
	caratterizzato da 12 ingressi, 15 uscite e 210	12	В	
	stati. Qual è il numero minimo di flip flop	15	С	
	presenti nella sua implementazione finale?	210	D	
2	Si consideri un codificatore prioritario con 8	3	A	
	ingressi: quante sono le sue uscite?	8	В	
		256	С	
		1	D	
3	Che cos'è un processore superscalare?	Un processore realizzato con tecnologie diverse	A	
		Un dispositivo che integra una CPU, alcune memorie, alcune interfacce di	В	
		periferiche e alcuni blocchi di logica, sulla base delle esigenze di una		
		specifica applicazione		
		Un dispositivo che integra più CPU, le quali operano indipendentemente su	C	
		più dati		
		Un processore in grado di completare più di un'istruzione per ogni colpo di	D	
4	Ovel 5 il minimale controlle derivante	clock Managina and a six and transfer in a	A .	
4	Qual è il principale vantaggio derivante dall'utilizzo della tecnica del DMA?	Maggiore velocità nei trasferimenti memoria/processore (e viceversa) Maggiore velocità nei trasferimenti periferici/processore (e viceversa)	A	
	dan dunizzo dena tecnica dei DMA?		В	
		Maggiore velocità nei trasferimenti memoria/periferici (e viceversa)	С	
_		Maggiore affidabilità nel trasferimento di grosse moli di dati	D	
5	Che cosa contiene la Interrupt Vector Table?	Le procedure di servizio dell'interrupt	A	
		Gli indirizzi delle procedure di servizio dell'interrupt	В	
		I codici delle periferiche che possono scatenare una richiesta di interrupt	С	
		Le priorità delle periferiche che possono scatenare una richiesta di interrupt	D	
6	Si consideri l'unità di controllo di un	Parallelismo del μPC	A	
	processore, assumendo che sia realizzata con	Parallelismo della memoria di microcodice	В	
	la tecnica della microprogrammazione	Numero di parole della memoria di microcodice	С	
	verticale: rispetto alla tecnica della	Parallelismo del μIR	D	
	microprogrammazione orizzontale, quale dei parametri indicati assumerà un valore			
	inferiore?			
7	In un sistema general-purpose quale	Il compilatore	A	
	strumento esegue il caricamento del codice	Il linker	В	
	macchina nella memoria principale del	Il loader	С	
	sistema?	L'assemblatore	D	

_				$\overline{}$
8	Si consideri un programma x86 composto da un	L'offset su 16 bit dell'istruzione corrispondente all'etichetta lab	Α	
	unico segmento di codice: che cosa è memorizzato			
	all'interno del codice macchina della seguente	I valori (ciascuno su 16 bit) da caricare nell'IP e nel CS per accedere all'istruzione	В	Ī
	istruzione?	con etichetta lab		
	JMP lab	Il valore su 16 bit da sommare al valore corrente dell'IP per ottenere l'offset	С	\top
	31411 140	dell'istruzione corrispondente all'etichetta lab		
			Г.	₩
		Il valore su 8 bit da sommare al valore corrente dell'IP per ottenere l'offset	ט	
		dell'istruzione corrispondente all'etichetta lab		<u> </u>
9	Si supponga di voler implementare in Assembler	CMP AX, BX	Α	
	8086 il seguente frammento di codice C, tenendo	JLE DOPO		
	conto che a, b e c sono variabili intere senza segno	INC CX		
	memorizzate in AX, BX e CX, rispettivamente;	DOPO:		
	quale dei frammenti di codice a fianco corrisponde	CMP AX, BX	В	+
	1 ^	JL DOPO	ь	
	al codice C seguente?			
		INC CX		
	if(a>b)	DOPO:		
	C++;	CMP AX, BX	C	
		JBE DOPO		
		INC CX		
		DOPO:		
		CMP AX, BX	D	+
		,	ש	
		JAE DOPO		
		INC CX		1
		DOPO:	1	

Risposte corrette

1	2	3	4	5	6	7	8	9
а	а	d	С	b	b	С	а	С

Non	e, cognome, matricola
	Domande a risposta aperta (sino a 5 punti per ogni domanda) – Non è possibile consultare alcun materiale - Tempo: 40 minuti.
10	Si disegnino le architetture di un contatore sincrono e di un contatore asincrono, evidenziando vantaggi e svantaggi di ciascuno dei due.
11	Si consideri un sistema provvisto di una memoria composta da 2 KB e di una cache set associative LRU a 2 vie composta da 8 linee, ognuna corrispondente a 32 byte. Si risponda alle seguente domande: 1. Da quanti bit è composto il campo tag? 2. Assumendo che la cache contenga inizialmente i blocchi 1, 16, 20, 33, 34, 55, 22, 59, in quale linea di cache è memorizzato ognuno di essi (usare il disegno di sinistra, indicando per ogni linea quale blocco è in essa contenuto)? 3. Assumendo che il processore emetta gli indirizzi 000 0010 0001 e 010 1011 1000 (in sequenza) partendo dalla configurazione iniziale di cui al precedente punto, qual è il contenuto finale della cache (usare il disegno di destra, indicando per ogni linea quale blocco è in essa contenuto)? Iniziale Finale

12	Si descrivano struttura e funzionamento di un bus sincrono e di uno asincrono, elencando vantaggi e svantaggi di ciascuno.
12	of descrivano struttura e funzionamento di un ous sincrono e di uno asincrono, cicheando vantaggi e svantaggi di ciascuno.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la seguenza
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.
13	Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.

Nome, cognome, matricola

Esercizio di programmazione

sino a 12 punti – è possibile consultare qualunque materiale cartaceo - tempo: 60 minuti

Sia data una matrice quadrata di *word* memorizzata per righe (numero di righe pari a DIM, con DIM dichiarato come costante).

Si scriva in linguaggio Assembly 8086 una **procedura valmatr** che sia in grado di valutare se la matrice quadrata è simmetrica o diagonale, ricevendone in ingresso l'indirizzo del primo elemento attraverso lo *stack*. La procedura dovrà restituire, sempre mediante lo *stack*, un valore pari a:

- 2 se la matrice è diagonale
- 1 se la matrice è simmetrica
- 0 se la matrice non è simmetrica.

Di seguito un esempio di programma chiamante:

```
[...]
LEA BX, matrix
PUSH BX
SUB SP, 2
CALL valmatr
POP AX ; risultato in AX
ADD SP, 2
[...]
```

Si richiede specificamente che non siano utilizzate variabili aggiuntive di supporto.

Si ricorda che in una matrice diagonale solamente i valori della diagonale principale possono essere diversi da 0, mentre una matrice simmetrica ha la proprietà di essere la trasposta di se stessa.

Esempio di matrice diagonale:	$\begin{bmatrix} 1 \\ 0 \\ 0 \\ 0 \\ 0 \end{bmatrix}$	0 2 0 0 0	0 0 3 0	0 0 0 4 0	0 0 0 0 0 5
Esempio di matrice simmetrica:	[1	4	5	6	7
	4	2	8	6	4
	5	8	3	2	9
	6	6	2	4	4
	7	4	9	4	5