| Cognome   | COMPITO "B" |  |  |
|---|-------------|--|--|
| Matricola   |             |  |  |
| Aula Laboratorio frequentato nell'anno accademico |             |  |  |

Parte A – Domande a risposta multipla

(indicare con X la risposta corretta nella tabella – non scrivere nella riga "Punteggio totale")

| Quesito          | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |   |
|------------------|---|---|---|---|---|---|---|---|---|----|---|
| Risposta a       |   |   |   |   |   |   |   |   |   |    |   |
| Risposta b       |   |   |   |   |   |   |   |   |   |    | ] |
| Risposta c       |   |   |   |   |   |   |   |   |   |    |   |
| Risposta d       |   |   |   |   |   |   |   |   |   |    |   |
| Punteggio totale |   |   |   |   |   |   |   |   |   |    |   |

#### Quesito A.1

In un flip-flop positive edge-triggered con reset (RST) asincrono attivo alto, se RST = 1:

a) l'uscita rimane sempre a 0

- b) l'uscita va a 0 se CK passa da 1 a 0
- c) l'uscita va a 0 se CK passa da 0 a 1
- d) l'uscita va a 0 se l'ingresso D è a 0

### Quesito A.2

Nell'oscillatore a trigger di Schmitt, il valore massimo della tensione sul condensatore

- a) è pari alla soglia più grande della porta a trigger di Schmitt
- b) è pari alla distanza tra le due tensioni di soglia della porta a trigger di Schmitt
- c) è pari alla tensione di alimentazione
- d) è pari alla soglia più piccola della porta a trigger di Schmitt

#### Quesito A.3

Se tutte le resistenze di un convertitore D/A realizzato con rete a scala R-2R sono più grandi del 2% rispetto al valore nominale, la caratteristica di conversione presenta

a) una nonlinearità differenziale

b) una nonlinearità integrale

c) un errore di offset

d) un errore di guadagno

### Quesito A.4

Un driver con resistenza di uscita Ro=1/3 Z∞ pilota a livello alto una linea con impedenza caratteristica Z<sub>∞</sub> con terminazione adattata e tempo di propagazione t<sub>p</sub>. Il transitorio si esaurisce su tutta la linea:

a) dopo t<sub>p</sub> c) dopo 2 t<sub>p</sub> b) a tempo infinito

d) dopo 3 t<sub>p</sub>

#### Quesito A.5

In un raddrizzatore a singola semionda, rispetto a quello a doppia semionda:

- a) la tensione di uscita di ripple raddoppia b) la tensione di uscita in continua si dimezza
- c) la tensione di uscita in continua raddoppia d) la tensione di uscita di ripple si dimezza

#### **Quesito A.6**

Il rendimento di un regolatore lineare è circa:

a) Vin/Vout

b) (Vin/Vout)<sup>2</sup>

c) Vout/Vin

d) 1

#### **Quesito A.7**

Una porta logica CMOS pilota un carico di capacità C. Dimezzando la capacità (C/2), il ritardo di propagazione cambia come:

a) 2

b) 1/2

c) 1/4

d) 4

#### **Quesito A.8**

Una cella di memoria DRAM comprende:

a) Un floating gate MOS

b) Un MOS e una capacità

c) 6 MOS

d) un NMOS, un PMOS e due capacità

#### **Quesito A.9**

Se i costi non ricorrenti NRE per fabbricare un circuito integrato raddoppiano e il numero di chip venduti raddoppia:

a) il costo per prodotto raddoppia

b) il prezzo di vendita del chip raddoppia

c) il costo per prodotto rimane costante

d) il costo unitario raddoppia

## Quesito A.10

Una FPGA usa solo Look-up-Table (LUT) a 3 ingressi per realizzare funzioni logiche combinatorie. Per realizzare O = A + (B C D) + E occorrono

a) 4 LUT

b) 2 LU

c) 3 LUT

d) non si possono realizzare funzioni con 5 input

## Parte -B - Problema B.1 (6 punti)

Un sistema di acquisizione a 4 canali usa un convertitore A/D a 9 bit a inseguimento con frequenza di clock 200 MHz e un circuito Sample & Hold con tempo di acquisizione 0,5  $\mu$ s. Per ogni canale si vuole avere una frequenza di campionamento Fs pari a 4 volte la frequenza massima Fmax del segnale e un filtro anti-aliasing a 6 poli.


Inserite ogni risposta numerica nel rettangolo corrispondente.

| a) Tracciare uno schema a blocchi del sistema di conversione.                        |
|--|
| Solito schema  |
|  |
| b) Determinare la frequenza massima per canale Fmax:                                 |
| Tconv=512*5ns=2,56us   |
| Fconv=1/(2,56+0.5us)=327KHz  |
| Fs=327KHz/4=82KHz  |
| Fmax= 82/4KHz=20KHz  |
|  |
|  |
|  |
|  |
|  |
|  |
| c) Calcolare i rapporti segnale rumore di quantizzazione SNRq per segnali sinusoidal |
| quello di aliasing SNRa e quello totale SNRtot                                       |
|  |
| SNRq=1.76+6*Nb ~= 56dB   |
| (Fs-Fb)/Fb=(82-20)/20=3  |
| SNRa=6*6*log2(3)=57dB  |

 $SNRtot = 20log(1/(10^{-57/20}) + 10^{-56/20})) = 20log(1/(10^{-2.85} + 10^{-2.8})) \sim = 50dB$ 

### Parte-B - Problema B.2 (4 punti)

Un driver è collegato a una linea di trasmissione in figura. La linea è lunga 20cm, ha  $Z^{\infty}=80\Omega$  e la velocità di propagazione è 0.6c. La resistenza di terminazione  $R_T$  è adattata.



Parametri:

Driver: Voh=3.0V; Vol=0V; Vcc=3.0V (Roh e Rol trascurabili)

Ricevitore: Vih=2V; Vil=0.5V


a) Considerate la sola transizione LH e determinate il massimo valore della resistenza serie Rs che garantisce di lavorare in Incident Wave Switching con un margine di rumore NM=0,4V:

Va=3\*Zinf/(Rs+Zinf)>=Vih+NM 3\*80/(Rs+80)>=2+0.4V 240>=2.4(Rs+80) (240-2.4\*80)/2.4>= Rs Rs <= 20 Ohm

b) La linea viene usata in un bus in cui si impiega un protocollo di trasmissione *asincrono*. Determinare la durata di un ciclo se il tempo di setup è 3 ns e il tempo di hold è 2 ns.

tp=20/(0.6\*30)ns=1.11ns twr=tk+tsu+th+4\*tp=0+3+2+4\*1.11=9.44ns

Parte B - Problema B.3 (4 punti)



Si consideri il circuito mostrato in figura, dove le porte logiche hanno i seguenti parametri:

XOR: Tp=0,5 ns per HL e Tp=0,7 ns LH MUX: Tp=0,2 ns per entrambe le transizioni FF: Tckq=0,2 ns, Tsu=0,4 ns, Th = 0,3 ns

| a) | Calcolare la massima fr | equenza di clock | e indicare se sono presenti violazioni d |  |  |
|----|-------------------------|------------------|--|--|--|
|    | riola (Si/No)           |                  |  |  |  |

Cammino piu' lungo: A -> XOR->XOR->Co


Cammino piu' breve: A->MUX->S

Tmin=Tckq+Tlcmax+Tsu=0.2+0.7+0.7+0.4ns=2ns

Fmax = 1/Tmin=500MHz

Non c'e' violazione: cammino piu' corto=Tckq+Tmux=0.4ns>Th=0.3ns

b) Disegnare lo schema a transistori del multiplexer della figura sopra utilizzando transistori "pass gate"



# Parte-B - Problema B.4 (3 punti)

Considerate una SRAM con 16 wordline, ognuna che pilota 32 celle. Supponete che ogni transistor abbia una capacità di gate di 0,5 fF e che la Ron dei transistor del decoder sia di 200  $\Omega$ 

| a) | Calcolate il massimo ritardo di attivazione delle celle (solo il ritardo dell'ultimo stadio del |
|----|---|
|    | decoder):   |
|    |   |

Supponendo che ci sia un inverter dopo la NAND del decoder: tp=0.69\*Ron\*32\*2\*Cg=0.69\*200\*64\*0.5fF=4.4ps

# b) Disegnate lo schema del decoder di riga

Tipicamente c'e' un inverter in uscita, per pilotare la word line (ma abbiamo considerato corretto anche questo circuito).

