Calcolatori Elettronici (12AGA) Esame dell'11.7.2013

Traccia per la correzione

 Si disegnino le architetture di un contatore sincrono e di un contatore asincrono, evidenziando vantaggi e svantaggi di ciascuno dei due.

Punti chiave

- Contatore asincrono
 - Flip flop di tipo T
 - Connessioni (uscita di un FF nel clock del successivo)
 - Svantaggio: lentezza
 - Vantaggio: semplicità

Punti chiave

- Contatore sincrono
 - Flip flop di tipo D
 - Logica combinatoria
 - Legge uscite dei FF
 - Produce ingressi FF
 - Tutti i FF sono alimentati dallo stesso segnale di clock
 - Svantaggio: maggior costo
 - Vantaggio: velocità

- Cache
 - -8 linee
 - 1 linea: 32 byte
 - Set associative, 2 ways, LRU
- Memoria
 - **2KB**

Domande

1. Da quanti bit è composto il campo tag?

Indirizzo: 11 bit

Offset nel blocco: 5 bit

Numero di insiemi: $4 \Rightarrow 2$ bit


Tag: 11 - 5 - 2 = 4 bit

Domande

- 1. Da quanti bit è composto il campo tag? 4
- 2. Assumendo che la cache contenga inizialmente i blocchi 1, 16, 20, 33, 34, 55, 59, in quale linea di cache è memorizzato ognuno di essi (usare il disegno)?

Contenuto iniziale della cache

Ogni blocco k va in cache nell'insieme dato dall'espressione k mod 4.



Domande


- 1. Da quanti bit è composto il campo tag? 4
- 2. Assumendo che la cache contenga inizialmente i blocchi 1, 16, 20, 33, 34, 55, 59, in quale linea di cache è memorizzato ognuno di essi (usare il disegno)?
- 3. Si assuma che il processore emetta gli indirizzi 000 0010 0001 e 010 1011 1000 (in sequenza), qual è il contenuto finale della cache (usare il disegno)?

Contenuto finale della cache

- Indirizzo: 000 0010 0001
- Blocco: 000 001 (1)
- Insieme: 1
- Hit
- Indirizzo: 010 1011 1000
- Blocco: 010 101 (21)
- Insieme: 1
- Miss

Contenuto finale della cache

Poiché il blocco 1 è appena stato acceduto, per far posto al blocco 21 si rimuove il blocco 33.



 Si descrivano struttura e funzionamento di un bus sincrono e di uno asincrono, elencando vantaggi e svantaggi di ciascuno.

Bus sincrono

- Tutti i moduli connessi condividono lo stesso segnale di clock
- Le operazioni sono sincronizzate con il clock
- La frequenza del clock è determinata dal modulo più lento
- Vantaggi
 - Velocità (se i moduli connessi sono tutti la stessa frequenza)
 - Semplicità
- Svantaggi
 - Mancanza di flessibilità

Bus asincrono

- Non esiste un segnale di clock comune
- Ogni transazione viene effettuata con tempistiche determinate da appositi segnali di handshaking (strobe/acknowledge)
- Vantaggi
 - Flessibilità
- Svantaggi
 - Maggiore complessità
 - Minore velocità di trasferimento (a parità di frequenza dei moduli connessi)

 Si elenchino i segnali e si descriva il funzionamento di una porta di un 8255 configurata in input in modo 1, elencando la sequenza di operazioni attraverso la quale il dispositivo acquisisce il dato dalla periferica e il processore legge il dato.

Modo 1

- Oltre ai segnali di dato, l'uso di una porta configurata in input in modo 1 coinvolge i seguenti segnali
 - INTR: verso il processore
 - IBF / STB: da e verso la periferica
- Quando la periferica invia un nuovo dato, attiva STB
- L'8255 risponde attivando IBF e INTR
- Quando il processore legge il dato, INF torna inattivo, e il ciclo termina