Politecnico di Torino Elettronica Applicata e Misure (AA < 17-18) Prova scritta - 20180921 Elettronica Applicata (AA 17-18) Cognome Nome **COMPITO "B"** Matricola Per Elettronica Applicata e Misure: Scritto sostenuto e valutato Aula sufficiente nell'appello Parte E-A – Elettronica - Domande a risposta multipla (indicare con X la risposta corretta nella tabella – non scrivere nella riga "Punteggio totale") Quesiti 1-6 per tutti Quesiti 7-10 solo per Eln. Appl. AA17-18 Quesito 2 3 5 6 8 9 Risposta a Risposta b Risposta c Risposta d Punteggio totale Quesito A.1 Lo stato di memoria in un flip-flop Set Reset con porte NAND si ha con gli ingressi S e R pari a a) S = 1, R = 1b) S = 1, R = 0c) S = 0, R = 0d) S = 0, R = 1**Quesito A.2** Nel generatore di onda quadra realizzato con un inverter di tipo trigger di Schmitt, la tensione all'uscita dell'inverter ha andamento a) esponenziale b) a onda quadra c) lineare d) a impulsi Quesito A.3 In un sistema di conversione A/D, riducendo di un bit il rapporto segnale rumore di quantizzazione: a) diminuisce di 6 dB b) aumenta di 3 dB c) aumenta di 60 dB d) aumenta di 6 dB Quesito A.4 Un convertitore FLASH a 6 bit richiede

a) 63 comparatori b) 31 comparatori c) 6 comparatori d) 1 comparatore

Quesito A.5

Il rendimento (rapporto potenza uscita/potenza ingresso) di un regolatore serie lineare con ingresso Vi e uscita Vo è approssimativamente

a) 0,5 b) Vi/Vo c) Vo/(Vi+Vo) **d) Vo/Vi**

Quesito A.6

Un gradino di tensione di 2 V si propaga lungo una linea di trasmissione. Subito dopo che il gradino raggiunge una terminazione adattata, la tensione sulla terminazione sarà

a) 1 V b) 2 V c) -2V d) 0 V

QUESITI RISERVATI A ELETTRONICA APPLICATA AA 17-18

Quesito A.7

Quattro tecnologie di circuiti digitali determinano diversi ritardi di propagazione T e potenza dissipata P in un chip di prova. Indicare quale delle quattro è svantaggiosa rispetto alle altre tre:

a)
$$T = 0.5 \text{ ns}, P = 4W$$

d)
$$T = 2ns$$
, $P = 0.5 W$

Quesito A.8

I 9 inverter di un oscillatore ad anello hanno ritardi t_{pdLH} = 0,2 ns e t_{pdHL} = 0,3 ns. L'oscillatore genera un'onda quadra di periodo

a) 0,5 ns

b) 4,5 ns

c) 2,25 ns

d) 9 ns

Quesito A.9

Il blocco logico tipico di una FPGA contiene

- a) interruttori programmabili
- b) Look-up Table e flip-flop
- c) porte AND/OR e flip-flop
- d) Look-Up Table e porte AND/OR

Quesito A.10

La velocità massima di un modulo di memoria DRAM DDR3 a 16 bit con bus clock a 1000 MHz è

- a) 16 Gbit/s
- b) 32 Gbit/s
- c) 16 Mbit/s
- d) 32 Mbit/s


Parte E-B - Elettronica, Esercizio B.1

Un gruppo di 4 segnali analogici sinusoidali presenta (per ciascun canale) livelli da -2V a +2V. Il sistema di conversione impiega filtri antialiasing a 5 poli, un singolo S/H con tempo di acquisizione di 5 μ s e un convertitore A/D a inseguimento a 9 bit con dinamica di ingresso da 0 a +10 V e tempo di conversione 5 μ s. La frequenza di campionamento complessiva F_s è pari a K=2,5 volte quella minima.

a) Tracciare lo schema a blocchi del sistema di conversione. Indicare le specifiche dell'amplificatore di condizionamento e uno schema dell'amplificatore realizzato con un amplificatore operazionale.

Schema solito, con 4 canali.

Amplificatore condizionamento: Vout = 2,5 * Vin + 5V



b) Determinare la massima frequenza dei segnali in ingresso. Calcolare inoltre il rapporto segnale rumore di quantizzazione e quello di aliasing.

Frequenza massima campionamento del SH+AD f_{max}: f_{max}=1/(5+5)us)=100kHz

Frequenza massima in ingresso fi con sovracampionamento

 $K=4: 2*f_i*K*4 <= 100kHz => f_i <= 5kHz$

SNRq=6*N+1.76dB con N=9 => SNRQ=55.76 dB

Errore di aliasing: ogni segnale e' campionato a f_s=25kHz e ci sono p=5 poli

 $SNRa=p*20log_{10}(f_i /(f_s-f_i))=60dB$

Politecnico di Torino Prova scritta - 20180921 Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18)

Parte E-B - Elettronica, Esercizio B.2

Un driver alimentato a 3,3 V (Voh=3.3V, Vol=0V) con Ro=100 Ω pilota una connessione con Z_∞ = 80 Ω , velocità di propagazione U = 0,7 C, lunghezza 20 cm. I ricevitori sono circuiti CMOS con Vil = 1V, Vih = 2,2 V. Tutte le domande si riferiscono alla transizione L-H.

a) Determinare il minimo coefficiente di riflessione all'estremo remoto e la corrispondente resistenza di terminazione per garantire commutazione su onda riflessa per i ricevitori ovunque collocati.

Per avere commutazione su onda riflessa occorre:

3,3*80/(80+100)*(1+Gamma_T)>=2,2V

Il coeff. di riflessione alla terminazione Gamma_T deve essere almeno 0,5

La resistenza di terminazione deve dare Gamma_T=(Rt- Z∞)/(Rt+ Z∞)=0,5

Rt>=240 ohm

b) Con terminazione aperta all'estremo remoto, determinare la tensione finale sulla linea (dopo il transitorio), i tempi di trasmissione e lo skew per un ricevitore collocato all'inizio della linea e per uno collocato alla fine della linea.


tp=0.93 ns

Per ricevitore ad inizio linea: Ttx_min=0; Ttx_max=2*tp tk=2*tp

Per ricevitore a fine linea:


Ttx min=Ttx max=tp tk=0

Parte E-B - Elettronica, Esercizio B.3



Nello schema di figura i FF hanno le uscite Q inizializzate a 0; I1 e I2 sono inverter open collector.

a) Rappresentare le forme d'onda ai nodi Q1, Q2, Q3, Q4 e R nell'ipotesi che tutti i componenti abbiano ritardo nullo per i primi 5 colpi di clock;



b) Nell'ipotesi che si abbiano le seguenti tempistiche (periodo di CK 20 ns): per i FF di tipo D: Tck->Q = 4 ns (per entrambe le transizioni), Tsu = 2ns; per i FF JK: Tck->Q = 7ns (per entrambe le transizioni), Tsu = 3ns, Th = 1ns; per gli inverter I1 e I2: TLHinv = 1 ns, THLinv = 2 ns indicare se ci sono violazioni dei tempi di setup e hold e quale è la massima freguenza di clock.

I tempi di set-up non sono violati con T_{CK} a 20 ns Anche i tempi di hold non sono violati poiche' $T_h < T_{Ck > Q}$

Il caso peggiore è:

T_{CKmin}=(T_{ck->Q,JK}+T_{SU,FFD})=11ns f_{CK,max}=90 MHz

ESERCIZIO RISERVATO A ELETTRONICA APPLICATA AA 17-18

Parte E-B - Elettronica, Esercizio B.4

Si consideri una memoria SRAM con 8 bit di indirizzo (utilizzati tutti per la decodifica di riga) e word da 16 bit. Sapendo che i pass-transistor delle celle SRAM hanno di gate Cg=0,3fF e la tensione di alimentazione vale Vdd=1V, rispondere alle domande seguenti.

a) Calcolare il numero di bitline e il numero totale di transistor della memoria.

Numero bitline=32

Numero tot celle memoria: (2^8)x16=4096

Ogni cella ha 6 transistor, quindi numero tot transistor : 24576

b) Sapendo che il decoder pilota le wordline con una resistenza di uscita Ro=80 Ω calcolare il ritardo di propagazione sulla wordline.

Cwl=(2*Cg)*16=9,6fF ritardo td=0.69*Ro*Cwl=0,53 ps