Due porte logiche con stadio d'uscita open-dr	rain hann	o le uscite	e collegate
insieme. Quando entrambe le porte producor	no uno ze	ro logico	in uscita, la
tensione effettiva del nodo d'uscita sarà:			
1 05 -0 2 / 2	- A V	6	- 11/

- (a) minore o uguale a V<sub>OL</sub>.
- (b) compresa tra V<sub>OL</sub> e V<sub>OH</sub>.
- (c) indipendente dalla resistenza di pull-up.
- O (d) maggiore o uguale a V<sub>OH</sub>.

Le porte open-drain hanno solo il ramo NMOS. Per uno zero logico in uscita, anche soltanto il ramo NMOS di una porta sola garantisce una tensione inferiore a  $V_{\rm OL}$ . Con il ramo NMOS della seconda porta in parallelo, la resistenza di uscita diminuisce e a maggior ragione la tensione di uscita sarà inferiore a  $V_{\rm OL}$ .

Una porta CMOS nor a 3 ingressi ha transistori MOS con resistenza  $R_{ON}$  = 1000  $\Omega$  e capacità di gate 1 fF. Se la porta ha come fanout altre tre porte nor dello stesso tipo, i ritardi di propagazione LH e HL della porta saranno (caso peggiore):

$$\bigcirc$$
 (a)  $t_{HI} = 12.4 \text{ ps}, t_{IH} = 4.1 \text{ ps}$ 

$$\bigcirc$$
 (b)  $t_{HL} = 4,1 \text{ ps}, t_{LH} = 12,4 \text{ ps}$ 

$$\bigcirc$$
 (c)  $t_{HI} = 6.2 \text{ ps}, t_{IH} = 2.1 \text{ ps}$ 

$$\bigcirc$$
 (d)  $t_{HL} = 16,6 \text{ ps}, t_{LH} = 16,6 \text{ ps}$ 

Le porte CMOS NOR hanno tre transistori PMOS in serie e tre transistori NMOS in parallelo. Il caso peggiore per la propagazione si verifica quando uno solo dei tre NMOS conduce. Lato PMOS devono condurre tutti e tre i transistori.

Il carico di altre tre porte significa 2 capacità di gate per ciascuna porta, per un totale di 6 capacità di gate.

Per il calcolo del ritardo utilizziamo un circuito RC in uscita, con R formata dalle  $R_{\rm ON}$  dei transistori della porta che conducono in ciascun caso analizzato e C formato dalla somma delle capacità di gate degli ingressi delle porte pilotate.

La formula:  $t_P = 0.69RC$ 

Quando conducono i PMOS (transizione L-H) si ha: 
$$R=3$$
  $R_{\rm ON}$ ,  $C=6$   $C_{\rm G}$  e  $t_{\rm P}=0.69\cdot 3R_{\rm ON}\cdot 6C_{\rm G}=0.69\cdot 3\cdot 1000$   $\Omega\cdot 6\cdot 1\cdot 10^{-15}$  F = 12,4 ps

Quando conduce un solo NMOS, come analizzato sopra, per transizione H-L si ha:  $R = R_{\rm ON}$ ,  $C = 6 C_{\rm G}$  e  $t_{\rm P} = 0.69 \cdot R_{\rm ON} \cdot C_{\rm G} = 0.69 \cdot 1000 \ \Omega \cdot 6 \cdot 1 \cdot 10^{-15} \ {\rm F} = 4.1 \ {\rm ps}$ 

In una FPGA i cui blocchi logici contengono Look-up Table (LUT) a 4 ingressi	
(a) Ogni LUT può implementare 65536 funzioni logiche a 4 ingressi	
O (b) Ogni LUT può implementare 16 funzioni logiche a 4 ingressi	
O (c) Ogni LUT può implementare 4 funzioni logiche a 16 ingressi	
O (d) Ogni LUT può implementare 4 funzioni logiche a 65536 ingressi	

<sup>4</sup> ingressi possono selezionare un massimo di  $2^4 = 16$  celle di memoria. Ciascuna cella di memoria può contenere due valori, 0 e 1, quindi si possono configurare  $2^{16} = 65536$  funzioni logiche distinte.

I tempo di conversione di un convertitore A/D Flash a N bit è:	163V	826,5
(a) proporzionale a N		
O (b) proporzionale a 2 <sup>N</sup>		
O (c) indipendente da N		
<ul><li>(d) proporzionale a 2<sup>N</sup> − 1</li></ul>		

La conversione in un convertitore analogico-digitale di tipo flash si svolge confrontando tutti i livelli in parallelo, quindi è indipendente dal numero di bit in uscita.

Per poter leggere in 123 µs un array di 1 MB da una memoria DRAM DDR4 con parallelismo 16 bit, la frequenza di clock del bus deve essere pari a

- (a) 2133 MHz
- (b) 4266 MHz
- O (c) 1067 MHz
- O (d) 2133 kHz

Una memoria DDR consente di trasferire una parola ad ogni fronte del clock del bus. In questo caso, sono trasferiti  $2 \cdot 16$  bit per ogni periodo di clock.

Il numero totale di bit da trasferire è  $2^{10} \cdot 2^{10} \cdot 8$  e richiederà  $\frac{2^{23}}{2^5}$  periodi di clock del bus.

Quindi, si ha:  $123\mu s = 2^{18} \cdot T_{clk}$ , ovvero  $f_{clk} = \frac{2^{18}}{123 \,\mu s} \approx 2131 \,\mathrm{MHz}$ 

Una linea di trasmissione presenta un'impedenza caratteristica di  $100~\Omega$ . Se l'induttanza unitaria e la capacità unitaria aumentano entrambe di un fattore 4, l'impedenza caratteristica diventa

- O (a) 200 Ω
- O (b) 100 Ω
- O (c) 400 Ω
- O (d) 1600 Ω

$$Z_{\infty} = \sqrt{\frac{L_{\rm U}}{C_{\rm U}}} = \sqrt{\frac{4L_{\rm U}}{4C_{\rm U}}} = 100 \,\Omega$$

Un raddrizzatore a doppia semionda alimenta un carico che assorbe 1A in continua a partire da una tensione di rete alternata di tensione efficace 110V a 60 Hz. Per avere un ripple di 1 V picco-picco, occorre un condensatore di capacità

- O (a) 166 mF
- (b) 16,6 mF
- O (c) 83 mF
- (d) 8.3 mF

$$C = \frac{I \Delta t}{V_{\rm R}} = \frac{1 \text{ A} \cdot \frac{1}{2} \cdot \frac{1}{60 \text{ Hz}}}{1 \text{ V}} = 8.3 \text{ mF}$$

Quale è il numero minimo di flip-flop con	cui si può	realizzar	e un divis	ore di
frequenza per 15 nel loop di un PLL?	25°V		82	
O (a) 3				
O (b) 16				
O (c) 4				
O (d) 15				

Un numero N di flip-flop possono codificare al massimo  $2^N$  stati. Per codificare i 15 stati del divisore per 15 richiesto servono quindi N=4 flip-flop.

In un collegamento seriale asincrono	200-	8V	N.	-65°V	762
O (a) una trasmissione può iniziare	solo a i	stanti pred	definiti di t	empo.	
O (b) i bit trasmessi sono organizza	ti in pad	chetti.			
O (c) i clock del trasmettitore e del r	icevitor	e non son	o sincron	zzati.	
O (d) i bit trasmessi sono organizza	ti in car	atteri.			

Una trasmissione seriale asincrona, la trasmissione di un dato può essere avviata in qualsiasi momento, senza un previo accordo (scheduling, sincronizzazione) tra trasmettitore e ricevitore. La sincronizzazione tra i clock indipendenti del trasmettitore e del ricevitore avviene sulla prima transizione che inizia la trasmissione.

I dati trasmessi devono essere corti in quanto la sincronizzazione dei due clock, fatta solo all'inizio della trasmissione, non si può considerare stabile per lunghi periodi di tempo. Quindi i bit trasmessi sono organizzati in caratteri.

Il circuito di sample-and-hold (S&H) di un convertitore analogico-digitale ha un jitter sul tempo di apertura  $T_{JA}$  = 8 ns. Che errore di ampiezza di campionamento determina il jitter per un segnale di ingresso con ampiezza  $A_S$  = 1 V e frequenza  $f_S$  = 10 kHz?

- (a) 126 μV
- O (b) 251 μV
- O (c) 63 μV
- O (d) 503 μV

L'errore massimo di ampiezza è dato dalla massima variazione del segnale d'ingresso nel tempo di jitter dello S&H:

$$\Delta V_{\rm J} = {\rm SR} \cdot \Delta T_{\rm JA} = 2\pi f_{\rm S} \, A_{\rm S} \, \Delta T_{\rm JA} = 2 \cdot 3.14 \cdot 10 \cdot 10^3 \, {\rm Hz} \cdot 1 \, {\rm V} \cdot 8 \cdot 10^{-9} \, {\rm s} \approx 503 \, {\rm \mu V}$$

A regime, la tension HC14 in laboratorio	e sul cond	lensatore	dell'oscilla	atore real	izzato cor	i la porta	31
(a) ha sempre t	empi di sa	lita e disc	esa ugua	li.			
(b) non può ave	ere un and	amento li	neare.				
O (c) può superar di protezione.	e le soglie	della por	ta HC14 d	on al ma	ssimo la <i>L</i>	∆V del circ	uito
(d) ha una form	a d'onda r	ettangola	re.				

La tensione sul condensatore dell'oscillatore realizzato con una porta logica con ingresso trigger di Schmitt ha un andamento di carica e scarica esponenziali. Varia tra le due soglie del trigger perché' non appena raggiunge una soglia l'uscita della porta logica cambia, quindi il senso della corrente attraverso la resistenza cambia, quindi la corrente attraverso la capacità cambia e con lui il verso dell'esponenziale. I tempi di salita e discesa dipendono dalla posizione relativa delle soglie d'ingresso rispetto alla tensione di alimentazione, che non è simmetrica nel caso generale.

Contat	ore realizzato in laboratorio col	circuito CD4040	160°P	820°2.
(a)	na il ritardo di commutazione d	el primo flip-flop (LSB) m	naggiore.	
	na periodi di commutazione del uscita.	lle uscite proporzionali a	l numero	
(c)	un contatore a 10 bit.			
(d)	na un circuito antirimbalzo cont	tro il rumore sul segnale	di clock.	

Il contatore realizzato con il circuito CD4040 è un contatore a 12 bit e, come tutti i contatori, ha periodi di commutazione delle uscite proporzionali alle potenze di 2. Non ha particolari accorgimenti sul circuito di clock, ma il primo FF riceve il clock con un ritardo aggiunto da qualche circuito interno, come si evince dalle forme d'onda nelle simulazioni e dalla tabella nelle dispense di laboratorio.

II o	onvertitore digitale-analogico realizzato con il circuito CD4029
0	(a) genera il valore analogico come corrente di uscita della rete di resistenze pesate.
0	(b) all'uscita dell'amplificatore operazionale ha una tensione tra 0 V e fondo scala (+4 V).
0	(c) genera il valore analogico come tensione di uscita della rete di resistenze pesate.
0	(d) non può avere errori di non-linearità dovuti a errori della resistenza sull'uscita MSB.

Le resistenze pesate del convertitore generano una corrente in uscita proporzionale al valore analogico convertito. Questa corrente e' convertita in tensione da un amplificatore di transresistenza invertente, quindi che ha una tensione di uscita negativa, col valore massimo 0 V. Errori su qualsiasi delle resistenze pesate del convertitore generano errori di non-linearità in uscita, compresa la resistenza dell'MSB.

In un sistema di acquisizione a 4 canali i segnali di ingresso hanno banda da 0 a 25 kHz e dinamica da 0 a 1,25 V. Gli amplificatori di condizionamento adattano tale dinamica a quella del convertitore A/D che va da 0 V a 5 V. Il filtro antialiasing utilizza una cella con due poli. Rispondere alle seguenti domande.

- Per ottenere un rapporto segnale-rumore di quantizzazione SNRq di 60 dB, quanti bit sono necessari nel convertitore?
- 2. Per avere un rapporto segnale-rumore di aliasing SNRa di 60 dB, qual è il fattore di sovracampionamento K richiesto (oltre alla frequenza minima di Nyquist) e qual è la frequenza di campionamento minima Fs usata nel circuito S&H? K =

, Fs =	MHz.
--------	------

- 3. Per avere un rapporto segnale-rumore di jitter SNRj di 60 dB, qual è il massimo jitter  $t_j$  ammissibile sul segnale di campionamento?  $t_j$  =  $\begin{bmatrix} & & \\ & & \end{bmatrix}$  ns.
- 4. Se l'amplificatore di condizionamento lasciasse passare i segnali di ingresso senza modificarne la dinamica, come cambierebbero i valori di SNRq, SNRa e SNRj?

nor

- O Diminuirebbero tutti tranne SNRq
- O Diminuirebbero tutti tranne SNRj
- O Diminuirebbero tutti tranne SNRa
- O Non cambierebbero

1.

$$SNR_{\rm q} = 6N + 1,76$$

quindi

$$60 \text{ dB} = 6 N + 1,76 \Rightarrow N \approx 9,7 \text{ bit } → 10 \text{ bit}$$

2.

 $SNR_a = N_P \cdot 20 \log \frac{f_s - f_b}{f_b} \Rightarrow 60 \text{ dB} = 2 \cdot 20 \log \frac{f_s - 25 \text{ kHz}}{25 \text{ kHz}} \Rightarrow f_S = 10^{1.5} \cdot 25 \text{ kHz} + 25 \text{ kHz}$ Sovracampionamento:

$$K = \frac{f_s}{2 f_b} = \frac{10^{1.5} \cdot 25 \text{ kHz} + 25 \text{ kHz}}{2 \cdot 25 \text{ kHz}} = \frac{10^{1.5} + 1}{2} = 16.3$$

Per arrivare a campionare ognuno dei 4 canali con la frequenza  $f_s$ , la frequenza  $F_s$  dell'S&H è  $4f_s = 4 \cdot (10^{1.5} \cdot 25 \text{ kHz} + 25 \text{ kHz}) \approx 3,26 \text{ MHz}$ 

3.

$$SNR_{j} = -20 \log(\pi f_{b} t_{j}) \Rightarrow t_{j} = \frac{10^{\frac{SNR_{j}}{-20}}}{\pi f_{b}} = 12,7 \text{ ns}$$

4. Come si evince dalle formule sopra,  $SNR_a$  ed  $SNR_j$  non dipendono dal numero di bit utilizzati per rappresentare il segnale. Per compensare un errore nella formulazione dell'esercizio, sono state considerate corrette entrambe le risposte:

Diminuirebbero tutti tranne SNR<sub>j</sub>

Diminuirebbero tutti tranne SNRa

Un inverter CMOS presenta le seguenti caratteristiche:

- Tensione di alimentazione Vdd = 4.5 V;
- per  $I_{OL}$  = 2 mA,  $V_{OL}$  compreso tra 0,17 V e 0,26 V, per  $I_{OH}$  = -2 mA,  $V_{OH}$  compreso tra 4,18 V e 4,31 V.

L'inverter pilota una linea di trasmissione lunga 20 cm, con velocità di propagazione pari a 0,2c e impedenza caratteristica 100  $\Omega$ . La linea è aperta all'estremo remoto, dove sono collocati dei ricevitori CMOS con  $V_{IL}$  = 1,35V e  $V_{IH}$  = 3,15 V. Al lato del trasmettitore non sono presenti ricevitori.

Rispondere alle seguenti domande:

Determinare l'induttanza unitaria L<sub>U</sub> e la capacità unitaria C<sub>U</sub> della linea:

 $L_U =$  nH/cm,  $C_U =$  pF/cm.

 Determinare il tempo di trasmissione minimo T<sub>min</sub> e massimo T<sub>max</sub> per la transizione LH con margine di rumore 0,5 V:

 $T_{min} =$  ns,  $T_{max} =$  ns.

 Determinare il tempo di trasmissione minimo T<sub>min</sub> e massimo T<sub>max</sub> per la transizione HL con margine di rumore 0,5 V: nor

 $T_{min} =$  ns,  $T_{max} =$  ns.

4. Ipotizzando che la linea sia usata in un protocollo asincrono con  $T_{su}$  = 1 ns e  $T_{h}$  = 0,5 ns, determinare la durata del ciclo di scrittura:

T<sub>wr</sub> = ns.

$$\frac{0.17 \text{ V}}{2 \text{ mA}} \le R_{\text{OL}} \le \frac{0.26 \text{ V}}{2 \text{ mA}} \Rightarrow 85 \Omega \le R_{\text{OL}} \le 130 \Omega$$

$$\frac{V_{\text{dd}} - 4.31 \text{ V}}{2 \text{ mA}} \le R_{\text{OH}} \le \frac{V_{\text{dd}} - 4.18 \text{ V}}{2 \text{ mA}} \Rightarrow 95 \Omega \le R_{\text{OH}} \le 160 \Omega$$

$$t_P = \frac{l}{p} = \frac{0.2 \text{ m}}{0.2c} = 3.33 \text{ ns}$$

1.

$$Z_{\infty} = \sqrt{\frac{L_{\rm U}}{C_{\rm U}}}$$
$$p = \frac{1}{\sqrt{L_{\rm U}C_{\rm U}}}$$

$$Z_{\infty}p = \frac{1}{C_{\text{U}}} \Rightarrow C_{\text{U}} = \frac{1}{100 \ \Omega \cdot 0.2c} = 1.67 \text{ pF/cm}$$
  
 $\frac{Z_{\infty}}{p} = L_{\text{U}} = \frac{100 \ \Omega}{0.2c} = 16.7 \text{ nH/cm}$ 

2.

$$V_{\rm B}^{\rm max}(0) = V_{\rm dd} \frac{Z_{\infty}}{R_{\rm OH}^{\rm min} + Z_{\infty}} = 4.5 \text{ V} \cdot \frac{100 \Omega}{95 \Omega + 100 \Omega} = 2.31 \text{ V}$$

All'estremo remoto aperto abbiamo

$$\Gamma_{\rm T} = \frac{R_{\rm T} - Z_{\infty}}{R_{\rm T} + Z_{\infty}} = 1$$

quindi il primo gradino alla terminazione è

 $V_{\rm B}^{\rm max}(0)(1+\Gamma_{\rm T})=2,31~{\rm V}\cdot 2=4,62~{\rm V}>V_{\rm IH}+V_{\rm N}=3,15~{\rm V}+0,5~{\rm V}=3,55~{\rm V}$  supera la soglia, quindi

$$T_{\min} = t_{\rm P} = 3.33 \, \text{ns}$$

$$V_{\rm B}^{\rm min}(0) = V_{\rm dd} \frac{Z_{\infty}}{R_{\rm OH}^{\rm max} + Z_{\infty}} = 4.5 \text{ V} \cdot \frac{100 \Omega}{160 \Omega + 100 \Omega} = 1.73 \text{ V}$$

quindi il primo gradino alla terminazione è

$$V_{\rm B}^{\rm min}(0)(1+\Gamma_{\rm T}) = 1.73 \text{ V} \cdot 2 = 3.46 \text{ V} < V_{\rm IH} + V_{\rm N} = 3.15 \text{ V} + 0.5 \text{ V} = 3.55 \text{ V}$$

Non supera la soglia d'ingresso più il margine di rumore e bisogna calcolare l'ampiezza del secondo gradino, che arriva dopo la prima riflessione al lato driver

 $V_{\rm B}^{\rm min}(0)(1+\Gamma_{\rm T}+\Gamma_{\rm T}\Gamma_{\rm G}+\Gamma_{\rm T}^2\Gamma_{\rm G})$ 

dove

$$\Gamma_G = \frac{R_{\rm OH}^{\rm max} - Z_{\infty}}{R_{\rm OH}^{\rm max} - Z_{\infty}} = \frac{160 \ \Omega - 100 \ \Omega}{160 \ \Omega + 100 \ \Omega} = 0.23$$

quindi l'ampiezza del secondo gradino diventa

$$1.73 \text{ V}(1+1+1\cdot0.23+1^2\cdot0.23) = 4.26 \text{ V} > 3.55 \text{ V}$$

e supera la soglia. Quindi, il tempo di propagazione massimo diventa

$$T_{\text{max}} = 3t_{\text{P}} = 10 \text{ ns}$$

3.

$$V_{\rm B}^{\rm max}(0) = -V_{\rm dd} \frac{Z_{\infty}}{R_{\rm OI}^{\rm min} + Z_{\infty}} = -4.5 \text{ V} \frac{100 \Omega}{85 \Omega + 100 \Omega} = -2.43 \text{ V}$$

All'estremo remoto aperto abbiamo il primo gradino

 $V_{\rm dd} + V_{\rm B}^{\rm max}(0)(1 + \Gamma_{\rm T}) = 4.5 \text{ V} - 2.43 \text{ V} \cdot 2 = -0.36 \text{ V} < V_{\rm IL} - V_{\rm N} = 1.35 \text{ V} - 0.5 \text{ V} = 0.85 \text{ V}$  che supera la soglia, quindi

$$T_{\min} = t_{\rm P} = 3.33 \, \text{ns}$$

$$V_{\rm B}^{\rm min}(0) = -V_{\rm dd} \frac{Z_{\infty}}{R_{\rm OL}^{\rm max} + Z_{\infty}} = -4.5 \text{ V} \cdot \frac{100 \Omega}{130 \Omega + 100 \Omega} = -1.96 \text{ V}$$

quindi il primo gradino alla terminazione è

$$V_{\rm dd} + V_{\rm B}^{\rm min}(0)(1 + \Gamma_{\rm T}) = 4.5 \text{ V} - 1.96 \text{ V} \cdot 2 = 0.59 \text{ V} < V_{\rm IL} - V_{\rm N} = 1.35 \text{ V} - 0.5 \text{ V} = 0.85 \text{ V}$$
  
Supera la soglia, quindi

$$T_{\text{max}} = t_{\text{P}} = 3.33 \text{ ns}$$

4. 
$$T_{SU} + T_{H} + T_{K} + 4T_{max} = 1 \text{ ns} + 0.5 \text{ ns} + (10 \text{ ns} - 3.33 \text{ ns}) + 4 \cdot 10 \text{ ns}$$

Configurate il circuito in figura 1 per realizzare un contatore sincrono a quattro bit con le uscite:

- W con peso 2<sup>0</sup> (il bit meno significativo)
- X con peso 2<sup>1</sup>
  Y con peso 2<sup>2</sup>
- Z con peso 2<sup>3</sup> (il bit più significativo).




Figura 1.

1. Definite le funzioni logiche che deve realizzare ciascuna delle LUT

Nelle espressioni delle funzioni potete usare:

- o i nomi delle uscite (W, X, Y, Z)
- o costanti (0 e 1)

0 4

0 65536

1. Per realizzare un contatore sincrono:

O 256

FF<sub>1</sub> deve commutare su ogni fronte di salita del segnale di clock, quindi entrambi i suoi ingressi JK devono essere collegati a 1 logico. Quindi, LUT<sub>1</sub> deve realizzare la funzione LUT<sub>1</sub> = 1.

O 16

- FF<sub>2</sub> deve commutare ogni due fronti di salita del segnale di clock, quindi solo quando l'uscita W del FF<sub>1</sub> è a 1. Quindi, LUT<sub>2</sub> deve realizzare la funzione logica LUT<sub>2</sub> = W
- FF<sub>3</sub> deve commutare ogni quattro fronti di salita del segnale di clock, quindi solo quando FF<sub>1</sub> ed FF<sub>2</sub> hanno entrambi le uscite a 1 logico. Quindi, LUT<sub>3</sub> deve realizzare la funzione logica LUT<sub>3</sub> = WX.
- FF<sub>4</sub> deve commutare ogni otto fronti di salita del segnale di clock, quindi solo quando FF<sub>1</sub>, FF<sub>2</sub> ed FF<sub>3</sub> hanno tutti e tre le uscite a 1 logico. Quindi, LUT<sub>4</sub> deve realizzare la funzione logica LUT<sub>4</sub> = WXY.
- 2. Per un contatore sincrono a quattro bit dobbiamo usare tutti e quattro i flip-flop, quindi i multiplexer devono fare passare l'uscita dei FF, cioè l'ingresso 0.
- 3. Una LUT con 4 ingressi puo indirizzare  $2^4 = 16$  celle di memoria.

Per la memoria in figura 1 si richiede:  $\dot{\Lambda}^{DD}$ Figura 1. 1. Il tipo della memoria: EEPROM O ROM NAND O ROM NOR FLASH 2. Cosa rappresentano i segnali Y<sub>0</sub>–Y<sub>3</sub>: Word lines Preload lines Bit lines Address lines 3. Cosa rappresentano i segnali  $X_0 - X_7$ : O Bit lines Address lines Word lines Preload lines 4. La funzione dei transistori M<sub>0</sub>–M<sub>3</sub>: Precarica Per lettura differenziale O Pull-down O Pull-up 5. Quante parole sono programmate nella memoria: 0 4 0 8 O 32 0 7 6. Quanti bits sono memorizzati nella memoria: 0 18 O 32 0 8 0 14 7. Quale è il valore binario memorizzato all'indirizzo 5 nella memoria (il primo indirizzo è 0): 8. Con che livello di tensione si seleziona una word line nella memoria: differenziale, livello alto livello differenziale, livello alto livello

basso	sugli ingressi Y	sugli ingressi X	alto
9. Quante linee di indir	izzo servono per accedere a tu	utte le parole della memoria:	
O 3	O 32	O 4	0 8
assicura il raggiungi in un tempo massim (deselezionata) vers capacità di gate di c	mento della tensione di soglia no $t_R = 0,2$ ps durante una transso lo stato attivo (selezionata). Liascun transistore MOS $C_G = 0$ etri RC concentrati per il calcol	dei transistori MOS della mem sizione della word line dallo sta Altri dati: tensione di alimentaz ),2 fF e resistenza word line R	ito inattivo ione V <sub>DD</sub> = 1,5 V,

- 1. È una ROM di tipo NAND.
- 2. I segnali Y<sub>0</sub>–Y<sub>3</sub> sono le bitlines.
- 3. I segnali  $X_0$ – $X_7$  sono le wordlines.
- 4. I transistori M<sub>0</sub>–M<sub>3</sub> sono delle resistenze di pull-up.
- 5. La memoria ha 8 parole, quante le wordlines.
- 6. Ciascuna parola ha 4 bit, quindi la memoria contiene  $8 \cdot 4 = 32$  bit.
- 7. All'indirizzo 5, attivato dalla wordline  $X_5$ , è memorizzata la parola 0000.
- 8. Una wordline diventa attiva quando blocca i transistor NMOS collegati ad essa, con un livello logico basso sui gates.
- 9. 3 linee di indirizzo possono attivare tutte e 8 le wordlines dopo il decoder di indirizzi.
- 10. Perché diventi attiva, una wordline deve abbassare il suo livello di tensione da  $V_{\rm DD}$  fino al livello di soglia dei transistori NMOS collegati ad essa, oppure inferiore. Modellando l'uscita del driver, la wordline e i gates come una cella RC a parametri concentrati abbiamo:

$$V_{\rm w}(t) = V_{\rm DD} e^{-\frac{t}{RC}}$$

con  $R = R_{\text{OUT}} + R_{\text{WL}}$  e  $C = 4C_{\text{G}}$ . Dobbiamo ottenere  $R_{\text{OUT}}$  conoscendo che a  $t = t_{\text{R}}$ : abbiamo  $V_{\text{W}} = V_{\text{TH}}$ :

$$R = \frac{t_{\rm R}}{4C_{\rm G} \ln \frac{V_{\rm DD}}{V_{\rm TH}}} = \frac{0.2 \cdot 10^{-12} \text{ s}}{4 \cdot 0.2 \cdot 10^{-15} \text{ F} \cdot \ln \frac{1.5 \text{ V}}{0.2 \text{ V}}} = 124 \Omega$$

quindi

$$R_{\mathrm{OUT}} = R - R_{\mathrm{WL}} = 124 \,\Omega - 30 \,\Omega = 94 \,\Omega$$