Cognome	
Nome	COMPITO "A"
Matricola	

Aula ....... Laboratorio frequentato nell'anno accademico .......

Parte A - Domande a risposta multipla

(indicare con X la risposta corretta nella tabella – non scrivere nella riga "Punteggio totale")

Quesito	1	2	3	4	5	6	7	8	9	10	
Risposta a			Χ	Χ							
Risposta b		Х			Χ				Х		
Risposta c											
Risposta d	Χ						Χ	Χ		Χ	
Punteggio totale											

#### **Quesito A.1**

Un flip-flop attivo sul fronte di salita ha il comando asincrono CLEAR attivo; in questa condizione:

a) l'uscita rimane sempre a 1

b) l'uscita non cambia anche se l'ingresso varia

1

- c) l'uscita cambia stato seguendo l'ingresso
- d) l'uscita rimane sempre a 0

#### **Quesito A.2**

Un ciclo di scrittura asincrono ha durata minima di:

a) Tsu+Tk

b) Th+Tk+Tsu+4 Ttxmax

c) Th+Tk+Tsu+Ttxmax

d) 4 Ttxmax

#### **Quesito A.3**

In un sistema di conversione A/D, per ogni bit *in meno* il rapporto segnale rumore di quantizzazione:

- a) diminuisce di 6 dB
- b) aumenta di 3 dB

c) aumenta di 60 dB

d) aumenta di 6 dB

### Quesito A.4

Un driver con resistenza di uscita  $Ro=Z_{\infty}$  pilota a livello alto (Vdd) una linea con impedenza caratteristica  $Z_{\infty}$  con terminazione  $Ro=Z_{\infty}/2$ . La tensione a transitorio esaurito all'estremo di terminazione è:

a) Vdd/3

b) 0

c) 2·Vdd

d) Vdd/2

## **Quesito A.5**

Un regolatore lineare con Vout = 8 V e Vin = 10 V ha un'efficienza pari a circa:

a) 0,2

b) 0.8

c) 1

d) 2

#### **Quesito A.7**

Quattro tecnologie di circuiti digitali determinano diversi ritardi di propagazione T e aree A in un chip di prova. Indicare quale delle quattro è svantaggiosa rispetto alle altre tre:

- a)  $T = 1 \text{ ns}, A = 2 \text{ mm}^2$
- c)  $T = 0.5 \text{ ns}, A = 4 \text{ mm}^2$

- b) T = 2ns,  $A = 0.5 \text{ mm}^2$
- d) T = 1,5ns,  $A = 2,5 mm^2$

# **Quesito A.8**

Quanti Flip-Flop di tipo D occorrono per realizzare un contatore modulo 254?

a) 9

- b) 10
- c) 7

d) 8

## **Quesito A.9**

In un oscillatore a trigger di Schmitt, raddoppiando il valore sia della resistenza sia del condensatore:

a) raddoppia il periodo

b) quadruplica il periodo

c) dimezza il periodo

d) quadruplica l'ampiezza

#### **Quesito A.10**

Il tempo di propagazione in salita all'uscita di un inverter CMOS con resistenze Rol=1  $k\Omega$  e Roh=1,5  $k\Omega$  e capacità di carico 50 fF vale circa:

- a) 34 ps
- b) 150 ps
- c) 550 ps
- d) 53 ps

## Parte -B - Problema B.1 (5 punti)

Un sistema di acquisizione a N canali usa un convertitore A/D a 8 bit a inseguimento con frequenza di clock 100 MHz e un circuito Sample & Hold con tempo di acquisizione 1  $\mu$ s. Per ogni canale si vuole avere una frequenza di campionamento Fs pari a 3 volte la frequenza massima di 23 kHz del segnale e un filtro anti-aliasing a 8 poli.

Inserite ogni risposta numerica nel rettangolo corrispondente.

b) Determinare il massimo numero N di canali:

Tconv = 
$$256/100$$
 MHz + 1  $\mu$ s =  $256*10$ ns + 1  $\mu$ s =  $3,56$   $\mu$ s

$$Ts = 1/(3*23 \text{ KHz}) = 14.5 \,\mu s$$

$$N = floor(Ts/Tconv) = 4$$


c) Nell'ipotesi di sostituire il convertitore a inseguimento con uno ad approssimazioni successive, calcolare la frequenza di clock necessaria per ottenere lo stesso tempo di conversione.

Disegnare inoltre lo schema dei due tipi di convertitore.

3,1 MHz


Tconv = 
$$8/f + 1 \mu s = 3,56 \mu s$$

$$f = 100/32 \text{ Mhz} = 3.1 \text{ Mhz}$$



### Parte-B – Problema B.2 (5 punti)

Un driver CMOS alimentato a 3 V con resistenza di uscita  $R_0$  = 100  $\Omega$  (per entrambe le transizioni) è collegato alla linea di trasmissione in figura. La linea è lunga 10 cm, ha impedenza caratteristica  $Z_{\infty}$  = 75  $\Omega$  e velocità di propagazione 0,7c. La resistenza verso massa nel punto B è  $R_P$  = 300  $\Omega$ . L'estremo remoto C è aperto. I ricevitori hanno Vih = 2V e Vil = 0,5V.



a) Calcolare l'ampiezza del primo gradino in B nella transizione LH  $1,125~\mathrm{V}$ 

$$Rp//Z_{\infty} = 1 / (1/75 + 1/300) = 60 \Omega$$

$$Vb(0) = Va (Rp//Z_{\infty})/ (Ro+(Rp//Z_{\infty})) = 3 * 60/160 = 1,125V$$

$$Vb(\infty) = Va (Rp)/ (Ro+Rp) = 3 * 300 / 400 = 2,25 V$$


 $Vb(\infty) > Vih$ , quindi a fine transitorio tutti i ricevitori hanno commutato

La prima riflessione ha  $\Gamma$ t=1 quindi l'onda riflessa ha V = 2 \* 1,125V = 2,25V II coefficiente di riflessione in B è 0 perché' Ro//Rp = 75  $\Omega$  Quindi non ci sono ulteriori riflessioni

b) Per i ricevitori collocati nel punto C, calcolare il tempo di trasmissione minimo quello massimo  $0.48~\mathrm{ns}$  e lo skew  $0~\mathrm{ns}$  per la transizione LH.


Ttmin(C) = Ttmax(C) = L/(0.7 c) = 10 cm / (0.7 \* 30 cm/ns) = 0.48nsTk = 0

## Parte B - Problema B.3 (5 punti)



Nel circuito in figura i FF hanno Tckq = 0,1 ns, Tsu = 0,15 ns, Th = 0,2 ns e capacità di ingresso Cin = 20 fF. Le due porte logiche combinatorie sono di tipo CMOS in cui tutti i MOS hanno resistenze  $R_{ON}$  = 10 k $\Omega$  e capacità di gate Cg = 10 fF.

a) Disegnare gli schematici a livello transistor della porta NAND e della porta NOR



b) Calcolare i ritardi TpLH 0,138 ns e TpHL 0,276 ns massimi della porta NAND

c) Calcolare i ritardi TpLH 0.276 ns e TpHL 0.138 ns massimi della porta NOR

d) Calcolare la massima frequenza di clock 1,25 GHz

Tck  $\geq$  Tckq + TpHL nand + TpLH nor + Tsu = 0,1 + 0,276 + 0,276 + 0,15 ns = 0,802 ns Fck  $\leq$  1,25 GHz

# Parte-B - Problema B.4 (3 punti)

Considerate una DRAM con 16 wordline, ognuna che pilota 64 celle. Supponete che ogni transistor abbia una capacità di gate di 0,5 fF e che la Ron dei transistor del decoder sia di 100  $\Omega$ 

 a) Calcolate il massimo ritardo di attivazione delle celle (solo il ritardo dell'ultimo stadio del decoder per la transizione LH):

### b) Disegnate lo schema del decoder di riga

