

# Elettronica applicata

# Esame 22/1/2021



2/1/21 9:45 AM Pagina 1 di 15

# VIRTUAL CLASSROOM (VC) DI SUPPORTO E DI BACKUP

Collegatevi subito alla VC di supporto tramite il bottone sotto la vostra foto. **Se e solo se non dovesse funzionare,** questo è il link alla VC di backup:

https://didattica.polito.it/pls/portal30/sviluppo.bbb\_corsi.joinVirtualClassInvite?p\_meeting\_id=246978\_22012021\_165214

#### **COME E' STRUTTURATA LA PROVA**

Il test è costituito da 13 quesiti a risposta multipla (A) e da 4 esercizi (B.1-B.4) a risposta chiusa. La durata complessiva del test è di 125 minuti.

Ogni quesito della sezione A ha 4 possibili risposte delle quali una sola è corretta. Ogni risposta corretta determina l'attribuzione di 1 punto e non ci sono penalità per le risposte errate. Il totale dei punti per la sezione A è quindi 13. Le ultime tre domande della sezione A (11-13) sono relative alle esercitazioni di laboratorio.

Lo svolgimento corretto dei quattro esercizi comporta l'attribuzione complessiva di 18 punti. Ogni esercizio ha un punteggio diverso che viene indicato nel testo dell'esercizio. Di seguito ad ogni esercizio trovate un campo di componimento libero (uno diverso per ogni esercizio) in cui potete riportare calcoli, procedimenti, schemi, eccetera.

Il voto massimo complessivo è quindi 31 in modo che la lode venga attribuita chi ha un voto > 30.5.

E' possibile sostenere l'orale, se lo si desidera, ma il risultato del test deve essere sufficiente (  $\geq 18$ ).

Nel corso del test è possibile scorrere avanti e indietro le domande in modo da ricontrollare le risposte date. Se volete correggere la risposta è sufficiente cliccare sulla nuova risposta che ritenete esatta. Per annullare una risposta è sufficiente premere due volte sulla risposta stessa.

2/1/21 9:45 AM Pagina 2 di 15

Risposta corretta
Punteggio ottenuto 1,00 su 1,00
Il collegamento delle uscite di più porte open drain
(a) è possibile purché si garantisca che solo una sia abilitata
C (b) è sempre possibile
non è mail possibile
⊙ (d) è possibile se si usa un'opportuna resistenza di pullup
La risposta corretta è: è possibile se si usa un'opportuna resistenza di pullup
Domanda 2
Risposta corretta
Punteggio ottenuto 1,00 su 1,00
Un circuito integrato CMOS contenente 1 miliardo di transistori è alimentato a 1,5 V e lavora a una frequenza di clock di 750 MHz. Poiché ogni transistor possiede una capacità di 1 fF che viene mediamente commutata una volta ogni dieci cicli di clock, qual'è la potenza dinamica consumata?
© (b) 84,5 W
C (d) 16.9 W

La risposta corretta è: 169 W

2/1/21 9:45 AM Pagina 3 di 15

# Domanda 3 Risposta corretta Punteggio ottenuto 1,00 su 1,00 Per poter aumentare la frequenza di un oscillatore ad anello occorre (a) ridurre la tensione di alimentazione (b) aumentare la frequenza di clock (c) ridurre il numero di inverter dell'anello √ (d) aggiungere un divisore di frequenza nell'anello di retroazione La risposta corretta è: ridurre il numero di inverter dell'anello Domanda 4 Risposta errata Punteggio ottenuto 0,00 su 1,00 In una FPGA i cui blocchi logici contengono Look-up Table (LUT) a 3 ingressi (a) Ogni LUT può implementare 256 funzioni logiche a 3 ingressi ⊙ (b) Ogni LUT può implementare 8 funzioni logiche a tre ingressi X C (c) Ogni LUT può implementare 3 funzioni logiche a 8 ingressi (d) Ogni LUT può implementare 3 funzioni logiche a 256 ingressi

La risposta corretta è: Ogni LUT può implementare 256 funzioni logiche a 3 ingressi

2/1/21 9:45 AM Pagina 4 di 15

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Un accesso in lettura ad una cella DRAM con condensatore di storage a tensione 0 e bitline carica a Vdd/2 causa:

- $oldsymbol{\circ}$  (a) La tensione della bitline diminuisce di  $\Delta V < Vdd/2$
- $\circ$  (b) La tensione del condensatore di storage passa da 0 a Vdd/2
- c (c) La tensione del condensatore di storage rimane a 0
- $\circ$  (d) La tensione della bitline passa da Vdd/2 a Vdd-Vt

La risposta corretta è: La tensione della bitline diminuisce di  $\Delta V < Vdd/2$ 

### Domanda 6

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

Una linea di trasmissione presenta un'impedenza caratteristica di 100 ohm. Se l'induttanza unitaria diminuisce di un fattore 4, l'impedenza caratteristica diventa

- (a) 12,5 ohm
- (b) 25 ohm
- (c) 200 ohm
- (d) 50 ohm √

La risposta corretta è: 50 ohm

2/1/21 9:45 AM Pagina 5 di 15

Domanda 7
Risposta errata
Punteggio ottenuto 0,00 su 1,00
Un convertitore A/D a 10 bit ha una dinamica di ingresso di 10 V. Qual è il rapporto segnale-rumore di quantizzazione per un segnale sinusoidale di ampiezza 1 V picco-picco?
C (a) 81,76 dB
© (b) 41,76 dB
© (c) 51,76 dB
La risposta corretta è: 41,76 dB
Domanda 8
Risposta errata
Punteggio ottenuto 0,00 su 1,00
Con che tipo di regolatore di tensione a commutazione si può ottenere un rapporto 0,6 tra l'ampiezza della tensione di uscita V <sub>out</sub> e l'ampiezza della tensione di ingresso V <sub>in</sub> ?
(b) buck-boost
(c) boost
(d) buck e boost
La risposta corretta è: buck-boost

2/1/21 9:45 AM Pagina 6 di 15

# Domanda 9 Risposta errata Punteggio ottenuto 0,00 su 1,00 Un raddrizzatore a doppia semionda alimenta un carico che consuma 300 W. Il raddrizzatore è alimentato con una tensione alternata sinusoidale di valore efficace 220 V e frequenza 50 Hz. La caduta di tensione in conduzione su ciascuno dei diodi nel ponte raddrizzatore è di 1 V. Con un condensatore di filtraggio di 1000 µF, la variazione della tensione di uscita è di circa: (a) 1 % (b) 5 % c (c) 3 % (d) 4 % ★ (e) 2 % La risposta corretta è: 3 % Domanda 10 Risposta errata Punteggio ottenuto 0,00 su 1,00 Il più veloce convertitore A/D che si può realizzare con 4 comparatori analogici è: (a) a inseguimento su 2 bit X (b) flash su 4 bit (c) ad approssimazioni succesive su 8 bit

(d) flash su 16 bit

La risposta corretta è: flash su 4 bit

2/1/21 9:45 AM Pagina 7 di 15

Risposta errata

Punteggio ottenuto 0,00 su 1,00

La resistenza di pull-up nell'uscita di un inverter open-drain HC05 serve per:

- (a) assicurare il livello alto di uscita
- (b) abbassare il ripple proveniente dalla tensione di alimentazione
- (c) ridurre il consumo statico di potenza della porta logica ★
- (d) ridurre il rumore sull'uscita nello stato basso

La risposta corretta è: assicurare il livello alto di uscita

## Domanda 12

Risposta corretta

Punteggio ottenuto 1,00 su 1,00

La principale funzione del circuito anti-rimbalzi nella seconda esercitazione di laboratorio è:

- (a) proteggere gli ingressi CMOS contro sovratensioni esterne
- (b) evitare transizioni spurie dell'ingresso dovute ad esitazioni dell'operatore umano che agisce sugli interruttori
- (c) eliminare le commutazioni dell'ingresso dovute al rumore ambientale
- (d) evitare transizioni spurie dell'ingresso durante la commutazione degli interruttori collegati



La risposta corretta è: evitare transizioni spurie dell'ingresso durante la commutazione degli interruttori collegati

2/1/21 9:45 AM Pagina 8 di 15

Risposta errata

Punteggio ottenuto 0,00 su 1,00

# L'elemento TLINE di LTspice serve a:

- (a) simulare collegamenti tramite trasformatori elettrici per l'adattamento delle impedenze
- (b) simulare l'induttanza distribuita dei collegamenti di un circuito
- c (c) simulare i ritardi di comunicazione tra i componenti di un circuito
- (d) simulare la capacità distribuita dei collegamenti di un circuito ★

La risposta corretta è: simulare i ritardi di comunicazione tra i componenti di un circuito

2/1/21 9:45 AM Pagina 9 di 15

Parzialmente corretta

Punteggio ottenuto 1,00 su 5,00

Un driver con tensione di uscita rail-to-rail è alimentato tra Vgnd = 0 V e Vdd = 3.3 V e ha una resistenza di uscita  $R_0$  = 250  $\Omega$ . Il driver comunica tramite una interconnessione equipotenziale con un ricevitore con capacità di ingresso  $C_i$  = 8 pF e resistenza trascurabile.

# Supponendo che:

- tutte le transizioni dal livello basso al livello alto cominciano con l'interconnessione stabile alla tensione Vgnd
- tutte le transizioni dal livello alto al livello basso cominciano con l'interconnessione stabile alla tensione Vdd

per avere un tempo di trasmissione massimo  $T_{TX} = 2$  ns calcolate:

- la soglia massima d'ingresso per il livello alto del ricevitore, V <sub>IH</sub> = 3
   X V (2 punti);
- la soglia minima d'ingresso per il livello basso del ricevitore, V<sub>IL</sub> = 0
   X V (2 punti).

Se la resistenza di uscita  $R_0$  del driver aumentasse, per mantenere lo stesso tempo di trasmissione massimo  $T_{TX} = 2$  ns i magini di rumore del ricevitore devono (1 punto):

- O diminuire, ma non proporzionalmente con R<sub>0</sub>
- aumentare, ma non proporzionalmente con R<sub>0</sub>

  ✓
- C diminuire proporzionalmente con R<sub>0</sub>
- C aumentare proporzionalmente con R<sub>0</sub>

La risposta corretta è: aumentare, ma non proporzionalmente con R<sub>0</sub>

- 1) La risposta corretta è : 2.09
- 2) La risposta corretta è : 1.21
- 3) La risposta corretta è : aumentare, ma non proporzionalmente con R<sub>0</sub>

2/1/21 9:45 AM Pagina 10 di 15

Domanda 15	
Risposta non data	
Non valutata	
Usate il campo libero per riportare p precedente	rocedimenti, calcoli, schemi, eccetera, relativi all'esercizio
Domanda 16	
Parzialmente corretta	
Punteggio ottenuto 3,00 su 5,00	
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale	ADC) è usato per convertire un segnale onda triangolare con Iz e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale	dz e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD	Hz e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD quantizzazione superiore all'S	Hz e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.  PC, N = 8  v bit, per avere un rapporto segnale-rumore dell'ADC ore della frequenza fondamentale del segnale.
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD quantizzazione superiore all'S	Hz e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD quantizzazione superiore all'S  2. La frequenza massima di cam	Hz e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.  PC, N = 8  v bit, per avere un rapporto segnale-rumore dell'ADC ore della frequenza fondamentale del segnale.
una frequenza fondamentale di 20 h segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD quantizzazione superiore all'S 2. La frequenza massima di cam l'architettura di ADC di minore (2 punti). 3. Se la forma d'onda del segnale	Az e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.  C, N = 8  bit, per avere un rapporto segnale-rumore de NR del segnale d'ingresso (2 punti).  pionamento dell'ADC, F <sub>S</sub> = 244000  Hz, per complessità e lavora con una frequenza di clock di 150 kHz e d'ingresso diventasse sinusoidale senza cambiare la mantenere lo stesso rumore di quantizzazione come al punto
una frequenza fondamentale di 20 H segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD quantizzazione superiore all'S 2. La frequenza massima di cam l'architettura di ADC di minore (2 punti). 3. Se la forma d'onda del segnale frequenza fondamentale, per r	Az e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.  C, N = 8  bit, per avere un rapporto segnale-rumore de NR del segnale d'ingresso (2 punti).  pionamento dell'ADC, F <sub>S</sub> = 244000  Hz, per complessità e lavora con una frequenza di clock di 150 kHz e d'ingresso diventasse sinusoidale senza cambiare la mantenere lo stesso rumore di quantizzazione come al punto
una frequenza fondamentale di 20 h segnale-disturbo (SNR) del segnale deve essere almeno 20 volte maggi Calcolate:  1. Il numero minimo di bit dell'AD quantizzazione superiore all'S.  2. La frequenza massima di cam l'architettura di ADC di minore (2 punti).  3. Se la forma d'onda del segnale frequenza fondamentale, per ri il numero minimo di bit dell'AD	Az e un'ampiezza che copre tutta la scala dell'ADC. Il rappor è 45 dB. La frequenza minima di campionamento dell'ADC ore della frequenza fondamentale del segnale.  C, N = 8

2/1/21 9:45 AM Pagina 11 di 15

La risposta corretta è : 8
 La risposta corretta è : 586

3) La risposta corretta è : diminuire

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente


1. il numero di bit è stato arrotondato per eccesso a 8

## Domanda 18

Parzialmente corretta

Punteggio ottenuto 3,11 su 4,00

Nel circuito in figura i FF hanno Tckq = 0.2 ns, Tsu = 0.3 ns, Th = 0.1 ns.



- Determinare il massimo ritardo dell'inverter Tpd= 0,5
   operare a una frequenza massima di 1 GHz.
- Determinare la sequenza di uscite (Q0,Q1,Q2) in quattro cicli consecutivi di clock a partire dalla condizione iniziale "Ciclo 1" nella tabella seguente (completare la tabella con le scelte multiple)

2/1/21 9:45 AM Pagina 12 di 15

# Sequenza Q0-Q2 in 4

# cicli di clock

# consecutivi

Ciclo	Q0	Q1	Q2
1	0	0	0
2	1	1	1 💌 🗙
3	0 🔻 🗙	0 🔻	0
4	1	1	1

- 1) La risposta corretta è: 0.5
- 2) La risposta corretta è : 1
- 3) La risposta corretta è : 0
- 4) La risposta corretta è : 0
- 5) La risposta corretta è : 1
- 6) La risposta corretta è : 1
- 7) La risposta corretta è : 0
- 8) La risposta corretta è : 1
- 9) La risposta corretta è : 1
- 10) La risposta corretta è : 1

2/1/21 9:45 AM Pagina 13 di 15

Completo

Non valutata

Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente

$$Tpd + Tckq + Tsu = 1ns$$

$$Tpd = 1 - 0.3 - 0.2 = 0.5ns$$

$$Tmax = 1/1Ghz = 1ns$$

# Domanda 20

Risposta errata

Punteggio ottenuto 0,00 su 4,00

Le celle di una memoria FLASH da 4096 blocchi possono essere programmate e cancellate al massimo per 10^4 volte.

In un ipotetico scenario di utilizzo, vengono continuamente eseguiti cicli di P/E su file di 50 blocchi ad un tasso medio di 1 file ogni 10 minuti. I file usano al massimo 200 blocchi.

Determinare la durata massima della flash (in anni) nei due seguenti casi:

No "wear leveling", ossia i file sono scritti sempre negli stessi 200 blocchi:

0.19 × anni

"wear leveling", ossia i file vengono distribuiti uniformemente su tutti i 4096 blocchi:

0.0093 × anni

1) La risposta corretta è : 0.76

2) La risposta corretta è: 15.6

2/1/21 9:45 AM Pagina 14 di 15

Domanda ∠ I
Completo
Non valutata
Usate il campo libero per riportare procedimenti, calcoli, schemi, eccetera, relativi all'esercizio precedente
<

2/1/21 9:45 AM Pagina 15 di 15