Due famiglie di circuiti logici sono staticamente compatibili se:

	(a) l'intervallo d'uscita per lo stato H è compreso nell'intervallo d'ingresso per lo stato H l'intervallo d'uscita per lo stato L è compreso nell'intervallo d'ingresso per lo stato L.
0	(b) l'intervallo d'ingresso per lo stato H è compreso nell'intervallo d'uscita per lo stato H l'intervallo d'ingresso per lo stato L è compreso nell'intervallo d'uscita per lo stato L.
0	(c) il livello d'uscita per lo stato H è maggiore della soglia d'ingresso per lo stato H e il livello d'uscita per lo stato L è inferiore alla soglia d'ingresso per lo stato L.
0	(d) la soglia d'ingresso per lo stato H è maggiore del livello d'uscita per lo stato H e la soglia d'ingresso per lo stato L è inferiore al livello d'uscita per lo stato L.


е

Perché due famiglie di circuiti logici siano compatibili, cioè perché la compatibilità valga per qualsiasi dispositivo appartenente alle famiglie, dobbiamo considerare la compatibilità degli *intervalli* di tensione per ingressi e uscite. Questo perché per qualsiasi dispositivo appartenente ad una famiglia logica ci viene garantito che le tensioni di uscita si trovano in un determinato intervallo nelle condizioni previste per il funzionamento e i livelli di ingresso per decodificare correttamente gli stati logici sono, altrettanto, racchiusi in intervalli.

Più specificatamente, tutte le tensioni di uscita possibili per il livello alto (l'intervallo di queste tensioni) devono appartenere all'intervallo di tensioni di ingresso che sono decodificate come livello alto dai ricevitori, per consentire una corretta decodifica del livello alto.


Per ragionamento speculare, tutte le tensioni possibili di uscita per il livello basso devono essere racchiuse nell'intervallo di livelli di ingresso dei ricevitori che sono decodificati come livello basso.

Il circuito nella figura sotto realizza:



- (a) un circuito flip-flop set-reset con porte NAND.
- (b) un circuito latch attivo su livello alto con porte NAND.
- O (c) un circuito flip-flop di tipo JK con porte NAND.
- (d) un circuito latch attivo su livello basso con porte NAND.


Il circuito si ottiene dal circuito del flip-flop Set-Reset con porte NOR




con la seguente tabella di verità

S	R	Q	Q*
0	1	0	1
1	0	1	0
0	0	Q_{-1}	Q* ₋₁
	A	0	P

con la seguente trasformazioni basate sui teoremi di De Morgan






Il numero di	inverter in un oscillatore ad anello:
(a) deve	e essere dispari.
(b) deve	e essere pari.
(c) dipe	nde dalla tensione di alimentazione.
(d) può	essere pari o dispari, dipende dalla frequenza che deve generare.

Il numero di inverter deve essere dispari per assicurare una reazione positiva che riconduce a stati instabili e all'oscillazione. Un numero pari di inverter determinano stati stabili, come nelle memorie SRAM.

La funzione logica realizzata dalla LUT nella figura sotto è:



$$\bigcirc \text{ (b) } y = \overline{ab} + c$$

$$\bigcirc$$
 (c) $y = (a + b)\overline{c}$

$$\bigcirc (d) y = (\overline{a+b})c$$

Costruendo la tabella di verità della funzione logica realizzata dalla LUT

C	b	a	y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

e le tabelle di verità delle funzioni logiche proposte, si nota come la funzione logica evidenziata come risposta esatta sia pressoché uguale alla funzione realizzata dalla LUT

 b	a	v
 	u	<u> </u>

```
0
   0
       0
           1
0
   0
       1
           1
0
       0
           1
   1
0
   1
       1
           1
       0
   0
           0
1
1
   0
       1
           0
           0
       0
1
    1
           1
1
   1
```

salvo per il valore nella casella di memoria evidenziata, che è un errore nella formulazione della domanda.

Conseguentemente è stato accordato punteggio pieno per qualsiasi risposta a questa domanda.

Le celle dummy su una bitline di una memoria DRAM:


•	(a) servono per bilanciare il sense amplifier durante la lettura.
0	(b) servono per sostituire eventuale celle guaste durante la produzione.
0	(c) possono contenere codici di correzione di errore.
0	(d) servono per bilanciare il sense amplifier durante la scrittura.

Il sense amplifier è un circuito ad alto guadagno differenziale utilizzato solo durante la lettura della memoria, mentre le celle DRAM hanno una sola uscita. Perciò è necessario collegare l'altro ingresso del sense amplifier ad una cella di memoria finta, che non contiene dati da leggere, per permettere una lettura differenziale.

I regolatori di tensione lineari paralleli:

- (a) assorbono una corrente all'incirca costante, indipendente dal carico.
- (b) aumentano d'efficienza più si abbassa la corrente assorbita dal carico.
- (c) possono avere tensione d'uscita maggiore o minore di quella d'ingresso.
- (d) usano una resistenza variabile collegata tra carico e alimentazione.

I regolatori di tensione lineari paralleli modulano un consumatore variabile in parallelo al carico, che è controllato dal regolatore per realizzare la caduta di tensione necessaria sulla resistenza fissa in serie al carico (e alla resistenza parallela controllata dal regolatore), come si vede nello schematico di esempio sotto che usa per la regolazione un diodo Zener collegato in parallelo al carico:



Nel funzionamento normale, la corrente attraverso la resistenza serie R è pressoché costante al variare del carico, $I_R = (V_i - V_o) / R$.

L'efficienza del regolatore si abbassa quando la corrente assorbita dal carico si abbassa, in quanto la differenza di corrente, maggiore, attraverserà l'elemento regolatore parallelo, dissipando più potenza.

La tensione d'uscita è sempre inferiore a quella d'ingresso per la caduta di tensione sempre positiva sulla resistenza serie di valore fisso, R.

Per ridurre il rumore di quantizzazione della conversione a digitale di un segnale analogico con uno spettro di frequenze che occupa una determinata banda BW, il circuito di condizionamento:

0	(a) deve ridurre le componenti di frequenza fuori dalla banda del segnale, BW.
0	(b) deve ridurre il jitter del circuito di sample-and-hold.
0	(c) deve evitare che il convertitore analogico-digitale entri in overload.
•	(d) deve portare l'ampiezza del segnale analogico pari alla scala d'ingresso del
	convertitore analogico-digitale.

Il rumore di quantizzazione dipende da quanti livelli digitali sono utilizzati effettivamente per la rappresentazione del segnale. Un segnale di ampiezza maggiore utilizza più livelli tra quelli quantificabili da un convertitore A/D, con un numero massimo di livelli (tutti i livelli rappresentabili dal convertitore A/D) quando l'ampiezza del segnale ricopre tutta la scala d'ingresso del convertitore.

Gli altri fattori elencati, jitter dello S&H, overload dell'A/D oppure frequenze fuori dalla banda del segnale possono produrre altri errori, ma non di quantizzazione.

In un regolatore buck-boost:

()	(a) l'induttanza integra sempre la tensione ai suoi capi.
0	(b) l'induttanza integra sempre la corrente che la attraversa.
0	(c) la polarità della tensione di uscita può essere variata.
0	(d) gli switch possono interrompere la corrente nell'induttanza in certe parti del duty-

cycle.

Per definizione, un'induttanza elettrica integra continuamente la tensione tra i suoi

terminali. Perciò interrompere la corrente che fluisce in una induttanza genera tensioni

molto elevate tra i suoi terminali (idealmente infinite) ed è una condizione da evitare nei convertitori di tensione buck-boost.

La polarità della tensione di uscita è sempre opposta alla polarità della tensione d'ingresso per un regolatore di tensione di tipo buck-boost.

L'errore di non-linearità integrale:	
(a) si può calcolare solo per convertitori digitale-analogici.	
 (b) è definito dall'ampiezza della fascia di non-linearità attorno alla miglior retta approssimante dei convertitori. 	
O (c) si calcola integrando l'errore differenziale su tutta la caratteristica del convertitore.	

L'errore di non-linearità si può calcolare sia per convertitori D/A che A/D e definisce l'ampiezza della fascia nella quale si trovano tutti i valori convertiti attorno alla retta di migliore approssimazione della caratteristica del convertitore.

(d) si può calcolare solo per convertitori analogico-digitali.

Un sistema di acquisizione dati ha tre canali d'ingresso da cui acquisisce dati sequenzialmente. Se ciascun canale deve essere campionato con un periodo Tc, allora:


- (a) il periodo di campionamento del circuito di sample-and-hold e quello di conversione dell'ADC sono tre volte più lunghi del Tc.
- (b) il periodo di campionamento del circuito di sample-and-hold e quello di conversione dell'ADC sono tre volte più corti del Tc.
- (c) il periodo di campionamento del circuito di sample-and-hold deve essere tre volte più corto del periodo di conversione dell'ADC.
- (d) il periodo di campionamento del circuito di sample-and-hold e quello di conversione dell'ADC sono uguali al Tc.

Il periodo con cui il circuito S&H campiona il segnale d'ingresso deve essere uguale al periodo di conversione dell'ADC collegato in cascata. Il circuito S&H deve mantenere costante il valore campionato fino alla fine della conversione dell'ADC. Poi l'ADC aspetta che il circuito S&H realizzi un altro campionamento stabile prima di effettuare un'altra conversione, etc.

Quindi, il periodo con cui il circuito S&H realizza i campionamenti del segnale d'ingresso deve essere pari al periodo con cui l'ADC realizza le conversioni.

Inoltre, in questo caso il periodo comune dell'ADC e S&H deve essere tre volte inferiore al periodo Tc con cui deve essere campionato ciascuno dei 3 canali, così che, campionando i canali in sequenza, ciascun canale viene campionato ogni Tc come ricehiesto.


I glitch che si vedono sulla caratteristica completa di un convertitore digitale-analogico nella figura sottostante:



- (a) sono dovuti a ritardi nella commutazione del bit MSB.
- (b) sono dovuti a ritardi nella commutazione del bit MSB -1.
- (c) sono dovuti a ritardi nella commutazione del bit LSB.
- (d) sono dovuti a ritardi nella commutazione del bit LSB + 1.

Ci sono 4 spikes equidistanti nella caratteristica del DAC in figura. Ciascuno spike è dovuto al ritardo nella commutazione di un'uscita e l'unica uscita che commuta 4 volte nell'intera caratteristica è la MSB-1 (MSB commuta 2 volte, MSB-1 commuta 4 volte, MSB-2 commuta 8 volte, etc.).

Il circuito nella figura sottostante:




- (a) è sufficiente che V_{AL} sia superiore al valore più alto della soglia bassa degli ingressi del circuito.
- (b) elimina le transizioni spurie dovute ai rimbalzi del commutatore.
- (c) genera impulsi di durata predefinita ogni volta che cambia la posizione del commutatore.
- (d) le resistenze servono per limitare la corrente d'ingresso nel circuito.

Il commutatore porta a massa uno degli ingressi del flip-flop SR, determinando l'eventuale commutazione dell'uscita. Una volta commutata l'uscita resta stabile anche in presenza di variazioni della tensione sull'ingresso dovute ai rimbalzi del commutatore meccanico, in quanto per commutare l'uscita l'altro ingresso dovrebbe essere messo a massa, in che non è possibile per via dei rimbalzi, ma solo quando il commutatore cambia posizione.

V(b) è la tenssione all'uscita di un driver che pilota una linea di trasmissione e V(c) è la tensione alla terminazione della linea.

Considerando l'andamento nel tempo delle due tensioni rappresentato nella figura sottostante:



- (a) la terminazione della linea è aperta.
- (b) il tempo di propagazione sulla linea è 1.6 ns.
- (c) la terminazione della linea non è di tipo resistivo.
- (d) il tempo di propagazione sulla linea è di 3.2 ns.

Dal grafico della V(b) si nota che la propagazione e la conseguente riflessione all'estremità remota richiede 1,6 ms, quindi il tempo di propagazione è la metà, ovvero 0,8 ms.

Dalla forma d'onda della V(b) quando arriva la prima riflessione si nota che al primo momento la riflessione corrisponde a quella di un cortocircuito all'estremo remoto che però è seguito da una variazione esponenziale della tensione come la carica di un condensatore attraverso una resistenza a tensione costante.

Quindi, l'estremo remoto della linea ha un carico non-resistivo (capacitivo).

Domanda 15 (Esercizio B.1)

Un sistema di acquisizione a N canali usa un convertitore A/D a 8 bit ad approssimazioni successive con frequenza di clock 1 MHz e dinamica da 0 a 5 V e un circuito Sample & Hold con tempo di acquisizione 2 μ s. I segnali in ingresso hanno banda da 0 a 5 kHz e dinamica da 0 a 1 V e passano attraverso un circuito di condizionamento (amplificatore e filtro) prima della conversione A/D. Si vuole avere


- un fattore di sovracampionamento pari a 2.5 rispetto alla frequenza minima di Nyquist;
- un rapporto segnale-rumore di aliasing e di jitter (per segnali sinusoidali) entrambi maggiori di 3 dB rispetto a quello di quantizzazione.

Rispondere alle seguenti domande:

- 1. determinare il massimo numero N di canali;
- 2. determinare guadagno (G) e offset in uscita (O) dell'amplificatore di condizionamento;
- 3. calcolare il numero di poli del filtro antialiasing;
- 4. calcolare il massimo jitter ammissibile;
- 1. Il minimo tempo di campionamento Ts è dato dalla somma del tempo di acquisizione del S&H Ta e del tempo di conversione dell'A/D Tc. Per un convertitore ad approssimazioni successive si ha Tc = Nbit * Tck = 8 / (1 MHz) = 8 μ s, da cui Ts = 2 + 8 = 10 μ s. La frequenza di campionamento minima è quindi Fs = 1/Ts = 100 kHz. Considerando che ogni canale dev'essere campionato a Fsch = 2 * 2.5 * 5k = 25 kHz, il massimo numero di canali è pertanto pari a N = Fs / Fsch = 100k / 25k = 4.
- 2. Il guadagno è dato dal rapporto tra dinamica di ingresso dell'A/D e dinamica del segnale: **G = (5-0)/(1-0)=5**. L'offset non è necessario (cioè **O=0 V**) in quanto il valor medio della dinamica del segnale (0,5 V) moltiplicato per il guadagno corrisponde esattamente al valor medio della dinamica dell'A/D (0,5 * 5 = 2,5 V).
- 3. Poiché Fsch = 25 kHz, la banda di attenuazione su cui agisce il filtro va da Fb = 5 kHz a (Fsch Fb) = 20 kHz. In questo intervallo, ogni polo del filtro produce un'attenuazione di 20 dB * log10(20/5) = 12 dB. Si vuole avere un'attenuazione complessiva pari al rapporto segnale rumore di aliasing, e questo è 3 dB più grande del rapporto segnale-rumore di quantizzazione SNRq = 6*Nbit + 1.76 = 49.76 dB. Quindi occorrono (49.76+3)/12=4.4 poli, e occorre prendere l'intero superiore per garantire l'attenuazione richiesta, **P = 5** poli.
- 4. Il disturbo dovuto al jitter tj viene calcolato come Vj=(dV/dt)*tj e ipotizzando un segnale sinusoidale di ampiezza picco-picco pari al fondo scala S e di frequenza massima Fb si ha Vj = π *S*Fb*tj. In termini di ampiezza, il rapporto segnale disturbo di jitter è quindi S/Vj = 1 / (π *Fb*tj) e in decibel SNRj = 20 log10 (1 / (π *Fb*tj)). Imponendo che SNRj sia 3 dB più grande di SNRq e con Fb = 5 kHz si ottiene tj = 1/(π *5*10^3)*10^(-52.76/20) = 146.5 ns.

Domanda 17 (Esercizio B.2)

Un driver CMOS con tensione di alimentazione 2,5 V e resistenza di uscita 25 Ω (per entrambe le transizioni) è collegato a una linea di trasmissione come in figura, tramite una resistenza serie R_s . La linea è lunga 20 cm e possiede induttanza unitaria 0,5625 nH/mm e capacità unitaria 0,1 pF/mm. I ricevitori, posti ai due estremi della linea, hanno V_{IH} e V_{IL} pari rispettivamente a 1,5 V e 0,5 V. Si vuole usare la linea in modalità Reflected Wave Switching (RWS) in un protocollo di comunicazione asincrono in cui i registri hanno tempo di setup e di hold pari rispettivamente a 0,2 ns e 0,1 ns.



Rispondere alle seguenti domande:

- 1. Calcolare il valore dell'impedenza caratteristica della linea Z∞.
- 2. Calcolare il valore della resistenza serie R_s che consente di operare in modalità RWS eliminando le successive riflessioni oltre la prima.
- 3. Determinare il margine di rumore per le transizioni LH (NM_H) e HL (NM_L).
- 4. Calcolare il valore del ritardo minimo (T_{MIN}) e del ritardo massimo (T_{MAX}) per ricevitori ovungue collocati.
- 5. Calcolare la durata del ciclo di scrittura T_{cyc} .
- 1. $\mathbf{Z}_{\infty} = (\mathbf{Lu/Cu})^{(1/2)} = (0.5625*10^{(-9)}/(0.1*10^{(-12)}))^{(1/2)} = 75 \Omega$. Calcoliamo anche il tempo di propagazione tp = 0.2 m / (Lu*Cu)^0.5 = 1,5 ns.
- 2. Poiché la resistenza di uscita del driver Ro è in serie ad Rs, per eliminare le riflessioni al lato generatore occorre che Ro + Rs = Z_{∞} , da cui **Rs = 75 25 = 50** Ω .
- 3. In modalità RWS con terminazione aperta, alla fine della transizione LH la linea raggiungerà la tensione di alimentazione del driver, ovvero 2,5 V. Poiché Vih è 1,5 V, si ha NMH = 2,5 1,5 = 1V. Alla fine della transizione HL, la linea raggiungerà la tensione di ground, ovvero 0 V. Poiché Vil è 0,5 V, si ha NML = 0,5 0 = 0,5 V.
- 4. Si consideri la transizione LH. Il primo gradino è 2,5 * Z_∞/(Z_∞+Rs+Ro) = 1,25 V che è inferiore a Vih ma superiore a Vil. Sulla terminazione la tensione raddoppia dopo la prima propagazione (2,5 V a 1,5 ns) e tale tensione, che è maggiore di Vih, si avrà anche al driver dopo 2tp = 3 ns.

Se si considera la transizione HL, il primo gradino (in discesa) è sempre di 1,25V a partire da 2,5V e la tensione di 1,25 V è ancora superiore a Vil ma comunque inferiore a Vih. Dopo la propagazione si avrà tensione di 0 V (minore di Vil) a tp alla terminazione e ancora 0 V a 2tp al driver.

Riassumendo si può concludere che il tempo minimo per ricevitori ovunque collocati è **Tmin = 0 ns**, mentre il tempo massimo è **Tmax = 3 ns**. Lo skew è quindi tk = 3 ns.

5. Tcyc = tk + tsu + th + 4*Tmax = 3 + 0.2 + 0.1 + 12 = 15.3 ns.

Domanda 19 (Esercizio B.3)




Figura 1.

Il circuito logico della Fig. 1 viene realizzato su logica programmabile e mappato su tre logic unit come illustrato nella Fig. 2 (tranne i flip-flop del riquadro tratteggiato, realizzati in logic unit non mostrate nella figura).




Figura 2.

LUT3			
Α	В	C	L
0	0	0	?
0	0	1	?
0	1	0	?
0	1	1	?
1	0	0	?
1	0	1	?
1	1	0	?
1	1	1	?
			'

Le Look-Up-Table a 3 ingressi (LUT3) sono configurate tramite una stringa di bit, rappresentata in Fig. 2 come "???????" per un caso generico, che indica la tavola di verità della funzione logica a 3 ingressi realizzata dalla LUT3. Ad esempio, per la funzione $Y = A \cdot B \cdot C$ (nand a 3 ingressi) la stringa è "00000001", per la funzione Z = A + B + C (or a 3 ingressi) è "0111111".

Nelle logic unit, le LUT3 hanno un ritardo di propagazione di 0,5 ns, i multiplexer di 0,25 ns, i flip-flop hanno $t_{ck-q} = 0,25$ ns, $t_{su} = 0,2$ ns e $t_h = 0,1$ ns. Le interconnessioni hanno ritardi trascurabili.

Rispondere alle seguenti domande:

- 1. Indicare la stringa di configurazione (senza virgolette, solo i bit) della LUT della logic unit 1, della logic unit 2 e della logic unit 3.
- 2. Indicare il valore del bit di configurazione del multiplexer presente nelle logic units: S1, S2, S3.
- 3. Calcolare la massima frequenza di clock (Fmax) del circuito. Si tenga conto del fatto che i segnali a-f provengono da 6 uscite di altrettante logic unit come quelle della Fig. 2; pertanto i segnali a-f provengono ciascuno da un flip-flop interno a una logic unit a cui segue il relativo multiplexer.
- Per la funzione logica implementata nella logic unit 1, O = (A xor B) and C, la stringa è "00010100"; per quella della logic unit 2, O = (A and C*) or (B and C), la stringa è "00011011"; per la logic unit 3, O = (B or C)* sia che A valga 0 sia che valga 1, la stringa è "10001000".
- 2. Le logic unit 1 e 2 implementano esclusivamente una funzione logica combinatoria, pertanto l'uscite deve provenire dalla LUT e non dal flip-flop: S1 = 0, S2 = 0. Per la logic unit 3 l'uscita deve invece provenire dal flip-flop: S3 = 1.
- 3. Il percorso da considerare parte dai flip-flop delle altre logic unit e accumula il ritardo tcq, attraversa il relativo mux con ritardo tmux, e quindi entra nelle logic unit 1 e 2 come uno dei segnali a-f. A questo punto attraversa una lut con ritardo tlut e un mux con ritardo tmux, per entrare nella logic unit 3. Qui accumula un uteriore ritardo tlut ed entra nel flip-flop, garantendo un tempo di setup di margine rispetto al fronte del clock. Pertanto, Tckmin = tcq + tmux+ tlut + tmux + tlut + tsu = tcq + 2*(tmux + tlut) + tsu = 0.25 + 2*(0.5+0.25) + 0.2 = 1.95 ns, e Fmax = 1 / Tckmin = 513 MHz.

Domanda 21 (Esercizio B.4)

Una memoria SRAM è alimentata a V_{DD} = 1,2 V, ha N = 128 celle collegate a ciascuna bitline e M = 32 celle collegate a ciascuna wordline. A causa delle tolleranze di fabbricazione, i parametri della memoria assumono valori in un intervallo compreso tra un valore minimo e un valore massimo. In particolare:

- ciascun pass-transistor delle celle ha capacità di gate C_G compresa tra 0,1 fF e 0,15 fF e tensione di threshold V_{TH} compresa tra 0,15 V e 0,2 V;
- ciascuna cella collegata alla wordline aumenta la resistenza della wordline di R_{wc} con un valore compreso tra 8Ω e 10Ω ;
- la resistenza di uscita del decoder di indirizzo R_0 è compresa tra 800 e 1000 Ω . Rispondere alle sequenti domande:
 - 1. Determinare il numero complessivo di transistori nell'array di celle.
 - 2. Usando un modello concentrato per resistenza e capacità della wordline, determinare il ritardo minimo t_{LHmin} e massimo t_{LHmax} affinché la tensione della wordline raggiunga la tensione di soglia dei pass-transitor.
 - 3. Determinare la potenza dissipata (minima e massima) per accedere alle wordline (transizione LH seguita da transizione HL) sapendo che mediamente si accede a una singola wordline una volta ogni 10 ns (non si consideri il decoder nel calcolo ma solo le wordline): P_{Wmin} , P_{Wmax}
- 1. Ogni cella ha 6 transistori e ci sono 32 * 128 celle, da cui **6*128*32 = 24576 transistori**.
- 2. In una SRAM, le wordline sono attivate con transizioni LH. Pertanto per trovare l'istante di tempo in cui la tensione di wordline raggiunge Vth, occorre usare l'equazione V(t) = Vth = Vinf + (V0 Vinf)*exp(-t/tau) = Vdd*(1 exp(-t/tau)), dove tau = (Ro + M*Rwc)*M*2*Cg. Risolvendo l'equazione si trova t = tau * ln(Vdd/(Vdd-Vth)). Per trovare il tempo minimo(massimo) occorre considerare tutti i valori minimi(massimi) per resistenza, capacità e Vth:

```
taumin = (800 + 32*8)*32*2*0.1*10^{(-15)} = 6.8 \text{ ps}, taumax = (1000 + 32*10)*32*2*0.15*10^{(-15)} = 12.7 \text{ ps};
tLHmin = 6.8*ln(1.2/(1.2-0.15)) = 0.9 \text{ ps}, tLHmax = 12.7*ln(1.2/(1.2-0.2)) = 2.3 \text{ ps}
```

3. P = 1/T*C*Vdd^2 con C = M*2*Cg e T = 10 ns. Per calcolare il valore minimo e massimo occorre considerare i valori minimi e massimi della capacità Cg:

```
PWmin = 1/(10*10^{(-9)})*32*0.1f*1.2^2 = 0,92 \mu W,
PWmax = 1/(10*10^{(-9)})*32*0.15f*1.2^2 = 1,38 \mu W.
```