Politecnico di Torino Prova scritta - 20180703			Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18)								
Cognome Nome Matricola					COMPITO "B"						
Aula sufficiente nell'appello					ata e	Misur	e: Scri	itto so	ostenu	ıto e v	alutato
Parte E-A – Elettronica (indicare con X la rispos							e nella	riga "l	Punteg	gio tot	tale")
	per tu	r tutti				Quesiti 7-10 solo per Eln. Appl. AA17-18					
Quesito	1	2	3	4	5	6	7	8 Appi.	9	10	-
Risposta a	'	X	- 3	+	X	+ 0	,	-	9	10	
Risposta b			Х								
Risposta c	Х		1			Х			Х		
Risposta d	1			Х			Χ	X	1	Х	
Punteggio totale											
Quesito A.2 Nel generatore di onda uscita dell'inverter ha ar a) a onda quadra		nto				er di tip		ger di :		tt, la te lineare	
Quesito A.3 In un D/A a resistenze psulla caratteristica del D a) un errore di mono c) un errore di non lin	0/A è: otonicità		e resis		pesate b) t	e sono un erro un erro	affette ore di (guada		e del -:	
In un D/A a resistenze p sulla caratteristica del D a) un errore di mono	0/A è: otonicità nearità	ı		tenze	pesate b) t d) t	sono un erro	affette ore di (re di o	guada ffset	agno		2%. L'effetto
In un D/A a resistenze p sulla caratteristica del D a) un errore di mono c) un errore di non li Quesito A.4	0/A è: otonicità nearità ndizion	i i com		tenze	b) u d) u	sono un erro	affette ore di que di o ore di o ore di o	guada ffset	a gno amento		2%. L'effetto orte logiche?
In un D/A a resistenze p sulla caratteristica del D a) un errore di mono c) un errore di non lii Quesito A.4 Quale delle seguenti co	o/A è: otonicità nearità ndizion b)	i com) Vı >	porta ι V⊪	tenze un NO	b) t d) t N COI	e sono un erro un erro RRETT o < lo	affette ore di que re di o O inte	guada ffset rfacci	a gno amento d)	o tra p lo > lo	2%. L'effetto orte logiche? он
In un D/A a resistenze p sulla caratteristica del D a) un errore di mono c) un errore di non lin Quesito A.4 Quale delle seguenti co a) V _I < V _{IL} Quesito A.5 Il rendimento (rapporto	o/A è: otonicità nearità ndizion b)	i com) Vı > a usc amen	porta ι V⊪	tenze un NO	b) u d) u N COI c) I	e sono un erro un erro RRETT o < lo	affette ore di que re di o O inte	guada ffset rfacci	agno amento d) serie l	o tra p lo > lo	2%. L'effetto orte logiche? он con ingresso
In un D/A a resistenze p sulla caratteristica del D a) un errore di mono c) un errore di non lin Quesito A.4 Quale delle seguenti co a) V _I < V _{IL} Quesito A.5 Il rendimento (rapporto Vi e uscita Vo è appross	o/A è: otonicità nearità ndizion b) potenza simativa b) (i com) Vı > a usc amen),5	porta u V _{IH} ita/pote te	un NO	b) t d) t N COI c) I	e sono un erro RRETT o < lot	affette ore di que re di o O inte	guada ffset rfacci	agno amento d) serie l	o tra p lo > lo	2%. L'effetto orte logiche? он con ingresso

QUESITI RISERVATI A ELETTRONICA APPLICATA AA 17-18

Quesito A.7

Se la tensione di alimentazione in un circuito CMOS raddoppia, la potenza dinamica:

- a) non varia
- b) si dimezza
- c) raddoppia
- d) quadruplica

Quesito A.8

Una cella di memoria SRAM è composta da

- a) un transistore NMOS e uno PMOS
- b) un transistore a gate flottante
- c) un transistore MOS e un condensatore
- d) sei transistori MOS

Quesito A.9

Una Look-Up Table (LUT) a 4 ingressi di una FPGA contiene

- a) 8 celle di memoria DRAM
- b) 3 transistor con soglia programmabile
- c) 16 celle di memoria SRAM
- d) 8 celle di memoria SRAM

Quesito A.10

In una memoria flash NAND, le unità elementari di cancellazione e programmazione sono

- a) pagina (cancellazione di più blocchi) e byte (scrittura)
- b) blocco (cancellazione di più pagine) e byte (scrittura)
- c) byte (cancellazione) e pagina (scrittura di più byte)
- d) blocco (cancellazione di più pagine) e pagina (scrittura)

Politecnico di Torino Prova scritta - 20180703 Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18)

Parte E-B - Elettronica, Esercizio B.1

Un gruppo di 4 segnali analogici presenta (per ciascun canale) livelli da -1V a +1V, frequenza massima dei singoli canali $F_{max,1} = 3$ kHz, $F_{max,2} = 2,5$ kHz, $F_{max,3} = 1$ kHz, $F_{max,4} = 2$ kHz. Il convertitore A/D è un circuito a inseguimento con dinamica di ingresso da 0 a +10 V. La frequenza di campionamento complessiva F_s è pari a 2,5 volte quella minima.

a) Tracciare lo schema a blocchi del sistema di conversione, utilizzando un singolo S/H e sfruttando al meglio le caratteristiche dell'A/D. Indicare le specifiche dell'amplificatore di condizionamento e uno schema dell'amplificatore realizzato con un amplificatore operazionale, indicando i valori delle resistenze. Si assuma di avere una tensione di riferimento VREF=+10V.

Amplificatore di condizionamento: amplificazione Av=5, offset +5V.

Circuito: sommatore non invertente

Vo=R4/(R4+R3)(1+R2/R1)*Vref+R3/(R3+R4)*(1+R2/R1)*Vi

R4/(R4+R3)*(1+R2/R1)=1/2 R3/(R3+R4)*(1+R2/R1)=5

b) Tracciare lo schema del convertitore A/D a inseguimento. Nell'ipotesi che il tempo di conversione massimo dell'A/D sia 8,5 μs, specificare il massimo numero di bit per una frequenza di clock del convertitore pari a 125 MHz.

Assumendo che il convertitore lavori nella condizione di overload:

 $Tc=2^N*Tck=8.5us => N=log(8.5*125)/log(2)=10$

Parte E-B - Elettronica, Esercizio B.2

Un driver alimentato a 3,3 V (Voh=3,3V, Vol=0V) pilota una connessione con Z_∞ = 50 Ω , velocità di propagazione U = 0,7 C, lunghezza 20 cm, aperta all'estremo remoto. I ricevitori sono circuiti CMOS con Vil = 1V, Vih = 2 V. Tutte le domande si riferiscono alla transizione L-H

a) Per un ricevitore all'inizio della linea con Ro = $80~\Omega$, indicare se la commutazione dei ricevitori si verifica su onda riflessa o su onda incidente.

Per aver la commutazione su onda riflessa: 2* Z_∞/ (Z_∞+R0)*Vdd>Vih Per non avere la commutazione su onda incidente: Z_∞/ (Z_∞+R0)*Vdd<Vih

 30Ω < R0<110 Ω => **onda riflessa**; disegnare il diagramma a traliccio va anche bene.

b) Per Ro = 80Ω , determinare i tempi di trasmissione e lo skew per un ricevitore collocato all'inizio della linea e per uno collocato alla fine della linea.

Tp=0.95ns

Primo gradino: VB(0)=1V >Vil =>


Per il ricevitore ad inizio linea:

Ttxmin=0 ns in quanto primo gradino >Vil

Ttxmax=2tp in quanto necessita onda riflessa per avere >Vih


Tk=2tp=1.90ns

c) Questa connessione viene usata su un bus parallelo con protocollo sincrono. I registri (basati su flip-flop) del ricevitore hanno tempo di set-up Tsu = 4 ns e tempo di hold Th = 1 ns. Tracciare i segnali STB, e DATA alla sorgente e alla destinazione per un ciclo di scrittura, e determinare la durata minima del ciclo (circuiti logici con ritardi nulli tra ingresso e uscita).




Durata ciclo= 2tk+tsu+th=2*1.90+4+1=8.8ns

Parte E-B - Elettronica, Esercizio B.3



Si consideri lo schema in figura dove i FF hanno le uscite Q inizializzate a 0. Nell'ipotesi che sia F = not(Q1 * not(Q2));

a) rappresentare le forme d'onda **senza ritardi** ai nodi Q1, Q2, F, Q3, e F per i primi 5 cicli di clock;



b) Nell'ipotesi che il periodo di CK sia 100 ns, calcolare la potenza dinamica media spesa per caricare completamente a Val il condensatore C di capacità 15pF, sapendo che Val=5V (considerare solo la potenza spesa per il condensatore, e null'altro).

Per caricare il condensatore allo stato alto:

Pd=C*f*Val^2 =3.75mW

Siccome Q3 cambia una volta ogni 3 cicli di clock, questa potenza andrebbe divisa per 3, ma consideriamo corretti sia 3.75mW sia 1.25mW.

- c) Qual è la massima frequenza operativa del circuito supponendo che i ritardi siano:
 - 1) FF di tipo D: $T_{ck\rightarrow Q} = 6$ ns (sia HL sia LH), $T_{su} = 3$ ns;
 - 2) FF JK: $T_{ck\rightarrow Q}$ = 4ns (sia HL sia LH), T_{su} = 2ns;
 - 3) logica combinatoria f: $T_{LHf} = 6$ ns, $T_{HLf} = 7$ ns

Il caso peggiore è per il FF JK per cui

Tck->QD+THLf+TsuJK=6+7+2=15ns fckmax=66.6MHz

Politecnico di Torino Prova scritta - 20180703 Elettronica Applicata e Misure (AA < 17-18) Elettronica Applicata (AA 17-18)

ESERCIZIO RISERVATO A ELETTRONICA APPLICATA AA 17-18

Parte E-B - Elettronica, Esercizio B.4

Si consideri una memoria DRAM con 8 bit di indirizzo (utilizzati tutti per la decodifica di riga) e word da 8 bit. Sapendo che i pass-transistor hanno capacità parassita di drain Cd=0,15fF e tensione di soglia Vth=0,1V e si utilizza tensione di alimentazione Vdd=1V, rispondere alle domande seguenti.

a) Calcolare il numero di bitline, il numero di pass-transistor connessi ad una singola bit line ed il numero totale di pass-transistor della memoria.

Numero bitline: 8

Numero di righe: 2^8=256 => 256 pass trnsistor connessi ad ogni bit line

Numero totale di pass-transistor: 256*8=2048

b) Calcolare la minima capacità di *storage* Cs per poter utilizzare un sense amplifier in grado di leggere variazioni di tensione superiori a 70mV.

La capacità parassita di ogni bitline è CBL=2^8*0.15fF=38.4fF

La variazione di tensione sulla bitline durante la lettura deve essere maggiore di 70mV =>

$$\Delta Vbl = Cs/(Cs+Cbl) * (Vdd - Vth - Vdd/2)>70mV => Cs>=8.14fF$$

c) Ripetere il punto (b) suppondendo che gli 8 bit di indirizzo siano ora così suddivisi: 5 bit per la decodifica di riga e 3 bit per la decodifica di colonna.

In questo caso in numero di celle connesse ad una stessa BL si riduce a 2^5=32 celle.

Cbl=32*0.15fF=4.8fF

da cui: Csmin=1.02fF.