DomoNode Ecosystem

System Heartbeat Validation

Firmware Design | Layer 0

Responsable del Proyecto

Marcos Bernard Calixto López

Ingeniería Electrónica

© 2026 Marcos Bernard Calixto López.

Algunos derechos reservados. Licencia CC BY-NC-SA 4.0.

Santiago de Surco, 11 de marzo de 2026

1 Comunicación: Requerimientos y Alcance

Para el nodo **DomoNode**, se ha identificado la necesidad de una señal de diagnóstico de bajo nivel (*Heartbeat*). El sistema requiere una validación visual inmediata tras un evento de *Master Clear* (MCLR) que confirme la estabilidad del oscilador interno antes de iniciar procesos de mayor complejidad.

2 Planificación Rápida

En esta etapa del **MVP: Prototipado Iterativo**, el sprint de diseño se centra en la **Capa 0 (Hardware Core)**, estableciendo los cimientos para las capas superiores del modelo OSI mediante los siguientes objetivos:

- Selección de un pin de salida dedicado exclusivamente a diagnóstico visual.
- Configuración del oscilador interno (`INTOSC`) para minimizar el BOM (*Bill of Materials*).
- Definición de una secuencia de inicio que diferencie el estado de arranque de la ejecución normal.

3 Modelado y Diseño Rápido

Diseño orientado al microcontrolador **PIC16F1939**. El enfoque iterativo permite definir constantes físicas reutilizables en versiones superiores. Este diseño se estructura desde la configuración del silicio (**Capa 0**), garantizando que los registros fundamentales (Fuses y Clock Tree) operen dentro de los márgenes nominales antes de la ejecución del firmware de aplicación.

• 3.1 Capa 0: Configuración de Base de Tiempo

Se selecciona el bloque **MFINTOSC** a 500 kHz. El modelado de tiempos en el nivel de registros se rige por:

$$F_{CY} = \frac{F_{OSC}}{4} \implies \frac{500\,\text{kHz}}{4} = 125\,\text{kHz} \implies T_{CY} = 8\,\mu\text{s} \tag{1}$$

• 3.2 Capa Física: Asignación de Recursos (I/O Mapping)

Tabla 1: Especificaciones Técnicas de la Iteración 01

Recurso	Función	Capa	Pin / Valor
System Clock	Internal Oscillator	**0** (Register)	0x68 (500kHz)
Indicator LED	Heartbeat Status	**1** (Electrical)	RD7 (Pin 30)
Reset Vector	MCLR Logic	**0** (Fuse)	Pin 1 (RE3)

• 3.3 Esquemático del Módulo de Validación

Como se observa en la Figura 1, se implementa una etapa de potencia con un transistor NPN para el control del LED, desacoplo de alimentación y un nodo de reset físico mediante el pin MCLR.



Figura 1: Diseño de hardware para la validación del System Heartbeat (Capa Física).

4 Construcción del Prototipo

Implementación física y carga de firmware.

• 4.1 Firmware (XC8)

Se implementa la lógica de control en C utilizando el compilador XC8. El código establece el *Heartbeat* mediante retardos bloqueantes de 500 ms, precedidos por una ráfaga de inicio para validación de *Power-on Reset*. El firmware final para producción utiliza la configuración `MFINTOSC` a 500 kHz para optimizar la eficiencia energética del nodo.

• 4.2 Montaje en Protoboard

El circuito fue ensamblado sobre protoboard siguiendo el esquemático de la Figura 1. La alimentación se suministró desde el bus de 5 V del programador PICKit2 vía ICSP, sin fuente externa adicional en esta iteración.



Figura 2: Montaje físico del DomoNode V1 en protoboard — Iteración 01.

La validación en hardware real confirmó el comportamiento simulado: el LED conectado a **RD7 (Pin 30)** oscila a 1 Hz con un *duty cycle* del 50 %, precedido por la ráfaga de inicio que distingue el arranque de la ejecución normal.

Demostración en video: DomoNode Heartbeat V1 - Validación de Sistema

5 Despliegue y Entrega (Pruebas)

• 5.1 Entorno de Simulación y Ajustes Técnicos

Para la validación funcional se utilizó **PICSimLab v0.9.2** emulando una placa *McLab2*. Durante las pruebas iniciales, se identificó una limitación en el paso de tiempo del simulador al operar por debajo de 1 MHz. Para garantizar una correlación 1:1 con el tiempo real en el osciloscopio virtual, se optó por una **estrategia de ajuste de validación**:

- Se reconfiguró el registro `OSCCON` a `0x30` (1 MHz).
- Se actualizó la macro `_XTAL_FREQ` a 1 MHz para resincronizar los retardos.

• 5.2 Resultados en Osciloscopio

Tras el ajuste, el análisis de señales (Figura 3) confirmó la precisión del firmware:

- **Ciclo Completo:** 1000,000 ms (Exactitud del 100 % en simulación).
- **Duty Cycle:** 50 %, con semiciclos de 500 ms.



Figura 3: Validación del Heartbeat a 1Hz en osciloscopio virtual.

6 Retroalimentación (Feedback)

La Iteración 01 valida con éxito la estabilidad de la **Capa 0**. Como puntos clave para la Iteración 02 se definen:

- **Optimización Energética:** Retornar a la frecuencia de 500 kHz en el prototipo físico para reducir el consumo de corriente dinámico.
- **Escalabilidad:** Implementar el manejo del LCD para mostrar estados de red, utilizando los tiempos de instrucción ya validados en esta fase.