SiCoMe 2.0


Creación de nuevas instrucciones en control cableado

Edmundo Sáez Peña (edmundo@uco.es)

Introducción

- Instrucciones a implementar
 - FETCH (ciclo de búsqueda)
 - LDA m (q1)
 - Carga en el acumulador el contenido de la posición de memoria m
 - ONES m (q2)
 - Cuenta el número de unos en el acumulador y lo almacena en la posición de memoria m


Diagrama de flujo de ONES



Diseño de las instrucciones

Tabla RTL

CONDICIONES	MICROOPERACIONES	SIGUIENTE	
FETCH			
t ₀	PC→MAR	SR+1→SR	
t_1	PC+1→PC; M→GPR	SR+1→SR	
t_2	$GPR(OP) \rightarrow OPR;$ $GPR(AD) \rightarrow MAR$	SR+1→SR	
LDA			
q ₁ ·t ₃	0→ACC; M→GPR	SR+1→SR	
q ₁ ·t ₄	GPR+ACC→ACC	0→SR	
ONES			
q ₂ ·t ₃	0→QR; 16→SC	SR+1→SR	
$q_2 \cdot t_4$	QR→GPR	SR+1→SR	
q ₂ ·t ₅	ROL F,Acc; SC−1→SC	SR+1→SR	
$q_2{\cdot}t_6{\cdot}F$	GPR+1→GPR		
$q_2{\cdot}t_6{\cdot}Z_{SC}$		SR+1→SR	
q_2 · t_6 · Z_{SC} '		5→SR	
$\mathbf{q}_2 \cdot \mathbf{t}_7$	ROL F,Acc; GPR→M	0→SR	



Diseño de las instrucciones (II)

Expresiones de control

MICROOPERACIÓN	EXPRESIÓN DE CONTROL	
OPERACIONES GENÉRICAS		
PC→MAR	t _o	
PC+1→PC	t_1	
M→GPR	$t_1 + q_1 \cdot t_3$	
$GPR(OP) \rightarrow OPR$	t_2	
$GPR(AD) \rightarrow MAR$	t_2	
0→ACC	q₁·t₃	
GPR+ACC→ACC	$q_1{\cdot}t_4$	
0→QR	$q_2{\cdot}t_3$	
QR→GPR	$q_2 \cdot t_4$	
ROL F,Acc	$\mathbf{q}_2 \cdot \mathbf{t}_5 + \mathbf{q}_2 \cdot \mathbf{t}_7$	
GPR+1→GPR	$q_2 \cdot t_6 \cdot F$	
$GPR \rightarrow M$	$\mathbf{q}_2{\cdot}\mathbf{t}_7$	
OPERACIONES SOBRE EL SR		
SR+1→SR	$t_0 + t_1 + t_2 + q_1 \cdot t_3 + q_2 \cdot t_3 + q_2 \cdot t_4 + q_2 \cdot t_5 + q_2 \cdot t_6 \cdot Z_{SC}$	
LOAD SR	$q_1 \cdot t_4(0) + q_2 \cdot t_6 \cdot Z_{SC}'(5) + q_2 \cdot t_7(0)$	
OPERACIONES SOBRE EL SC		
SC−1→SC	$q_2{\cdot}t_5$	
LOAD SC	q₂·t₃ (16)	

Implementación

Expresiones de control

```
PC->MAR:t0
PC+1->PC:t1
M->GPR:t1 + t3 \cdot q1
GPR(OP)->OPR:t2
GPR (AD) ->MAR:t2
0->ACC:t3 · q1
GPR+ACC->ACC:t4 · q1
0 \rightarrow QR:t3 \cdot q2
QR -> GPR: t4 \cdot q2
ROL FA: t5 \cdot q2 + t7 \cdot q2
GPR+1->GPR:t6.q2.F
GPR->M:t7\cdotq2
SR+1->SR:t0+t1+t2+t3\cdot q1+t3\cdot q2+t4\cdot q2+t5\cdot q2+t6\cdot q2\cdot Zsc
LOAD SR:t4 \cdot q1 - 0 + t6 \cdot q2 \cdot Zsc' - 5 + t7 \cdot q2 - 0
SC-1->SC:t5\cdotq2
LOAD SC:t3.q2-16
```

Implementación (II)

Repertorio

```
HALT false 0 q0
LDA true 2 q1
ONES true 5 q2
```

Programa de prueba

```
0 1C75
@
10
@
LDA 0
ONES 1
HALT
```