Ćwiczenie 1.

Emil Siatka, Marek Swakoń, Patryk Górski, Piotr Pich


Data oddania: 03.04.2025

Spis treści

1	Wprowadzenie	1
2	Minimalizacja funkcji zdaniowych	2
3	Schemat układu	7
4	Stanowisko testujące	10
5	Podsumowanie oraz wnioski	13


1 Wprowadzenie

Celem ćwiczenia jest zaprojektowanie bazującego na bramkach NAND układu kombinacyjnego realizującego transkoder trzybitowej liczby binarnej na układ graficzny emotikony wyświetlanej na szesnastu punktach, zgodnie z rysunkiem 1.



Rysunek 1: Docelowe wyniki działania transkodera

Interfejs układu będzie wyglądał wówczas identycznie do podukładu na rysunku 2.



Rysunek 2: Interfejs projektowanego układu

Projektowany układ przedstawić możemy jako układ którego sygnałami wyjściowymi jest 16 trójargumentowych funkcji zdaniowych P_0, P_1, \cdots, P_{15} (gdzie każdy punkt wyświetlacza odpowiada wynikowi jednej funkcji) przyjmujących poniższe wartości:

Tabela 1: Tabela prawdy dla funkcji P_0, P_1, \dots, P_{15}

					Labor	α 1	Labor	a pra	way	ara re	mmoji	10,1	1,	, - 15				
A	B	C	P_0	P_1	P_2	P_3	P_4	P_5	P_6	P_7	P_8	P_9	P_{10}	P_{11}	P_{12}	P_{13}	P_{14}	P_{15}
0	0	0	1	0	0	1	0	0	0	0	0	1	1	0	1	1	1	1
0	0	1	1	0	0	1	0	0	0	0	0	1	1	0	1	0	0	1
0	1	0	1	0	0	1	0	0	0	0	1	1	1	1	0	0	0	0
0	1	1	1	0	0	1	0	0	0	0	0	1	1	0	0	0	0	0
1	0	0	1	0	0	1	0	0	0	0	0	1	1	0	0	1	1	0
1	0	1	1	0	0	1	0	0	0	0	0	0	0	0	0	1	1	0
1	1	0	1	0	0	1	0	0	0	0	1	0	0	1	0	1	1	0
1	1	1	1	0	0	1	0	0	0	0	1	1	1	1	0	1	1	0

Aby zaprojektować układ, pozostaje zatem zminimalizować funkcje P_0, P_1, \dots, P_{15} (np. metodą tablic Karnaugh), przepisać zredukowaną formę wyłącznie przy użyciu bramek NAND i zbudować układ oraz stanowisko testowe w programie Multisim.

2 Minimalizacja funkcji zdaniowych

Z Tabeli 1. zauważyć można, że:

$$P_0 = P_3 = 1 (1)$$

Oraz:

$$P_1 = P_2 = P_4 = P_5 = P_6 = P_7 = 0 (2)$$

Dodatkowo:

- $P_8 = P_{11}$
- $P_9 = P_{10}$
- $P_{12} = P_{15}$
- $P_{13} = P_{14}$

Do minimalizacji pozostaje nam zatem 6 różnych funkcji zdaniowych (w tym dwie funkcje stałe). Poniższe rysunki przedstawiają odpowiednie przekształcenia oraz tablice Karnaugh dla istotnych funkcji.

1	1	1	1			
0	0	0	0	AB\C	0	1
0	0	1	0	00	0	0
0	1	0	1	01	1	0
0	1	1	0	11	1	1
1	0	0	0	10	0	0
1	0	1	0			
1	1	0	1			

Rysunek 3: Tablica Karnaugh dla funkcji P_8 i P_{11}

$$\begin{array}{ll}
P_{8} = P_{1A} = B \overline{C} \cup A B \\
A B = 7 (NAND(A,B)) = NAND (NAND(A,B), NAND(A,B)) \\
B \overline{C} = B \cap (NAND(C,C)) = 7 (NAND(B, NAND(C,C))) = \\
= MAND(NAND(B, NAND(C,C)), NAND(B, NAND(C,C))) \\
Boolean Algebra

BOOLean Algebra

BOOLean Algebra$$

Rysunek 4: Przekształcenia dla funkcji P_8 i P_{11}

Α	В	С	P9			
1	1	1	1			
0	0	0	1	AB\C	0	1
0	0	1	1	00	(1)	1
0	1	0	1	01	1	1
0	1	1	1	11	0	(1)
1	0	0	1	10	(1)	0
1	0	1	0			
1	1	0	0			

Rysunek 5: Tablica Karnaugh dla funkcji P_9 i P_{10}

$$\begin{array}{lll}
P_{8} = P_{10} = \overline{A} \cup \overline{B} \overline{C} \cup \overline{B} C \\
\overline{A} = NAND(A, A) \\
\overline{B} \overline{C} = NAND(B, B) \wedge NAND(C, C) = \neg (NAND(NAND(B, B), NAND(C, C))) \\
= NAND(NAND(NAND(B, B), NAND(C, C)), NAND(NAND(B, B), NAND(C, C))) \\
\overline{B} C = NAND(NAND(B, C), NAND(B, C)) \\
\overline{A} \cup \overline{B} \overline{C} = NAND(NAND(A, A), NAND(\overline{B} \overline{C}, \overline{B} \overline{C})) \\
\overline{A} \cup \overline{B} \overline{C} = NAND(NAND(A, A), NAND(\overline{B} \overline{C}, \overline{A} \cup \overline{B} \overline{C}), NAND(B, C))
\end{array}$$

Rysunek 6: Przekształcenia dla funkcji P_9 i P_{10}

A	В	С	P12			
1	1	1	0			
0	0	0	1	AB\C	0	1
0	0	1	1	00	1	1
0	1	0	0	01	0	0.
0	1	1	0	11	0	0
1	0	0	0	10	0	0
1	0	1	0			
1	1	0	0			

Rysunek 7: Tablica Karnaugh dla funkcji P_{12} i P_{15}

$$\begin{array}{lll} P_{12} = P_{1S} = \bar{A} \; \bar{B} \\ \bar{A} \; \bar{g} = & NAND(A_1A) \cap NAND(B_1B) = \\ & = \neg \left(NAND(NAND(A_1A), NAND(B_1B)\right) = \\ & = NAND(NAND(NAND(A_1A), NAND(B_1B)) = \\ & = NAND(NAND(NAND(NAND(A_1A), NAND(B_1B)), NAND(NAND(A_1A), NAND(B_1B))) \end{array}$$

Rysunek 8: Przekształcenia dla funkcji \mathcal{P}_{12} i \mathcal{P}_{15}

4	В	С	P13			
ı	1	1	1			
)	0	0	1	AB\C	0	9
)	0	1	0	00	(1)	
)	1	0	0	01	0	(
)	1	1	0	11	1	
ı	0	0	1	10	(1)	
1	0	1	1			
ĺ	1	0	1			

Rysunek 9: Tablica Karnaugh dla funkcji P_{13} i P_{14}

$$\begin{array}{lll}
P_{IS} &= P_{IL} = A + \overline{S} \, \overline{C} \\
\overline{B} \, \overline{C} &= & NAND(B,B) \land NAND(C,C) = \\
&= \neg \left(NAND(B,B) \land NAND(C,C) \right) = \\
&= NAND(NAND(B,B) \land NAND(C,C)) = \\
&= NAND(NAND(B,B), NAND(C,C)), NAND(B,B), NAND(B,B), NAND(C,C))
\end{array}$$
Boolean Algebra A+BC
$$A + \overline{B} \, \overline{C} &= & NAND(NAND(B,B), NAND(B,B), NAND(C,C))$$

Rysunek 10: Przekształcenia dla funkcji \mathcal{P}_{13} i \mathcal{P}_{14}

$$1 = A \cup \overline{A} = A \cup (NAND(A,A)) = NAND(NAND(A,A), NAND(NAND(A,A), NAND(A,A))$$

$$CO45+O$$


$$O = A \cap A^{7} = A \cap (NAND(A,A)) = NAND(NAND(A,A), NAND(NAND(A,A), NAND(A,A))$$

Rysunek 11: Przekształcenia dla funkcji stałych


Jak można zaobserwować na rysunkach 3-7 zredukowane formy, przy użyciu odpowiednich praw logiki, przekształciliśmy na wzory wykorzystujące wyłacznie bramki NAND, gotowe do zastosowania w budowie finalnego układu.

3 Schemat układu


Korzystając z wyprowadzonych na rysunkach 3-7 wzorów na sygnały wyjściowe, byliśmy gotowi aby stworzyć schemat układu w programie Multisim.




Rysunek 12: Schemat układu z podziałem na bramki w programie Multisim




Rysunek 13: Bramka odpowiedzialna za sygnały wyjściowe \mathcal{P}_1 do \mathcal{P}_7




Rysunek 14: Bramka odpowiedzialna za sygnały wyjściowe ${\cal P}_0$ oraz ${\cal P}_3$




Rysunek 15: Bramka odpowiedzialna za sygnały wyjściowe P_8 oraz P_{11}



Rysunek 16: Bramka odpowiedzialna za sygnały wyjściowe P_9 oraz P_{10}



Rysunek 17: Bramka odpowiedzialna za sygnały wyjściowe P_{12} oraz P_{15}



Rysunek 18: Bramka odpowiedzialna za sygnały wyjściowe P_{13} oraz P_{14}


4 Stanowisko testujące

Układ testujący został zaprojektowany w celu automatycznej weryfikacji poprawności działania głównego układu transkodera. Jego zadaniem jest porównywanie wyników generowanych przez właściwy układ z wartościami referencyjnymi, uzyskanymi z równolegle działającego testera. Składa się on z następujących elementów:


- Generator słów (XWG1) generuje wszystkie możliwe kombinacje sygnałów wejściowych A, B, C (od 000 do 111). Sygnały te są jednocześnie podawane do testowanego układu transkodera oraz do układu testującego, co zapewnia synchroniczne porównanie wyników.
- Tester (subcircuit o nazwie "Tester") zbudowany został z 8 sekcji, z których każda odpowiada jednej z możliwych kombinacji wejść A, B, C. Każda sekcja zawiera osobny zestaw bramek NAND, które na podstawie ustalonej logiki generują oczekiwane wyjście dla danej kombinacji. Wyjścia z poszczególnych sekcji są następnie łączone przy użyciu bramek AND oraz OR w taki sposób, aby zapewnić, że w danym momencie aktywna jest tylko jedna sekcja dokładnie ta, która odpowiada aktualnemu stanowi wejść. Dzięki temu można w pełni dynamicznie odwzorować prawidłowe działanie transkodera bez potrzeby recznej zmiany konfiguracji.


- Bramki XOR (7486) do każdego z 16 wyjść podłączona jest bramka XOR, która porównuje sygnał wyjściowy
 z transkodera z odpowiednim wyjściem z układu testującego. Jeśli wartości się różnią, oznacza to błąd wtedy
 zapala się odpowiednia dioda LED.
- XLA1 (Logic Analyzer) pełni rolę pomocniczą i umożliwia obserwację przebiegów logicznych w czasie rzeczywistym. Pozwala to na dokładniejszą analizę pracy całego układu oraz identyfikację ewentualnych problemów.
- Wyświetlacz siedmiosegmentowy (HEX) połączony z wejściami A, B i C za pośrednictwem układu dekodera 7447N, wyświetla aktualną kombinację testowaną przez układ (w postaci liczby binarnej od 000 do 111), co umożliwia łatwe śledzenie, który przypadek jest aktualnie sprawdzany.

Dzięki zastosowaniu generatora słów i automatycznego testera możliwe jest szybkie i powtarzalne testowanie wszystkich możliwych wejść bez ingerencji użytkownika. Układ reaguje natychmiastowo na każdą nieprawidłowość, co znacznie przyspiesza proces weryfikacji poprawności działania transkodera.



Rysunek 19: Układ testujący (dalsza część niżej)






5 Podsumowanie oraz wnioski

Kluczowym etapem ćwiczenia była minimalizacja funkcji logicznych przy użyciu tablic Karnaugh, a następnie przekształcenie wszystkich wyrażeń do formy realizowalnej wyłącznie bramkami NAND, stosując prawa logiki i przekształcenia algebraiczne. Wykonanie tego etapu w pierwszej kolejności uprościło znacznie stworzenie schematu układu, umożliwiając zbudowanie w programie Multisim i przetestowanie jego finalnej wersji bez konieczności tworzenia bardziej złożonych prototypów. Słabą stroną tego podejścia jest brak możliwości wykrycia błędów na wczesnym etapie projektowania, potencjalnym rozwiązaniem tego problemu byłyby np. programistyczne testy logiki poszczególnych bramek, co z kolei dodatkowo skomplikowałoby proces weryfikacji działania.

Praktyczne zastosowania zaprojektowanego układu obejmują:

• Systemy wyświetlania prostych ikon w urządzeniach o niskiej rozdzielczości (np. wyświetlacze LED).

- Urządzenia mające charakter informacji publicznej, gdzie przełamanie bariery językowej jest porządane, np. znaki ostrzegawcze, komunikaty o opóźnieniach, jakości powietrza itp.
- Interfejsy użytkownika w układach embedded, np. w elektronice użytkowej lub zabawkowej.



Rysunek 20: Przykładowe zastosowanie układu

Układ stanowi przykład efektywnego wykorzystania podstawowych elementów logicznych do realizacji czytelnych funkcji wizualnych, co może znaleźć zastosowanie w projektach wymagających prostoty i niskiego poboru mocy.