

XILINX 4000

- Celda de E/S:
 - Entradas configurables para TTL (5V) o CMOS (5V).
 - Entradas y salidas combinacionales o registradas.
 - Retardo opcional $t_{Hold} = 0$.
 - Control de Slew rate.
 - Resistencias de pullup y pulldown.
 - Soporte para JTAG.




Figure 15: Simplified Block Diagram of XC4000E IOB


Control de slew rate

- Los dispositivos digitales funcionan a cada vez mayor velocidad -> decrece el tiempo de conmutación.
- Las recomendaciones para el diseño de circuitos impresos de alta velocidad son:
 - Usar circuitos impresos multicapa con planos de VCC y GND separados. Eliminar los zócalos.

 - Minimizar la longitud de las señales.
 - Usar capacitores de desacople entre los planos de VCC y GND de baja inductancia.
 - Reducir el número de salidas que conmutan simultáneamente o distribuirlas en forma pare ja en el dispositivo.
- En los casos en que los diseños no pueden cumplir con los requisitos anteriores o que se encuentran en etapa de desarrollo


 A mayor velocidad en la comutación de las salidas mayores son las
 corrientes en las salidas para la carga y descarga de los capacitores.

 - Estas corrientes altas provocan grandes transitorios.
 El valor de esta sobretensión es V = L di/dt
- - L inductancia de la plaqueta. di/dt velocidad de variación de i.
- Se puede disminuir di/dt empleando la opción lógica Slow Slew.
- Cuando se selecciona Slow Slew Rate, se reduce el nivel de ruido en la plaqueta pero se agrega un retardo a las salidas.



Arria GX

- · Buffers de E/S dedicados.
- 3.3-V, 64-bit, 66-MHz PCI compatibilidad.
- 3.3-V, 64-bit, 133-MHz PCI-X 1.0 compatibilidad.
- Soporte Joint Test Action Group (JTAG) boundary-scan test (BST).
- Resistencia de pull-up programable durante la configuración.
- Resistencia de pull-down programable durante la configuración.
- Salidas open drain.



7