
Proyecto

Fase III: Sistema de Control

Tarea:

El objetivo de esta fase es mostrar que la Unidad de Control del PPU decodifica correctamente las instrucciones y genera y propaga las señales de control necesarias en las etapas EX, MEM y WB. Para demostrarlo deben implementar el siguiente circuito en Verilog:



Todos los registros se deben implementar "rising edge-triggered" con reset sincrónico. Un reset tienen el efecto de hacer cero todos los bits de salida del registro. El registro PC y el IF/ID deben tener una señal de load enable (E) que estará habilitada con un uno para esta fase. Los demás pipelined registers no requieren señal de load enable. Las señales de control que salen de la Unidad de Control son las señales que se identificaron en el diagrama de bloque que se generó en la Fase II. La Unidad de Control debe poner todas las salidas igual a cero cuando la instrucción que se decodifica tiene todos sus bits igual a cero.

Demostración:

Deben implementar un módulo de prueba en el cual deben precargar la memoria de instrucciones con el siguiente segmento código comenzando en la localización 0:

rs2 rs1 rd 00000000 0000<mark>0010 0</mark>000<mark>0010 1</mark>0010011 ADDI r5, r4, 0

```
01000000 0011<mark>0000 0</mark>000<mark>0001 1</mark>0110011
                                                      SUB r3, r0, r3
00000000 0000<mark>0000 1</mark>000<mark>0001 0</mark>0000011
                                                      LB r2, 0(r1)
00000000 0101<mark>0000 1</mark>000<mark>0011 0</mark>0100011
                                                      SB r5, 6(r1)
11111111 11000001 11011101 11100011
                                                      BGE r3, r28, -3
00000011 11110000 1010<mark>0111 1</mark>0110111
                                                      LUI r15, #03F0A
00000001 000<mark>0</mark>0000 0000<mark>1010 0</mark>1101111
                                                      IAL r20, +8
00000000 1110<mark>0110 0</mark>000<mark>1111 1</mark>1100111
                                                      JALR r31, r12, +14
00000000 0000<mark>0010 0</mark>000<mark>0010 1</mark>0010011
                                                      ADDI r5, r4, 0
01000000 0011<mark>0000 0</mark>000<mark>0001 1</mark>0110011
                                                      SUB r3, r0, r3
00000000 0000<mark>0000 1</mark>000<mark>0001 0</mark>0000011
                                                      LBU r2, 0(r1)
0000000 0101<mark>0000 1</mark>000<mark>0011 0</mark>0100011
                                                      SB r5, 6(r1)
11111111 1100 0001 1 101 1101 11100011
                                                      BGE r3, r28, -3
00000000 00000000 00000000 00000000
                                                      NOP
00000000 00000000 00000000 00000000
                                                      NOP
```

La simulación debe comenzar haciendo, a tiempo cero, **Clk** igual a cero, **Reset** igual a uno y las señales de enable de los registros **PC** y el **IF/ID** igual a uno. Entonces, **Clk** debe cambiar de estado cada dos unidades de tiempo de manera perpetua. La señal **Reset** debe cambiar a 0 en tiempo 3. La señal **S** del multiplexer debe tener un valor de cero a tiempo cero y debe cambiar a 1 a tiempo 40. La simulación debe culminar en el tiempo 48.

En cada ciclo del reloj deben mostrar, en una primera línea, el keyword de la instrucción que llega a la Unidad de Control, seguido del valor de **PC** (en decimal) y el de las señales de salida de la Unidad de Control (en binario). En líneas sucesivas deben imprimir las señales de control que llegan a las etapas EX, MEM y WB respectivamente (en binario).

Reglas de juego:

El/la estudiante que abandone el grupo en esta etapa recibirá una calificación de cero en la misma.

Entrega:

- 1. Subir a NEO el código en Verilog del circuito descrito anteriormente.
- 2. Demonstrar en clase, mediante simulación, la operación del sistema de control.

Rúbrica:

- Se adjudicarán 10 puntos si el sistema de control opera correctamente.
- Se podrían adjudicar puntos parciales en caso de que el sistema no funcione correctamente dependiendo de cuán avanzado esté su diseño y simulación.