

Universidad de Castilla-La Mancha Escuela Superior de Informática

Diseño VLSI

Laboratorio 9

GENERADOR DE SECUENCIA TEMPORIZADO

Autor: María Espinosa Astilleros

Fecha: 26 de abril de 2020

Índice

1.	INTRODUCCIÓN	2
2.	PLANTEAMIENTO	2
3.	RESOLUCIÓN DEL PROBLEMA	3
4.	SIMULACIÓN	5

1. INTRODUCCIÓN

El objetivo de este laboratorio es generar una secuencia de 8 valores (de 4 bits cada uno) que se repetirá indefinidamente. Las cifras serán generadas en orden desde la posición izquierda (más significativa) hacia la derecha (menos significativa). Además, el sistema se completará con una señal de reset activo a nivel bajo y una señal de habilitación activa a nivel alto.

2. PLANTEAMIENTO

Primero dibujé el diagrama de estados del circuito:




Figura 1: Diagrama de estados

En 1 cada estado será cada uno de los digitos. Por lo tanto tendremos 8 estados y cada uno de ellos solamente dependerán del estado anterior, por lo que nos encontramos con un sistema de Moore.

Una vez que sabemos los estados que forman el diagrama hay que indicar cuándo cambiaremos de estado. En este caso pasaremos al estado siguiente cuando la señal de habilitación (enable) esté activa y permaneceremos en el mismo estado en caso de que la señal de habilitación esté desactivada. Una vez que ya tenemos el diagrama de estados lo podemos adaptar en una tabla de estados:

Cuadro 1: Tabla de estados

I	Estado si	guiente	Salida	
Estado inicial	en = 0	en = 1	en = 0	en = 1
st1	st1	st2	0001	0101
st2	st2	st3	0101	0100
st3	st3	st4	0100	0011
st4	st4	st5	0011	0011
st5	st5	st6	0011	0010
st6	st6	st7	0010	0001
st7	st7	st8	0001	0110
st8	st8	st1	0110	0001

Como se puede observar en la tabla 1 si la señal de habilitación está activada mostraremos el estado siguiente y si la señal de habilitación está deshabilitada mostraremos el estado actual.

3. RESOLUCIÓN DEL PROBLEMA

Para programar todo lo explicado anteriormente creamos primero las entradas y las salidas (1). En este caso las entradas serán la señal del reloj, el reset y la señal de habilitación y la salida será el estado dependiendo de la señal de habilitación y del estado anterior.

Listing 1: Declaración de entradas y salidas

```
ENTITY secuencia IS

PORT (clk, resetn : IN STD_LOGIC; — reloj y reset asincrono a nivel bajo
en: IN STD_LOGIC; — señal de habilitación
z : OUT STD_LOGIC_VECTOR(0 TO 3)); — salida de la secuencia
END ENTITY;
```

Posteriormente (2) pasamos a declarar los estados de nuestro circuito y creamos un signal *estado* para poder utilizarlo posteriormente.

Listing 2: Creación de los estados

```
TYPE estado_Type IS (st1, st2, st3, st4, st5, st6, st7, st8);
SIGNAL estado : estado_Type;
```

Ahora tocaría realizar la funcionalidad de nuestro diagrama de estados (3). Primero comprobamos si el reset se ha habilitado, ya que en ese caso el circuito se reiniciará al primer estado; si el reset no está activado es cuando indicamos el estado siguiente de nuestro circuito.

Listing 3: Funcionalidad del diagrama de estados

```
PROCESS (clk, resetn)
2
          BEGIN
               IF resetn = '0' THEN
3
                    estado <= st1; — Iniciamos otra vez el contador a su estado inicial
4
               ELSIF (clk 'EVENT AND clk = '1') THEN
5
                    — El siguiente estado se determina dependiendo del estado actual y la señal de habilitacion
6
                   CASE estado IS
7
8
                        WHEN st1 =>
                             IF en = '1' THEN
9
10
                                  estado <= st2;
11
                                  estado <= st1;
12
13
                               END IF;
                          WHEN st2 =>
14
                             IF en = '1' THEN
15
                                  estado <= st3;
16
                             ELSE
17
18
                                  estado <= st2;
                               END IF;
19
                          WHEN st3 =>
20
                             IF en = '1' THEN
21
                                 estado <= st4;
22
23
24
                                  estado <= st3;
                               END IF;
25
                          WHEN st4 =>
26
                             IF en = '1' THEN
27
                                 estado <= st5;
28
                             ELSE
29
30
                                  estado <= st4;
                               END IF;
31
                          WHEN st5 =>
                             IF en = '1' THEN
33
                                  estado <= st6;
34
35
36
                                 estado <= st5;
                               END IF;
37
                          WHEN st6 =>
38
                             IF en = '1' THEN
39
40
                                  estado <= st7;
                             ELSE
41
42
                                  estado <= st6;
                               END IF;
43
                          WHEN st7 =>
44
                             IF en = '1' THEN
45
46
                                  estado <= st8;
                             ELSE
47
48
                                 estado <= st7;
                               END IF;
49
                          WHEN st8 =>
50
                             IF en = '1' THEN
51
                                 estado <= st1;
52
                             ELSE
53
                                  estado <= st8;
54
                             END IF;
55
                   END CASE;
56
               END IF;
57
          END PROCESS:
58
```

Finalmente (4), dependiendo del estado que hayamos obtenido en las líneas de código anteriores indicamos cuál es la salida que se va a mostrar.

Listing 4: Mostramos la salida dependiendo del estado

```
PROCESS (estado)
          BEĞIN
2
              CASE estado IS
3
                   WHEN st1 =>
4
                          z \ll "0001";
5
                     WHEN st2 =>
                          z \ll 0101;
7
                     WHEN st3 =>
8
                          z \ll 0100;
                     WHEN st4 =>
10
                          z <= "0011";
11
                     WHEN st5 =>
12
                          z \ll "0011";
13
                     WHEN st6 =>
14
                          z \ll "0010";
15
                     WHEN st7 =>
16
17
                          z \ll "0001";
                     WHEN st8 =>
18
                        z \ll "0110";
19
              END CASE;
20
          END PROCESS:
21
```

4. SIMULACIÓN

Una vez realizado el proyecto comprobamos que funciona mediante la simulación del *Quartus Prime*.



Figura 2: Simulación del proyecto

Como se puede observar en la figura 2 aparece la secuencia de los digitos. Cuando el enable está desactivado (recuadro rojo) el estado permanece en el mismo y cuando vuelve a activarse pasa al siguiente. En el caso del reset cuando está activado (recuadro verde) la secuencia se reinicia para volver a mostrar el primer digito.