



UNIVERSIDAD DE CASTILLA-LA MANCHA  
ESCUELA SUPERIOR DE INFORMÁTICA

**DISEÑO VLSI**

LABORATORIO 9

**GENERADOR DE SECUENCIA TEMPORIZADO**

*Autor:* María Espinosa Astilleros

*Fecha:* 26 de abril de 2020

## Índice

<b>1. INTRODUCCIÓN</b>	<b>2</b>
<b>2. PLANTEAMIENTO</b>	<b>2</b>
<b>3. RESOLUCIÓN DEL PROBLEMA</b>	<b>3</b>
<b>4. SIMULACIÓN</b>	<b>5</b>

## 1. INTRODUCCIÓN

El objetivo de este laboratorio es generar una secuencia de 8 valores (de 4 bits cada uno) que se repetirá indefinidamente. Las cifras serán generadas en orden desde la posición izquierda (más significativa) hacia la derecha (menos significativa). Además, el sistema se completará con una señal de reset activo a nivel bajo y una señal de habilitación activa a nivel alto.

## 2. PLANTEAMIENTO

Primero dibujé el diagrama de estados del circuito:




Figura 1: Diagrama de estados

En **1** cada estado será cada uno de los dígitos. Por lo tanto tendremos 8 estados y cada uno de ellos solamente dependerán del estado anterior, por lo que nos encontramos con un sistema de Moore.

Una vez que sabemos los estados que forman el diagrama hay que indicar cuándo cambiaremos de estado. En este caso pasaremos al estado siguiente cuando la señal de habilitación (enable) esté activa y permaneceremos en el mismo estado en caso de que la señal de habilitación esté desactivada.

Una vez que ya tenemos el diagrama de estados lo podemos adaptar en una tabla de estados:

Cuadro 1: Tabla de estados

Estado inicial	Estado siguiente		Salida	
	en = 0	en = 1	en = 0	en = 1
st1	st1	st2	0001	0101
st2	st2	st3	0101	0100
st3	st3	st4	0100	0011
st4	st4	st5	0011	0011
st5	st5	st6	0011	0010
st6	st6	st7	0010	0001
st7	st7	st8	0001	0110
st8	st8	st1	0110	0001

Como se puede observar en la tabla 1 si la señal de habilitación está activada mostraremos el estado siguiente y si la señal de habilitación está deshabilitada mostraremos el estado actual.

### 3. RESOLUCIÓN DEL PROBLEMA

Para programar todo lo explicado anteriormente creamos primero las entradas y las salidas (1). En este caso las entradas serán la señal del reloj, el reset y la señal de habilitación y la salida será el estado dependiendo de la señal de habilitación y del estado anterior.

Listing 1: Declaración de entradas y salidas

```

1 ENTITY secuencia IS
2     PORT (clk, resetn : IN STD_LOGIC;           -- reloj y reset asincrono a nivel bajo
3           en : IN STD_LOGIC;                     -- señal de habilitación
4           z : OUT STD_LOGIC_VECTOR(0 TO 3));    -- salida de la secuencia
5 END ENTITY;
```

Posteriormente (2) pasamos a declarar los estados de nuestro circuito y creamos un signal *estado* para poder utilizarlo posteriormente.

Listing 2: Creación de los estados

```

1 TYPE estado_Type IS (st1, st2, st3, st4, st5, st6, st7, st8);
2 SIGNAL estado : estado_Type;
```

Ahora tocaría realizar la funcionalidad de nuestro diagrama de estados (3). Primero comprobamos si el reset se ha habilitado, ya que en ese caso el circuito se reiniciará al primer estado; si el reset no está activado es cuando indicamos el estado siguiente de nuestro circuito.

Listing 3: Funcionalidad del diagrama de estados

```

1 PROCESS (clk , resetn)
2   BEGIN
3     IF resetn = '0' THEN
4       estado <= st1; -- Iniciamos otra vez el contador a su estado inicial
5     ELSIF (clk 'EVENT AND clk = '1') THEN
6       -- El siguiente estado se determina dependiendo del estado actual y la señal de habilitacion
7       CASE estado IS
8         WHEN st1=>
9           IF en = '1' THEN
10             estado <= st2;
11           ELSE
12             estado <= st1;
13           END IF;
14         WHEN st2=>
15           IF en = '1' THEN
16             estado <= st3;
17           ELSE
18             estado <= st2;
19           END IF;
20         WHEN st3=>
21           IF en = '1' THEN
22             estado <= st4;
23           ELSE
24             estado <= st3;
25           END IF;
26         WHEN st4=>
27           IF en = '1' THEN
28             estado <= st5;
29           ELSE
30             estado <= st4;
31           END IF;
32         WHEN st5=>
33           IF en = '1' THEN
34             estado <= st6;
35           ELSE
36             estado <= st5;
37           END IF;
38         WHEN st6=>
39           IF en = '1' THEN
40             estado <= st7;
41           ELSE
42             estado <= st6;
43           END IF;
44         WHEN st7=>
45           IF en = '1' THEN
46             estado <= st8;
47           ELSE
48             estado <= st7;
49           END IF;
50         WHEN st8=>
51           IF en = '1' THEN
52             estado <= st1;
53           ELSE
54             estado <= st8;
55           END IF;
56       END CASE;
57     END IF;
58   END PROCESS;

```

Finalmente (4), dependiendo del estado que hayamos obtenido en las líneas de código anteriores indicamos cuál es la salida que se va a mostrar.

Listing 4: Mostramos la salida dependiendo del estado

```

1  PROCESS (estado)
2      BEGIN
3          CASE estado IS
4              WHEN st1 =>
5                  z <= "0001";
6              WHEN st2 =>
7                  z <= "0101";
8              WHEN st3 =>
9                  z <= "0100";
10             WHEN st4 =>
11                 z <= "0011";
12             WHEN st5 =>
13                 z <= "0011";
14             WHEN st6 =>
15                 z <= "0010";
16             WHEN st7 =>
17                 z <= "0001";
18             WHEN st8 =>
19                 z <= "0110";
20         END CASE;
21     END PROCESS;

```

## 4. SIMULACIÓN

Una vez realizado el proyecto comprobamos que funciona mediante la simulación del *Quartus Prime*.




Figura 2: Simulación del proyecto

Como se puede observar en la figura 2 aparece la secuencia de los dígitos. Cuando el enable está desactivado (recuadro rojo) el estado permanece en el mismo y cuando vuelve a activarse pasa al siguiente. En el caso del reset cuando está activado (recuadro verde) la secuencia se reinicia para volver a mostrar el primer dígito.