



התקנים לוגיים מתוכנתים 31551

דוח מסכם

מגישות:

היבא חמדאן

גנא שלבי

מריה נחלה

תאריך הגשה : 6/09/2024

מחלקה : הנדסת חשמל ואלקטרוניקה

שם המדריך: ד"ר פאדל טריף

תוכן העניינים

1.	דרישות תכן	3
2.	קיצור לפעולת הבלוקים	4-5
3.	מימוש הרמה העליונה matrices_mult	6-10
	3.1 מבנה לוגי	6
	3.2 מימיוש הקוב בשפת VHDL	7-9
	3.3 Pin Planner	10
4.	מימוש Main_controller	11-16
	3.1 מבנה לוגי	11
	3.2 מימיוש הקוב בשפת VHDL	12-15
	3.2 מכונת מצבים מתוכנתים	16
5.	תוצאות RTL Viewer netlist עבור כל בלוק	16-20
6.	ניצול משאבים :	21
7.	תוצאות ניתוח Timming	22
8.	תוצאות מעניינות של signalTAB	23-24
	8.1 מטריצה A	23
	8.2 מטריצה C	24
	8.2 RST	24
9.	סרטון	25
10.	סיכום	25

1. דרישות תכן :

המערכת מופעלת משעון יחיד של 50MHz.

כניסה : לחצן active low — RESET — מגיע מהלחצן שברכבה.

יציאה : תצוגת מצב המערכת. מצב כל ה-LEDs ותצוגת seg-n7 יהיו כבויים למעט LEDG(1) שנמצא בכל אחד ממצבי המערכת.

לחיצה ראשונה על לחצן STARTn גורמת לבלוק data_generator להתחיל להוציא את שני המטריצות.

קצב הצגת 16 האיברים בכל מטריצה הוא תוצאה ללחיצה הראשונה ולאחר כל 16 האיברים של המטריצה קדימה או אחורה המערכת עוזרת ומחכה ללחיצה נוספת.

בזמן קבלת המטריצות המערכת מתעלמת מלחיצות על הלחצנים STARTn DISPLAYn-1.

גודל המטריצות 44x כאשר כל איבר במטריצה הוא מספר של 8 bits signed (מספרים מוסומנים בין -127 ל+127).

התוצאה תרשם בזיכרון בסדר שהוכן בזיכרון לאחר קבלת תוצאות המטריצות, המערכת תעבור לתצוגת התוצאות.

אם לחצן STARTn נלחץ שוב במהלך תצוגת התוצאות, המערכת תמשיך להתעלם מלחיצות על הלחצנים STARTn ו-DISPLAYn-1.

המערכת תפעל בסבב של שתי מטריצות ותתקבלנה תוצאות גם אם היא לא לחוצה בזמן כתיבת תוצאות.

לחיצה על לחצן אחר תגרום לשינוי תצוגת מצב המערכת על ה-LED ותצוגת seg-n7.

במהלך קבלת המטריצות, לחיצה על לחצן אחר לא תגרום לשינוי תצוגת מצב המערכת על ה-LED ותצוגת seg-n7.

לאחר שהתוצאה הראשונה של המטריצות תתקבל ותוצג, תופעל לחיצה נוספת שתפעיל את התצוגה הבאה.

במצב תצוגת המטריצות המערכת חוזרת לתצוגת מצב המערכת על STARTn DISPLAYn-1.

המערכת תמשיך בתצוגה זו עד אשר תתקבל תוצאה ברורה (אין אפשרות לבצע קריאת זיכרון וכתיבה לזיכרון בו זמנית).


במהלך הצגת התוצאה המערכת מציגה את התוצאה באמצעות הלחצנים במטריצה של seg-n7.

לחיצה על כל לחצן אחר תגרום להצגת התוצאה באופן אוטומטי.

לחיצה נוספת על לחצן STARTn תגרום להפסקת התצוגה ולהפעלת המערכת מחדש לתחילת התהליך.


2. קיצור לפעולת הבלוקים שקיבלנו מד"ר פאדל :

מימוש הבלוק bcd_to_7seg :




הקוד ממיר ערך BCD בן 4 ביט (0-9) לתצוגת 7 סגמנטים על ידי קביעת אילו סגמנטים ידלקו עבור כל ספרה.

מימוש הבלוק data_generator :




הבלוק מתפקד כגנרטור נתונים שמייצר ומעביר נתונים מחוץ לרכיב בצורה מאורגנת ומבוקרת, כאשר כל פעם שמתקבל 'DATA_REQUEST', הוא שולח סדרה של נתונים מהמטריצות שלו דרך האות 'DOUT'.

מימוש הבלוק bin2bcd_12bit :




ממיר מספר בינארי בגודל 16 סיבית (12 סיביות לוגיות בלבד) לפורמט BCD עם 5 ספרות (כולל עשרות אלפים, אלפים, מאות, עשרות, ויחידות).

מימוש הבלוק `num_convert`:



הרכיב לוקח מספר בינארי עם סימן, מפריד את הסימן וממיר את המספר לחיובי, ומוציא את התוצאה יחד עם הסימן המקורי.

מימוש הבלוק `sync_diff`:




הרכיב מסנכרן אות כניסה אסינכרוני עם שעון המערכת ומפיק פלט שמציין שינוי באות בהתאם להגדרה.

מימוש הבלוק `matrix_ram`:



הקוד מייצג רכיב זיכרון RAM שניתן לכתוב ולקרוא ממנו נתונים על פי כתובת.

מימוש הבלוק `my_multiplier`:



הרכיב מבצע כפל בין שני מספרים בינאריים.

3. ממיוש הרמה העליונה matrices_mult :


matrices_mult



הקוד מגדיר מערכת בשם matrices_mult, שמבצעת כפל מטריצות ומציגה את התוצאה על תצוגות 7-segment ו-LEDs. המערכת כוללת מספר רכיבים עיקריים, כולל בקר ראשי (main controller), מחולל נתונים (data generator), ממיר בינארי ל-BCD, וממיר BCD לתצוגת 7-segment.

3.1 מבנה לוגי :

matrices_mult:1



3.2 קובץ matrices_mult.vhd :

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  -- Entity Declaration: matrices_mult
6  -- This module handles matrix multiplication and displays the result on 7-segment displays and LEDs.
7  entity matrices_mult is
8  port (
9      RSTn      : in std_logic;           -- Asynchronous reset (active low)
10     CLK       : in std_logic;           -- System clock
11     STARTn    : in std_logic;           -- Start signal (active low)
12     DISPLAYn  : in std_logic;           -- Display enable signal (active low)
13     HEX0      : out std_logic_vector(6 downto 0); -- 7-segment display for units digit
14     HEX1      : out std_logic_vector(6 downto 0); -- 7-segment display for tens digit
15     HEX2      : out std_logic_vector(6 downto 0); -- 7-segment display for hundreds digit
16     HEX3      : out std_logic_vector(6 downto 0); -- 7-segment display for thousands digit
17     LEDS_1E4  : out std_logic_vector(3 downto 0); -- LED display for ten thousands digit
18     LED_SIGN  : out std_logic;           -- LED to indicate the sign of the result
19     LEDG      : out std_logic_vector(3 downto 1); -- General-purpose LEDs
20 );
21 end entity matrices_mult;
22
23 -- Architecture Declaration: structured
24 -- This architecture implements the matrix multiplication and its display logic.
25 architecture structured of matrices_mult is
26
27     -- Intermediate signals for component connections
28     signal req_data      : std_logic;           -- Data request signal
29     signal input_data    : std_logic_vector(7 downto 0); -- Input data from data generator
30     signal valid_data    : std_logic;           -- Valid data signal
31     signal output_result : std_logic_vector(16 downto 0); -- Output result from controller
32     signal result_ready  : std_logic;           -- Result ready signal
33     signal matrices_loaded : std_logic;         -- Matrices loaded signal
34     signal bcd_units     : std_logic_vector(3 downto 0); -- BCD digit for units
35     signal bcd_tens      : std_logic_vector(3 downto 0); -- BCD digit for tens
36     signal bcd_hundreds  : std_logic_vector(3 downto 0); -- BCD digit for hundreds
37     signal bcd_thousands : std_logic_vector(3 downto 0); -- BCD digit for thousands
38     signal bcd_ten_thousands : std_logic_vector(3 downto 0); -- BCD digit for ten thousands
39     signal hex_display0  : std_logic_vector(6 downto 0); -- 7-segment output for units digit
40     signal hex_display1  : std_logic_vector(6 downto 0); -- 7-segment output for tens digit
41     signal hex_display2  : std_logic_vector(6 downto 0); -- 7-segment output for hundreds digit
42     signal hex_display3  : std_logic_vector(6 downto 0); -- 7-segment output for thousands digit
43     signal num_sign      : std_logic;           -- Signal for the sign of the number
44     signal processed_data : std_logic_vector(15 downto 0); -- Processed data signal
45     signal signal_out    : std_logic;           -- Synchronized signal output
46     signal is_negative   : std_logic;           -- Sign bit for the result
47     signal positive_result : std_logic_vector(15 downto 0); -- Positive part of the result
48
49     -- Component Declaration: main_controller
50     -- Handles the core functionality of matrix multiplication.
51     component main_controller
52     port (
53         RST      : in std_logic;           -- Reset signal
54         CLK      : in std_logic;           -- System clock
55         START    : in std_logic;           -- Start signal
56         DISPLAY  : in std_logic;           -- Display enable signal
57         DIN      : in std_logic_vector(7 downto 0); -- Data input
58         DIN_VALID : in std_logic;           -- Data valid signal
59         DATA_REQUEST : out std_logic;       -- Data request signal

```

```

59     DATA_REQUEST : out std_logic; -- Data request signal
60     RESULT        : out std_logic_vector(16 downto 0); -- Multiplication result
61     RESULTS_READY : out std_logic; -- Result ready signal
62     GOT_ALL_MATRICES : out std_logic; -- Signal indicating all matrices are loaded
63   );
64   end component;
65
66   -- Component Declaration: data_generator
67   -- Generates the input data for matrix multiplication.
68   component data_generator
69   port (
70     RST      : in std_logic; -- Reset signal
71     CLK      : in std_logic; -- System clock
72     DATA_REQUEST : in std_logic; -- Data request signal
73     DOUT      : out std_logic_vector(7 downto 0); -- Data output
74     DOUT_VALID : out std_logic; -- Data valid signal
75   );
76   end component;
77
78   -- Component Declaration: bin2bcd_12bit_sync
79   -- Converts a 12-bit binary number to BCD format.
80   component bin2bcd_12bit_sync
81   port (
82     CLK      : in std_logic; -- System clock
83     binIN    : in std_logic_vector(15 downto 0); -- Binary input
84     ones     : out std_logic_vector(3 downto 0); -- BCD output for ones
85     tenths   : out std_logic_vector(3 downto 0); -- BCD output for tens
86     hundredths : out std_logic_vector(3 downto 0); -- BCD output for hundreds
87     thousands : out std_logic_vector(3 downto 0); -- BCD output for thousands
88     tensofthousands : out std_logic_vector(3 downto 0); -- BCD output for ten thousands
89   );
90   end component;
91
92   -- Component Declaration: bcd_to_7seg
93   -- Converts a BCD digit to a 7-segment display format.
94   component bcd_to_7seg
95   port (
96     BCD_IN    : in std_logic_vector(3 downto 0); -- BCD input
97     SHUTDOWNn : in std_logic; -- Shutdown signal (active low)
98     D_OUT     : out std_logic_vector(6 downto 0); -- 7-segment display output
99   );
100  end component;
101
102   -- Component Declaration: num_convert
103   -- Converts a 17-bit signed number to a 16-bit signed number and extracts the sign.
104   component num_convert
105   port (
106     RST      : in std_logic; -- Reset signal
107     CLK      : in std_logic; -- System clock
108     DIN      : in std_logic_vector(16 downto 0); -- Data input
109     DIN_VALID : in std_logic; -- Data valid signal
110     DOUT     : out std_logic_vector(15 downto 0); -- Data output
111     SIGN     : out std_logic; -- Sign output
112   );
113   end component;
114
115   -- Component Declaration: sync_diff
116   -- Synchronizes the result ready signal.
117   component sync_diff
118
119   generic (
120     G_DERIVATE_RISING_EDGE : boolean := true; -- Derivative on rising edge
121     G_SIG_IN_INIT_VALUE    : std_logic := '0'; -- Initial value of the signal input
122     G_RESET_ACTIVE_VALUE   : std_logic := '0'; -- Reset active value
123   );
124   port (
125     CLK      : in std_logic; -- System clock
126     RST      : in std_logic; -- Reset signal
127     SIG_IN   : in std_logic; -- Signal input
128     SIG_OUT  : out std_logic; -- Signal output
129   );
130   end component;
131
132   begin
133     -- Data Generator Instantiation
134     data_generator_inst: data_generator
135     port map (
136       RST      => not RSTn, -- Active-low reset
137       CLK      => CLK,      -- System clock
138       DATA_REQUEST => req_data, -- Data request signal
139       DOUT      => input_data, -- Data output
140       DOUT_VALID => valid_data -- Data valid signal
141     );
142
143     -- Main Controller Instantiation
144     controller_inst: main_controller
145     port map (
146       RST      => not RSTn, -- Active-low reset
147       CLK      => CLK,      -- System clock
148       START    => not STARTn, -- Active-low start signal
149       DISPLAY  => not DISPLAYn, -- Active-low display enable signal
150       DATA_REQUEST => req_data, -- Data request signal
151       DIN      => input_data, -- Data input
152       DIN_VALID => valid_data, -- Data valid signal
153       RESULT   => output_result, -- Multiplication result
154       RESULTS_READY => result_ready, -- Result ready signal
155       GOT_ALL_MATRICES=> matrices_loaded -- Matrices loaded signal
156     );
157
158     -- Process to handle sign detection and result conversion
159     process(output_result)
160     begin
161       is_negative <= output_result(16); -- Assign the sign bit to the is_negative signal
162       case output_result(16) is
163         when '1' => -- If the sign bit is 1, the result is negative
164           positive_result <= std_logic_vector((-signed(output_result(15 downto 0)))); -- Convert to positive
165         when others => -- If the sign bit is 0, the result is positive
166           positive_result <= output_result(15 downto 0); -- No modification needed
167       end case;
168     end process;
169
170     -- Binary to BCD Conversion
171     bcd_converter: bin2bcd_12bit_sync
172     port map (
173       CLK      => CLK, -- System clock
174       binIN    => positive_result, -- Binary input
175       ones     => bcd_units, -- BCD output for units
176       tenths   => bcd_tens, -- BCD output for tens

```



```

177     hundreds => bcd_hundreds, -- BCD output for hundreds
178     thousands => bcd_thousands, -- BCD output for thousands
179     tensofthousands => bcd_ten_thousands -- BCD output for ten thousands
180 ];
181
182 -- Convert Result to Displayable Number
183 converter_inst: num_convert
184 port map (
185     RST => not RSTn, -- Active-low reset
186     CLK => CLK, -- System clock
187     DIN => output_result, -- Data input
188     DIN_VALID => result_ready, -- Data valid signal
189     DOUT => processed_data, -- Processed data output
190     SIGN => num_sign -- Sign output
191 );
192
193 -- BCD to 7-Segment Display Conversion
194 seg0: bcd_to_7seg
195 port map (
196     BCD_IN => bcd_units, -- BCD input for units
197     SHUTDOWNn => RSTn, -- Shutdown signal (active low)
198     D_OUT => hex_display0 -- 7-segment display output for units
199 );
200
201 seg1: bcd_to_7seg
202 port map (
203     BCD_IN => bcd_tens, -- BCD input for tens
204     SHUTDOWNn => RSTn, -- Shutdown signal (active low)
205     D_OUT => hex_display1 -- 7-segment display output for tens
206 );
207
208 seg2: bcd_to_7seg
209 port map (
210     BCD_IN => bcd_hundreds, -- BCD input for hundreds
211     SHUTDOWNn => RSTn, -- Shutdown signal (active low)
212     D_OUT => hex_display2 -- 7-segment display output for hundreds
213 );
214
215 seg3: bcd_to_7seg
216 port map (
217     BCD_IN => bcd_thousands, -- BCD input for thousands
218     SHUTDOWNn => RSTn, -- Shutdown signal (active low)
219     D_OUT => hex_display3 -- 7-segment display output for thousands
220 );
221
222 -- Synchronize Result Ready Signal
223 diff_inst: sync_diff
224 generic map (
225     G_DERIVATE_RISING_EDGE => true, -- Derivative on rising edge
226     G_SIG_IN_INIT_VALUE => '0', -- Initial value of signal input
227     G_RESET_ACTIVE_VALUE => '0' -- Reset active value
228 )
229 port map (
230     CLK => CLK, -- System clock
231     RST => RSTn, -- Reset signal
232     SIG_IN => result_ready, -- Signal input
233     SIG_OUT => signal_out -- Signal output
234 );
235

```


```

236 -- Process for handling the display and LED output assignments
237 process(CLK, RSTn)
238 begin
239     if RSTn = '0' then
240         -- Reset condition: disable all outputs
241         HEX0 <= (others => '1'); -- Turn off display (all segments high)
242         HEX1 <= (others => '1');
243         HEX2 <= (others => '1');
244         HEX3 <= (others => '1');
245         LEDS_1E4 <= (others => '0');
246         LED_SIGN <= '0';
247     elsif rising_edge(CLK) then
248         if result_ready = '1' then
249             -- Assign display values when the result is ready
250             HEX0 <= hex_display0;
251             HEX1 <= hex_display1;
252             HEX2 <= hex_display2;
253             HEX3 <= hex_display3;
254             LEDS_1E4 <= bcd_ten_thousands;
255             LED_SIGN <= is_negative; -- Show the sign based on is_negative signal
256         else
257             -- Default to turning off the display if the result is not ready
258             HEX0 <= (others => '1');
259             HEX1 <= (others => '1');
260             HEX2 <= (others => '1');
261             HEX3 <= (others => '1');
262             LEDS_1E4 <= (others => '0');
263             LED_SIGN <= '0';
264         end if;
265     end if;
266 end process;
267
268 -- Assign LED status indicators
269 LEDG(3) <= result_ready; -- LED indicating the result is ready
270 LEDG(2) <= matrices_loaded; -- LED indicating matrices are loaded
271 LEDG(1) <= '1'; -- Always on LED (indicates system is operational)
272
273 end architecture structured;

```

: Pin Planner 3.3

Top View - Wire Bond Cyclone V - 5CGXFC5C6F27C7



in	CLK	Input	PIN_R20	5B	B5B_N0	PIN_R20	3.3-...VTTL	16mA...ult)	
in	DISPLAYn	Input	PIN_Y15	4A	B4A_N0	PIN_Y15	1.2 V	8mA ...ult)	
out	HEX0[6]	Output	PIN_Y18	4A	B4A_N0	PIN_Y18	1.2 V	8mA ...ult)	1 (default)
out	HEX0[5]	Output	PIN_Y19	4A	B4A_N0	PIN_Y19	1.2 V	8mA ...ult)	1 (default)
out	HEX0[4]	Output	PIN_Y20	4A	B4A_N0	PIN_Y20	1.2 V	8mA ...ult)	1 (default)
out	HEX0[3]	Output	PIN_W18	4A	B4A_N0	PIN_W18	1.2 V	8mA ...ult)	1 (default)
out	HEX0[2]	Output	PIN_V17	4A	B4A_N0	PIN_V17	1.2 V	8mA ...ult)	1 (default)
out	HEX0[1]	Output	PIN_V18	4A	B4A_N0	PIN_V18	1.2 V	8mA ...ult)	1 (default)
out	HEX0[0]	Output	PIN_V19	4A	B4A_N0	PIN_V19	1.2 V	8mA ...ult)	1 (default)
out	HEX1[6]	Output	PIN_AF24	4A	B4A_N0	PIN_AF24	1.2 V	8mA ...ult)	1 (default)
out	HEX1[5]	Output	PIN_AC19	4A	B4A_N0	PIN_AC19	1.2 V	8mA ...ult)	1 (default)
out	HEX1[4]	Output	PIN_AE25	4A	B4A_N0	PIN_AE25	1.2 V	8mA ...ult)	1 (default)
out	HEX1[3]	Output	PIN_AE26	4A	B4A_N0	PIN_AE26	1.2 V	8mA ...ult)	1 (default)
out	HEX1[2]	Output	PIN_AB19	4A	B4A_N0	PIN_AB19	1.2 V	8mA ...ult)	1 (default)
out	HEX1[1]	Output	PIN_AD26	4A	B4A_N0	PIN_AD26	1.2 V	8mA ...ult)	1 (default)
out	HEX1[0]	Output	PIN_AA18	4A	B4A_N0	PIN_AA18	1.2 V	8mA ...ult)	1 (default)
out	HEX2[6]	Output	PIN_W20	5A	B5A_N0	PIN_W20	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX2[5]	Output	PIN_W21	5A	B5A_N0	PIN_W21	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX2[4]	Output	PIN_V20	5A	B5A_N0	PIN_V20	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX2[3]	Output	PIN_V22	5A	B5A_N0	PIN_V22	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX2[2]	Output	PIN_U20	5A	B5A_N0	PIN_U20	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX2[1]	Output	PIN_AD6	3A	B3A_N0	PIN_AD6	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX2[0]	Output	PIN_AD7	3A	B3A_N0	PIN_AD7	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[6]	Output	PIN_AC22	5A	B5A_N0	PIN_AC22	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[5]	Output	PIN_AC23	5A	B5A_N0	PIN_AC23	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[4]	Output	PIN_AC24	5A	B5A_N0	PIN_AC24	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[3]	Output	PIN_AA22	5A	B5A_N0	PIN_AA22	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[2]	Output	PIN_AA23	5A	B5A_N0	PIN_AA23	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[1]	Output	PIN_Y23	5A	B5A_N0	PIN_Y23	3.3-...VTTL	16mA...ult)	1 (default)
out	HEX3[0]	Output	PIN_Y24	5A	B5A_N0	PIN_Y24	3.3-...VTTL	16mA...ult)	1 (default)
out	LED_SIGN	Output	PIN_H9	8A	B8A_N0	PIN_H9	2.5 V	12mA...ult)	1 (default)
out	LEDG[3]	Output	PIN_E9	8A	B8A_N0	PIN_E9	2.5 V	12mA...ult)	1 (default)
out	LEDG[2]	Output	PIN_D8	8A	B8A_N0	PIN_D8	2.5 V	12mA...ult)	1 (default)
out	LEDG[1]	Output	PIN_K6	8A	B8A_N0	PIN_K6	2.5 V	12mA...ult)	1 (default)
out	LEDS_1E4[3]	Output	PIN_J10	8A	B8A_N0	PIN_J10	2.5 V	12mA...ult)	1 (default)
out	LEDS_1E4[2]	Output	PIN_H7	8A	B8A_N0	PIN_H7	2.5 V	12mA...ult)	1 (default)
out	LEDS_1E4[1]	Output	PIN_K8	8A	B8A_N0	PIN_K8	2.5 V	12mA...ult)	1 (default)
out	LEDS_1E4[0]	Output	PIN_K10	8A	B8A_N0	PIN_K10	2.5 V	12mA...ult)	1 (default)
in	RSTn	Input	PIN_P11	3B	B3B_N0	PIN_P11	1.2 V	8mA ...ult)	
in	STARTn	Input	PIN_P12	3B	B3B_N0	PIN_P12	1.2 V	8mA ...ult)	

4. מימוש הבלוק main_controller :




הבלוק `main_controller` הוא רכיב הבקרה המרכזי של המערכת, והוא אחראי על ניהול כל תהליך כפל המטריצות והצגת התוצאות על תצוגות 7-segment ו-LEDs. הבלוק מקבל את הפקודות מהמשתמש באמצעות לחצנים (`START`, `DISPLAY`) לאחר שעוברים תהליך של סנכרון וזיהוי עליות אותות, ופועל בהתאם לפקודות שניתנו, הבלוק שולח פולס של `DATA_REQUEST` לבלוק `data_generator` כדי לבקש את נתוני המטריצות. לאחר מכן, הבלוק מתחיל לקלוט את המידע ולהעבירו לזיכרון פנימי לשימוש בחישובים. טוען שתי מטריצות בזיכרון, אחת אחרי השנייה. במהלך שלב זה, הבלוק מעדכן מונים ואינדקסים כדי לעקוב אחרי מיקומי המידע בזיכרון ולוודא שכל הנתונים נטענים בצורה נכונה. עם סיום טעינת המטריצות, הבלוק מאותת באמצעות `GOT_ALL_MATRICES` שהמטריצות נטענו בהצלחה.

הבלוק מנהל את פעולת רכיבי הכפל (`my_multiplier`) ומוודא שכל תוצאת כפל נשמרת בצורה נכונה בזיכרון.

על תצוגות 7-segment והפעלת נורות LED חיווי בהתאם למצב הנוכחי של התוצאה המחושבת. במידה ותוצאה שנבדקת נמצאה כלא תקינה, תידלק נורת חיווי אדומה (`LED_SIGN`).

כאשר כל המידע מוצג והתהליך מסתיים, לחיצה נוספת על לחצן ההתחלה (`START`) מאפסת את המערכת ומכבה את כל נורות החיווי (לדים ירוקים ואדום), ומחזירה את המערכת למצב המתנה (`IDLE`).

4.1 מבנה לוגי :



4.2 קובץ main_controller.vhd :

```

1  -- import necessary ieee libraries
2  library ieee;
3  use ieee.std_logic_1164.all;
4  use ieee.numeric_std.all;
5
6  -- Entity declaration for the main_controller module
7  entity main_controller is
8  port (
9      RST      : in    std_logic; -- Reset signal
10     CLK      : in    std_logic; -- System clock signal
11     START    : in    std_logic; -- Start signal
12     DISPLAY  : in    std_logic; -- Display signal
13     DIN      : in    std_logic_vector(7 downto 0); -- Data input
14     DIN_VALID : in    std_logic; -- Data input valid signal
15     RESULTS_READY : out std_logic; -- Signal indicating that the results are ready
16     DATA_REQUEST : out std_logic; -- Signal requesting more data
17     RESULT   : out    std_logic_vector(16 downto 0); -- Final result output
18     GOT_ALL_MATRICES : out std_logic -- Signal indicating that all matrices have been loaded
19 );
20 end entity main_controller;
21
22 -- Architecture definition for the main_controller module
23 architecture behave of main_controller is
24
25     -- Constants for internal use
26     constant N : integer := 8; -- Width of the data for multipliers
27     constant NUM_ELEMENTS : integer := 16; -- Number of elements in each matrix
28     constant LATENCY : integer := 2; -- Latency for the multipliers
29     constant SIGNED_MODE : boolean := true; -- Indicates whether the multipliers should use signed data
30
31     -- State Definitions for the finite state machines (FSM)
32     type main_state_type is (IDLE, LOAD_FIRST_MATRIX, LOAD_SECOND_MATRIX, WAIT_CALC, CALCULATE, DISPLAY_RESULTS);
33     type calc_state_type is (INIT, FETCH_ROW, FETCH_COL, SAVE_RESULT);
34
35     -- Component definition for the my_multiplier used for matrix multiplication
36     component my_multiplier is
37     generic (
38         N : integer := 8; -- Data width
39         LATENCY : integer range 1 to 8 := 1; -- Latency of the multiplier
40         IS_SIGNED : boolean := false; -- Whether the multiplier is signed (+/-)
41     );
42     port (
43         CLK : in std_logic; -- Clock signal
44         DIN_VALID : in std_logic; -- Data valid signal
45         A : in std_logic_vector(N-1 downto 0); -- Matrix A & Matrix B
46         B : in std_logic_vector(N-1 downto 0);
47         Q : out std_logic_vector(N*2-1 downto 0); -- Multiplication result
48         DOUT_VALID : out std_logic
49     );
50 end component;
51
52     -- Component definition for the matrix_ram used for storing matrix data
53     component matrix_ram is
54     generic (
55         DATA_WIDTH : integer := 8; -- Data width for memory
56         ADDRESS_BITS : integer := 6 -- Number of address bits for memory
57     );
58     port (
59         RST : in std_logic; -- Reset signal
60
61         CLK : in std_logic; -- Clock signal
62         WREN : in std_logic; -- Write enable signal
63         DATA : in std_logic_vector(DATA_WIDTH-1 downto 0); -- Data input
64         BYTEEN : in std_logic_vector((DATA_WIDTH/8)-1 downto 0); -- Byte enable input
65         ADDRESS : in std_logic_vector(ADDRESS_BITS-1 downto 0); -- Memory address input
66         Q : out std_logic_vector(DATA_WIDTH-1 downto 0) -- Data output
67     );
68 end component;
69
70     -- Internal signals
71     signal main_state : main_state_type := IDLE; -- Main FSM state
72     signal calc_state : calc_state_type := INIT; -- Calculation FSM state
73     signal data_counter : integer range 0 to NUM_ELEMENTS; -- Element counter for data
74     signal row_index : integer range 0 to 3; -- Row index for matrix operations
75     signal col_index : integer range 0 to 3; -- Column index for matrix operations
76     signal byte_enables : std_logic_vector(3 downto 0);
77     signal memory_enable : std_logic_vector(3 downto 0);
78     signal memory_address : std_logic_vector(4 downto 0);
79     signal memory_data_in : std_logic_vector(31 downto 0);
80     signal memory_write : std_logic; -- Memory write signal
81     signal high_address : std_logic_vector(2 downto 0) := "000"; -- High address signal for matrix memory
82     signal iteration_count : integer range 0 to 3 := 0; -- Iteration counter for matrix calculations
83     signal save_mat1_row : std_logic := '0'; -- Signal for controlling the saving of the first matrix row
84     signal save_mat2_col : std_logic := '0'; -- Signal for controlling the saving of the second matrix column
85     signal mat1_row_content : std_logic_vector(31 downto 0); -- Content of a row from the first matrix
86     signal memory_output : std_logic_vector(31 downto 0);
87     signal mult1_result : std_logic_vector(15 downto 0);
88     signal mult2_result : std_logic_vector(15 downto 0);
89     signal mult3_result : std_logic_vector(15 downto 0);
90     signal mult4_result : std_logic_vector(15 downto 0); -- Fourth multiplier result
91     signal mult1_valid : std_logic; -- Valid signal for the first multiplier
92     signal mult2_valid : std_logic; -- Valid signal for the second multiplier
93     signal mult3_valid : std_logic; -- Valid signal for the third multiplier
94     signal mult4_valid : std_logic; -- Valid signal for the fourth multiplier
95     signal matrix_result_valid : std_logic := '0'; -- Indicates that the matrix result is valid
96     signal matrix_result : std_logic_vector(31 downto 0) := (others => '0'); -- Final matrix result
97     signal result_available : std_logic := '0'; -- Indicates that the result is available
98     signal start_edge : std_logic; -- Rising edge detection for the START signal
99     signal start_prev : std_logic := '0'; -- Previous state of the START signal
100    signal display_edge : std_logic; -- Rising edge detection for the DISPLAY signal
101    signal display_prev : std_logic := '0'; -- Previous state of the DISPLAY signal
102
103    -- Process to detect rising edges of START and DISPLAY signals (תהליך לזיהוי עליית אותות START ו-DISPLAY)
104    process (CLK)
105        variable display_latched : std_logic := '0'; -- Variable to track the previous state of DISPLAY
106        variable start_latched : std_logic := '0'; -- Variable to track the previous state of START
107    begin
108        if rising_edge(CLK) then
109            if RST = '1' then -- Active high asynchronous Reset
110                -- Reset both edge detection signals and previous state signals
111                display_edge <= '0';
112                display_prev <= '0';
113                display_latched := '0';
114
115                start_edge <= '0';
116                start_prev <= '0';
117                start_latched := '0';
118            else
119                -- Edge detection for DISPLAY signal
120                if DISPLAY = '1' and display_latched = '0' then

```

```

119         display_edge <= '1'; -- Rising edge detected for DISPLAY
120     else
121         display_edge <= '0';
122     end if;
123     display_latched := DISPLAY; -- Update the latched value
124     display_prev <= display_latched; -- Maintain previous state tracking
125
126     -- Edge detection for START signal
127     if START = '1' and start_latched = '0' then
128         start_edge <= '1'; -- Rising edge detected for START
129     else
130         start_edge <= '0';
131     end if;
132     start_latched := START; -- Update the latched value
133     start_prev <= start_latched; -- Maintain previous state tracking
134 end if;
135 end process;
136
137 -- Main FSM Process to control the state of the main_controller
138 process (CLK, RST)
139 begin
140     if RST = '1' then
141         main_state <= IDLE;
142         calc_state <= INIT;
143         DATA_REQUEST <= '0';
144         data_counter <= 0;
145         row_index <= 0;
146         col_index <= 0;
147         high_address <= "000";
148         iteration_count <= 0;
149         save_mat1_row <= '0';
150         save_mat2_col <= '0';
151         result_available <= '0';
152         GOT_ALL_MATRICES <= '0';
153         RESULTS_READY <= '0';
154     elsif rising_edge(CLK) then
155         -- Default signal assignments
156         DATA_REQUEST <= '0';
157         save_mat1_row <= '0';
158         save_mat2_col <= '0';
159
160         -- Main FSM state transitions
161         case main_state is
162             when IDLE =>
163                 if start_edge = '1' then
164                     main_state <= LOAD_FIRST_MATRIX;
165                     DATA_REQUEST <= '1';
166                 end if;
167
168                 -- Reset indices and counters
169                 row_index <= 0;
170                 col_index <= 0;
171                 iteration_count <= 0;
172
173             when LOAD_FIRST_MATRIX =>
174                 if DIN_VALID = '1' then
175                     if data_counter = NUM_ELEMENTS - 1 then
176                         main_state <= LOAD_SECOND_MATRIX;
177

```

```

177         main_state <= LOAD_SECOND_MATRIX;
178         data_counter <= 0;
179         DATA_REQUEST <= '1';
180     else
181         data_counter <= data_counter + 1;
182     end if;
183
184     if col_index = 3 then
185         col_index <= 0;
186         if row_index = 3 then
187             row_index <= 0;
188         else
189             row_index <= row_index + 1;
190         end if;
191     else
192         col_index <= col_index + 1;
193     end if;
194 end if;
195 high_address <= "000";
196
197 when LOAD_SECOND_MATRIX =>
198     if DIN_VALID = '1' then
199         if data_counter = NUM_ELEMENTS - 1 then
200             main_state <= WAIT_CALC;
201             GOT_ALL_MATRICES <= '1';
202             data_counter <= 0;
203         else
204             data_counter <= data_counter + 1;
205         end if;
206
207         -- Update row and column indices
208         if row_index = 3 then
209             row_index <= 0;
210             if col_index = 3 then
211                 col_index <= 0;
212             else
213                 col_index <= col_index + 1;
214             end if;
215         else
216             row_index <= row_index + 1;
217         end if;
218     end if;
219     high_address <= "001";
220
221 when WAIT_CALC =>
222     -- Prepare for calculation
223     row_index <= 0;
224     high_address <= "000";
225     if start_edge = '1' then
226         main_state <= CALCULATE;
227         calc_state <= FETCH_ROW;
228     end if;
229
230 when CALCULATE =>
231     -- Calculation FSM state transitions
232     case calc_state is
233         when FETCH_ROW =>
234             calc_state <= FETCH_COL;
235

```



```

235         calc_state <= FETCH_COL;
236         high_address <= "001";
237         row_index <= 0;
238         save_mat1_row <= '1';
239
240     when FETCH_COL =>
241         if row_index = 3 then
242             calc_state <= SAVE_RESULT;
243             row_index <= 0;
244             high_address <= '1' & std_logic_vector(to_unsigned(iteration_count, 2));
245         else
246             row_index <= row_index + 1;
247         end if;
248         save_mat2_col <= '1';
249
250     when SAVE_RESULT =>
251         if row_index = 3 then
252             if iteration_count = 3 then
253                 calc_state <= INIT;
254             else
255                 iteration_count <= iteration_count + 1;
256                 calc_state <= FETCH_ROW;
257                 high_address <= "000";
258                 row_index <= iteration_count + 1;
259             end if;
260         else
261             row_index <= row_index + 1;
262         end if;
263
264     when INIT =>
265         main_state <= DISPLAY_RESULTS;
266         result_available <= '1';
267         GOT_ALL_MATRICES <= '0';
268         row_index <= 0;
269         high_address <= "100";
270     end case;
271
272     when DISPLAY_RESULTS =>
273         -- Display the results
274         if display_edge = '1' then
275             if row_index = 3 then
276                 if unsigned(high_address(1 downto 0)) = 3 then
277                     high_address <= "100";
278                 else
279                     high_address <= std_logic_vector(unsigned(high_address) + 1);
280                 end if;
281                 row_index <= 0;
282             else
283                 row_index <= row_index + 1;
284             end if;
285         end if;
286         if start_edge = '1' then
287             main_state <= IDLE;
288             result_available <= '0';
289         end if;
290     end case;
291
292     -- Update the RESULTS_READY signal based on the result availability
293     -----
294
295     -- Update the RESULTS_READY signal based on the result availability
296     RESULTS_READY <= result_available;
297
298     end if;
299 end process;
300
301 -- Update the RESULTS_READY signal based on the result availability
302 process(CLK, RST)
303 begin
304     if RST = '1' then
305         mat1_row_content <= (others => '0');
306     elsif rising_edge(CLK) then
307         if save_mat1_row = '1' then
308             mat1_row_content <= memory_output;
309         end if;
310     end if;
311 end process;
312
313 -- Address and Memory Control
314 memory_address <= high_address & std_logic_vector(to_unsigned(row_index, 2));
315 memory_data_in <= matrix_result when matrix_result_valid = '1' else DIN & DIN & DIN & DIN;
316 memory_write <= DIN_VALID or matrix_result_valid;
317 memory_enable <= "1111" when matrix_result_valid = '1' else byte_enables;
318
319 -- Byte Enable Logic
320 byte_enable_process : process(col_index)
321 begin
322     case col_index is
323         when 0 => byte_enables <= "0001";
324         when 1 => byte_enables <= "0010";
325         when 2 => byte_enables <= "0100";
326         when 3 => byte_enables <= "1000";
327         when others => byte_enables <= (others => '0');
328     end case;
329 end process;
330
331 -- Instantiate Matrix RAM
332 matrix_ram_inst : matrix_ram
333 generic map (
334     DATA_WIDTH => 32,
335     ADDRESS_BITS => 5
336 )
337 port map (
338     RST => RST,
339     CLK => CLK,
340     DATA => memory_data_in,
341     BYTEENA => memory_enable,
342     WREN => memory_write,
343     ADDRESS => memory_address,
344     Q => memory_output
345 );
346
347 -- Instantiate Multipliers
348 multi : my_multiplier
349 generic map (
350     N => N,
351     LATENCY => LATENCY,
352     IS_SIGNED => SIGNED_MODE
353 )

```


```

352     port map (
353         CLK      => CLK,
354         DIN_VALID => save_mat2_col,
355         A        => mat1_row_content(7 downto 0),
356         B        => memory_output(7 downto 0),
357         Q        => mult1_result,
358         DOUT_VALID => mult1_valid
359     );
360
361 mult2 : my_multiplier
362     generic map (
363         N      => N,
364         LATENCY => LATENCY,
365         IS_SIGNED => SIGNED_MODE
366     )
367     port map (
368         CLK      => CLK,
369         DIN_VALID => save_mat2_col,
370         A        => mat1_row_content(15 downto 8),
371         B        => memory_output(15 downto 8),
372         Q        => mult2_result,
373         DOUT_VALID => mult2_valid
374     );
375
376 mult3 : my_multiplier
377     generic map (
378         N      => N,
379         LATENCY => LATENCY,
380         IS_SIGNED => SIGNED_MODE
381     )
382     port map (
383         CLK      => CLK,
384         DIN_VALID => save_mat2_col,
385         A        => mat1_row_content(23 downto 16),
386         B        => memory_output(23 downto 16),
387         Q        => mult3_result,
388         DOUT_VALID => mult3_valid
389     );
390
391 mult4 : my_multiplier
392     generic map (
393         N      => N,
394         LATENCY => LATENCY,
395         IS_SIGNED => SIGNED_MODE
396     )
397     port map (
398         CLK      => CLK,
399         DIN_VALID => save_mat2_col,
400         A        => mat1_row_content(31 downto 24),
401         B        => memory_output(31 downto 24),
402         Q        => mult4_result,
403         DOUT_VALID => mult4_valid
404     );
405
406 -- Summation of Products Process
407 product_summation : process(CLK, RST)
408 begin
409     if RST = '1' then
410         matrix_result <= (others => '0');
411
412         matrix_result <= (others => '0');
413         matrix_result_valid <= '0';
414         elsif rising_edge(CLK) then
415             matrix_result <= std_logic_vector(
416                 resize(signed(mult1_result), 32) +
417                 resize(signed(mult2_result), 32) +
418                 resize(signed(mult3_result), 32) +
419                 resize(signed(mult4_result), 32)
420             );
421             matrix_result_valid <= mult1_valid;
422         end if;
423     end process;
424
425 -- Assign the final RESULT output
426 RESULT <= memory_output(16 downto 0);
427
428 end architecture behave;

```

4.3 מכונות מצבים :

מבנה לוגי 1 :



המערכת מתחילה במצב INIT לאחר שהיא מקבלת פקודת reset .


אם $start_edge = '1'$ המכונה מעבירה ל FETCH_ROW כדי לאסוף שורה מהמטריצה הראשונה

לאחר איסוף שורה, המכונה מעבירה ל FETCH_COL כדי לאסוף עמודה מהמטריצה השנייה

לאחר איסוף העמודה, אם כל השורות הוקראו המכונה מעבירה ל SAVE_RESULT שבו שומרים את התוצאות שהתקבלו מהכפל. אם לא כל השורות הוקראו, המכונה ממשיכה לאסוף את שאר השורות.

אם $row_index = 3$ ו $iteration_count = 3$ וכל האיטרציות הושלמו המכונה חוזרת ל INIT לשלב הבא של חישוב.

מבנה לוגי 2 :



המערכת מתחילה במצב IDLE לאחר שהיא מקבלת פקודת RST.


אם $start_edge = '1'$ המכונה עוברת ל LOAD_FIRST_MATRIX במצב זה, המערכת טוענת את המטריצה הראשונה כאשר המטריצה הראשונה נטענה בהצלחה אם $DIN_VALID = '1'$ המכונה מעבירה ל LOAD_SECOND_MATRIX. לטעון את המטריצה השנייה לאחר טעינת המטריצה השנייה, המערכת יכולה להמתין להמשך חישוב במצב AWAIT_CALC. אם $start_edge = '1'$ המערכת עוברת למצב CALCULATE כדי לבצע את החישובים הנדרשים. אם החישוב הושלם ואין צורך במטריצה נוספת, המערכת עוברת למצב DISPLAY_RESULTS להצגת התוצאות.

לאחר הצגת התוצאות, המערכת יכולה לחזור למצב IDLE ולהמתין לתהליך חדש או לקבל פקודה נוספת.

5. תוצאות RTL viewer netlist עבור כל בלוק והרמה העליונה :

matrices_mult	(matrices_mult)
data_generator	(data_generator)
main_controller	(main_controller)
bin2bcd_12bit_sync	(bin2bcd_12bit_sync)
num_convert	(num_convert)
bcd_to_7seg	(bcd_to_7seg)
sync_diff	(sync_diff)

עבור הרמה העליונה matrices_mult :



ניתן לראות כי בתחילת הסימולציה, ניתן לראות שהאות **RSTn** שווה לאפס מה שאומר שהמערכת נמצאת במצב איפוס.

לאחר זמן, **RSTn** הופך להיות שווה ל 1 המערכת יוצאת ממצב איפוס ומתחילה לפעול.

ברגע שכל הנתונים נטענים ($\text{matrices_loaded} = 1$), המערכת מתחילה את חישוב כפל המטריצות.

ניתן לראות שעם הזמן, output_result מתחיל להשתנות ומציג את התוצאה של כפל המטריצות.

כאשר result_ready הופך ל-1, התוצאה מוכנה להצגה.


התוצאות מופיעות על תצוגות 7-segment (HEX0 - HEX3) וה-LEDs בהתאם לערכים המחושבים (bcd_units , bcd_tens , וכו').

LED_SIGN מציין את הסימן של התוצאה.


LEDS_1E4 מציג את הערך של ספרת עשרת אלפים אם נדרש.

LEDG מדליקים את נורות ה-LED המתאימות המציירות שהמערכת פועלת והתוצאה מוכנה.

עבור data_generator :





עבור sync_diff :



ניתן לראות מסימולציה הפלט מציג את השינויים באות SIG_IN לאחר הסנכרון והגזירה. וניתן לראות שהוא מפיץ פלט מסונכרן SIG_OUT רק כשהוא מזהה שינוי מתאים ב- SIG_IN .

עבור main_controller :



אפשר לראות RST מאופס לאחר פרק זמן קצר, והמודול ממשיך לפעול לפי אות השעון CLK ,

START ו-DISPLAY משפיעות על מצבי מכונת המצבים.

תוצאת החישוב מוצגת באמצעות אות ה-RESULT

מצביע על כך שכל הנתונים הנדרשים לחישוב נטענו והמערכת מוכנה להמשיך לחישוב התוצאה הסופית.

עבור bin2bcd_12bit :

bin2bcd_12bit_sync		(bin2bcd_12bit_sync)									
binIN	0000010101001010	UUUU...	1111110111111111	0000000011111010	00000000100000100	00000000100001110	00000000100011000				
ones	0100	UUUU	0011	0000							
tenths	0101	UUUU	0010	0101	0110	0111	1000				
hunderths	0011	UUUU	0000	0010							
thousands	0001	UUUU	0101	0000							
tensofthousands	0000	0000	0110	0000							
CLK	1										
reg_in	0000010101001010	UUUU...	1111110111111111	0000000011111010	00000000100000100	00000000100001110	00000000100011000				
bcd_out	00000001001101...	0000UU...	011100101000000100011	000000000001001010000	000000000001001100000	000000000001001110000	0000000000010100000				

ניתן לראות מהסימולציה שהוא מממיר המספר הבינארי 0000000011111010 שזה שווה ל 250 בבסיס עשרוני ומפריד אותו לתוך הספרות אחדות עשרות מאות אלפים עשרות האלפים כך ש באחדות מקבלים 0000 (0 בבסיס עשרוני), עשרות מקבלים 0101 (5 בבסיס עשרוני) מאות 0010 (2 בבסיס עשרוני) והשאר ממלא אפס .

עבור num_convert :

num_convert		(num_convert)									
CLK	-No Data-										
RST	-No Data-										
DIN	-No Data-	11111...	0000110111000001111	00000010100101110	00000111110100001	00001101101010001	11110100001111111				
DIN_VALID	-No Data-										
DOUT	-No Data-	00000...	0001101111000001111	0000010100101110	00001111110100001	0001101101010001	00010111110000001				
SIGN	-No Data-										

ניתן לראות מהסימולציה שהמספר החיובי נשאר אותו דבר ללא שינוי. מתוך העיגול האדום נזהה שהמספר 1111010000111111 זהו מספר שלילי בגלל ביט הסימן (1)

נהפוך את כל הביטים ונקבל 0001011110000000 נוסיף 1 למספר המהופך 0001011110000000, התוצאה היא 0001011110000001 מאחר וזה היה מספר שלילי מקבלים DOUT התוצאה המוחלטת היא 0001011110000001 שמייצג את הערך המוחלט של 6017 בעשרוני.

עבור bcd_to_7seg :

bcd_to_7seg		(bcd_to_7seg)									
BCD_IN	1001	1001	0101	1000	0111	0110	0001	0011	0111	1001	0010
SHUTDOWNn	1										
D_OUT	0010000	0010000	0010010	0000000	1111000	0000010	1111001	0110000	1111000	0010000	0100100
BCD_IN	0101	0101	0000	0111	0100	0010	0000	1001	0001	1001	0000
SHUTDOWNn	1										
D_OUT	0010010	0010010	1000000	1111000	0011001	0100100	1000000	0010000	1111001	0010000	1000000
BCD_IN	0111	0111	0000	0101	0000	0011	0000	1001	0000	0111	0000
SHUTDOWNn	1										
D_OUT	1111000	1111000	1000000	0010010	1000000	0110000	1000000	0010000	1000000	1111000	1000000
BCD_IN	0011	0011		0001	0111	0001	0100	0110			0000
SHUTDOWNn	1										
D_OUT	0110000	0110000		1111001	1111000	1111001	0011001	0000010			1000000

ניתן לראות בסימולציה כל ערך שנכנס למערכת מתורגם לערך שמסמל איזה לידים צריכים להידלק בצג שעל הערכה (הלדים נדלקים בנמוך). המוצא תלוי ב- SHUTDOWN, כלמור כאשר הוא אפס המוצא יהיה '1111111' זאת אומרת ה- 7 segment של הערכה יהיה כבוי, וכאשר '1' = SHUTDOWN המערכת תעבוד בדיוק כמו בסימולציה.

6. ניצול משאבים : ניצול משאבים עבור כל התוכנית :

Flow Summary	<<Filter>>
Flow Settings	Flow Status Successful - Wed Aug 14 15:37:31 2024
Flow Non-Default C	Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
Flow Elapsed Time	Revision Name matrices_mult
Flow OS Summary	Top-level Entity Name matrices_mult
Flow Log	Family Cyclone V
> Analysis & Synthes	Device 5CGXFC5C6F27C7
> Fitter	Timing Models Final
> Assembler	Logic utilization (in ALMs) 1,128 / 29,080 (4 %)
> Timing Analyzer	Total registers 2344
> EDA Netlist Writer	Total pins 40 / 364 (11 %)
Flow Messages	Total virtual pins 0
Flow Suppressed M	Total block memory bits 5,888 / 4,567,040 (< 1 %)
	Total DSP Blocks 4 / 150 (3 %)
	Total HSSI RX PCSs 0 / 6 (0 %)
	Total HSSI PMA RX Deserializers 0 / 6 (0 %)
	Total HSSI TX PCSs 0 / 6 (0 %)
	Total HSSI PMA TX Serializers 0 / 6 (0 %)
	Total PLLs 0 / 12 (0 %)
	Total DLLs 0 / 4 (0 %)

ניתן לראות ש- 4% = LOGIC UTILIZATION זה בגלל קוץ של LOGIC ANALYZER INTERFACE היה מוגדר, אם מסרים אותו יהיה 2%.

ניצול משאבים לכל בלוק :

Entity:Instance	ALMs needed [=A-B+C]	[A] ALMs used in final placement	[B] Estimate of ALMs recoverable by dense packing	[C] Estimate of ALMs unavailable	ALMs used fr
my_multiplier:mult3	4.0 (4.0)	4.5 (4.5)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)
my_multiplier:mult4	3.3 (3.3)	6.9 (6.9)	3.6 (3.6)	0.0 (0.0)	0.0 (0.0)
num_convert:converter_inst					
data_generator:data_generator_inst	20.7 (20.7)	24.3 (24.3)	3.6 (3.6)	0.0 (0.0)	0.0 (0.0)
sync_diff:diff_inst					
bcd_to_7seg:seg0	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:seg1	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:seg2	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:seg3	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)

[C] Estimate of ALMs unavailable	ALMs used for memory	Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
1.0 (0.0)	0.0 (0.0)	731 (22)	1287 (33)	0 (0)	0	0	4	40	0	[matrices_mult
0.0 (0.0)	0.0 (0.0)	66 (66)	39 (39)	0 (0)	0	0	0	0	0	[matrices_mult]bin2...
1.0 (0.0)	0.0 (0.0)	582 (95)	1193 (61)	0 (0)	0	0	4	0	0	[matrices_mult]mai...
1.0 (1.0)	0.0 (0.0)	487 (487)	1066 (1066)	0 (0)	0	0	0	0	0	[matrices_mult]mai...
0.0 (0.0)	0.0 (0.0)	0 (0)	18 (18)	0 (0)	0	0	1	0	0	[matrices_mult]mai...
0.0 (0.0)	0.0 (0.0)	0 (0)	16 (16)	0 (0)	0	0	1	0	0	[matrices_mult]mai...
0.0 (0.0)	0.0 (0.0)	0 (0)	16 (16)	0 (0)	0	0	1	0	0	[matrices_mult]mai...
0.0 (0.0)	0.0 (0.0)	0 (0)	16 (16)	0 (0)	0	0	1	0	0	[matrices_mult]mai...

Cyclone V: 5CGXFC5C6F27C7			
matrices_mult	1135.5 (33.7)	1518.5 (34.0)	383.5 (0.3)
sld_hub:auto_hub	63.5 (0.5)	74.5 (0.5)	11.0 (0.0)
> sld_signaltap:auto_signaltap_0	346.5 (17.2)	509.0 (45.4)	162.5 (28.2)
bin2bcd_12bit_sync:bcd_converter	52.8 (52.8)	56.5 (56.5)	3.6 (3.6)
> main_controller:controller_inst	599.2 (49.6)	800.7 (49.6)	202.0 (0.0)
num_convert:converter_inst			
data_generator:data_generator_inst	21.2 (21.2)	25.2 (25.2)	4.0 (4.0)
sync_diff:diff_inst			
bcd_to_7seg:seg0	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)

[C] Estimate of ALMs unavailable	ALMs used for memory	Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks
0.5 (0.0)	0.0 (0.0)	1132 (51)	2378 (33)	0 (0)	7296	2
0.0 (0.0)	0.0 (0.0)	90 (1)	98 (0)	0 (0)	0	0
0.0 (0.0)	0.0 (0.0)	280 (2)	1001 (114)	0 (0)	7296	2
0.0 (0.0)	0.0 (0.0)	66 (66)	39 (39)	0 (0)	0	0
0.5 (0.0)	0.0 (0.0)	584 (97)	1186 (60)	0 (0)	0	0
0.0 (0.0)	0.0 (0.0)	33 (33)	21 (21)	0 (0)	0	0
0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0

mory	Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
	1132 (51)	2378 (33)	0 (0)	7296	2	4	40	0	matrices_mult
	90 (1)	98 (0)	0 (0)	0	0	0	0	0	matrices_mult sld_...
	280 (2)	1001 (114)	0 (0)	7296	2	0	0	0	matrices_mult sld_...
	66 (66)	39 (39)	0 (0)	0	0	0	0	0	matrices_mult bin2...
	584 (97)	1186 (60)	0 (0)	0	0	4	0	0	matrices_mult mai...
	33 (33)	21 (21)	0 (0)	0	0	0	0	0	matrices_mult data...
	7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd...

7. תוצאות מעניינות של SignalTAB

בדיקה עבור לחיצת DISPLAYn:

type	Alias	Name	57	57	1	Basic AI
*		RSTn	✓	✓		
*		STARTn	✓	✓		
*		DISPLAYn	✓	✓		
C		main controller:controller inst RESULT[16..0]	✓	✓		XXXXXXXXXX
out		HEX0[6..0]	✓	✓		XXXXXXXXb
out		HEX1[6..0]	✓	✓		XXXXXXXXb
out		HEX2[6..0]	✓	✓		XXXXXXXXb
out		HEX3[6..0]	✓	✓		XXXXXXXXb
*		LED SIGN	✓	✓		
out		LEDS 1E4[3..0]	✓	✓		XXXXb
out		LEDG[3..1]	✓	✓		XXb
*		...r:controller inst main state.DISPLAY RESULTS	✓	✓		

7.1 עבור מטריצה A :

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst RESULT[16..0]	260	
	HEX0[6..0]	1000000b	
	HEX1[6..0]	0000010b	
	HEX2[6..0]	0100100b	
	HEX3[6..0]	1000000b	
	LED SIGN		
	LEDS 1E4[3..0]	0000b	
	LEDG[3..1]	101b	
	...r:controller inst main state.DISPLAY RESULTS		

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst RESULT[16..0]	270	
	HEX0[6..0]	1000000b	
	HEX1[6..0]	1111000b	
	HEX2[6..0]	0100100b	
	HEX3[6..0]	1000000b	
	LED SIGN		
	LEDS 1E4[3..0]	0000b	
	LEDG[3..1]	101b	
	...r:controller inst main state.DISPLAY RESULTS		

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	⊕ main controller:controller inst RESULT[16..0]	280	
	⊕ HEX0[6..0]	1000000b	
	⊕ HEX1[6..0]	0000000b	
	⊕ HEX2[6..0]	0100100b	
	⊕ HEX3[6..0]	1000000b	
	LED SIGN		
	⊕ LEDS 1E4[3..0]	0000b	
	⊕ LEDG[3..1]	101b	
	...r:controller inst main state.DISPLAY RESULTS		

7.2 עבור מטריצה C :

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	⊕ main controller:controller inst RESULT[16..0]	-14069	
	⊕ HEX0[6..0]	0010000b	
	⊕ HEX1[6..0]	0000010b	
	⊕ HEX2[6..0]	1000000b	
	⊕ HEX3[6..0]	0011001b	
	LED SIGN		
	⊕ LEDS 1E4[3..0]	0001b	
	⊕ LEDG[3..1]	101b	
	...r:controller inst main state.DISPLAY RESULTS		

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	⊕ main controller:controller inst RESULT[16..0]	-2571	
	⊕ HEX0[6..0]	1111001b	
	⊕ HEX1[6..0]	1111000b	
	⊕ HEX2[6..0]	0010010b	
	⊕ HEX3[6..0]	0100100b	
	LED SIGN		
	⊕ LEDS 1E4[3..0]	0000b	
	⊕ LEDG[3..1]	101b	
	...r:controller inst main state.DISPLAY RESULTS		

7.3 בדיקה עבור לחיצת RSTn:

Type	Alias	Name	59	59	Basic AI
*		RSTn	✓	✓	
*		STARTn	✓	✓	
*		DISPLAYn	✓	✓	
out		⊕ HEX0[6..0]	✓	✓	XXXXXXXXb
out		⊕ HEX1[6..0]	✓	✓	XXXXXXXXb
out		⊕ HEX2[6..0]	✓	✓	XXXXXXXXb
out		⊕ HEX3[6..0]	✓	✓	XXXXXXXXb
*		LED SIGN	✓	✓	
out		⊕ LEDS 1E4[3..0]	✓	✓	XXXXb
out		⊕ LEDG[3..1]	✓	✓	XXXb

Type	Alias	Name	12
*		STARTn	
*		DISPLAYn	
out		⊕ HEX0[6..0]	1111111b
out		⊕ HEX1[6..0]	1111111b
out		⊕ HEX2[6..0]	1111111b
out		⊕ HEX3[6..0]	1111111b
*		LED SIGN	
out		⊕ LEDS 1E4[3..0]	0000b
out		⊕ LEDG[3..1]	001b
*		...r:controller inst main state.DISPLAY RESULTS	

7.3 בדיקה עבור לחיצת STARTn:

Type	Alias	Name	59	59	Basic AI
*		RSTn	✓	✓	
*		STARTn	✓	✓	
*		DISPLAYn	✓	✓	
out		⊕ main controller:controller inst RESULT[16..0]	✓	✓	XXXXXXXXXXb
out		⊕ HEX0[6..0]	✓	✓	XXXXXXXXb
out		⊕ HEX1[6..0]	✓	✓	XXXXXXXXb
out		⊕ HEX2[6..0]	✓	✓	XXXXXXXXb
out		⊕ HEX3[6..0]	✓	✓	XXXXXXXXb
*		LED SIGN	✓	✓	
out		⊕ LEDS 1E4[3..0]	✓	✓	XXXXb
out		⊕ LEDG[3..1]	✓	✓	XXXb
*		main controller:controller inst main state.IDLE	✓	✓	
*		...ontroller:controller inst main state.WAIT CALC	✓	✓	
*		...r:controller inst main state.DISPLAY RESULTS	✓	✓	

לחיצה ראשונה:

Alias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	⊕ main controller:controller inst RESULT[16..0]	250	
	⊕ HEX0[6..0]	1000000b	
	⊕ HEX1[6..0]	0010010b	
	⊕ HEX2[6..0]	0100100b	
	⊕ HEX3[6..0]	1000000b	
	LED SIGN		
	⊕ LEDS 1E4[3..0]	0000b	
	⊕ LEDG[3..1]	101b	
	main controller:controller inst main state.IDLE		
	...ontroller:controller inst main state.WAIT CALC		
	...r:controller inst main state.DISPLAY RESULTS		

לחיצה שנייה:

rig @ 2024/09/04 17:57:56 (0:0:8.2 elapsed)		click to insert time bar	
ias	Name	12	1
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst RESULT[16..0]	250	
	HEX0[6..0]	1111111b	
	HEX1[6..0]	1111111b	
	HEX2[6..0]	1111111b	
	HEX3[6..0]	1111111b	
	LED SIGN		
	LEDS 1E4[3..0]	0000b	
	LEDG[3..1]	001b	
	main controller:controller inst main state.IDLE		
	...ontroller:controller inst main state.WAIT CALC		
	...r:controller inst main state.DISPLAY RESULTS		

לחיצה שלישית:

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst RESULT[16..0]	-9724	
	HEX0[6..0]	1111111b	
	HEX1[6..0]	1111111b	
	HEX2[6..0]	1111111b	
	HEX3[6..0]	1111111b	
	LED SIGN		
	LEDS 1E4[3..0]	0000b	
	LEDG[3..1]	011b	
	main controller:controller inst main state.IDLE		
	...ontroller:controller inst main state.WAIT CALC		
	...r:controller inst main state.DISPLAY RESULTS		

לחיצה רבעית:

ias	Name	12	13
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst RESULT[16..0]	-6017	
	HEX0[6..0]	1111000b	
	HEX1[6..0]	1111001b	
	HEX2[6..0]	1000000b	
	HEX3[6..0]	0000010b	
	LED SIGN		
	LEDS 1E4[3..0]	0000b	
	LEDG[3..1]	101b	
	main controller:controller inst main state.IDLE		
	...ontroller:controller inst main state.WAIT CALC		
	...r:controller inst main state.DISPLAY RESULTS		


המערכת נמצאת במטריצה A ומציגה תוצאה של 250 על תצוגות ה-segment.7-

תצוגות HEX0 עד HEX3 מציגות את הספרות 0, 2, 5 ו-0 לפי הקודים הבינאריים המתאימים.

נורות LED: LEDG [3..1] מציגות 101b ה-LED הראשון והשלישי דולקים, השני כבוי. LED_SIGN מראה ערך 0, שמציין שהתוצאה חיובית.

מכונת המצבים עוברת בין `st_idle`, `st_wait_for_calculate` ו `st_display`-המערכת מתחילה במצב המתנה, מחכה לחישוב ואז מציגה את התוצאה.

8. סרטון:



סיכום:

אפשר להגיד שהצלחנו לאמת את כל הסימולציות עשינו את המשימות כמו שצריך.