

# התקנים לוגיים מתוכנתים 31551

#### דוח מסכם

#### מגישות:

היבא חמדאן גנא שלבי מריה נחלה

6/09/2024 <u>: תאריך הגשה</u>

מחלקה: הנדסת חשמל ואלקטרוניקה

שם המדריך: דייר פאדל טריף

## תוכן העניינים

דרישות תכן	.1
קיצור לפעולת הבלוקים	.2
6-10matrices_mult מימוש הרמה העליונה	.3
6 מבנה לוגי	
7-9VHDL מימיוש הקוב בשפת 3.2	
10 Pin Planner 3.3	
11-16	.4
11. מבנה לוגי	
3.2 מימיוש הקוב בשפת VHDL	
16 מכונת מצבים מתוכנתים	
16-20 Viewer netlist RTL עבור כל בלוק	.5
ניצול משאבים :	.6
תוצאות ניתוח Timming	.7
23-24 signalTAB תוצאות מעניינות של	.8
23 A מטריצה 8.1	
24	
24RST 8.2	
25	.9
סיכום	.10

#### 1. דרישות תכן:

המערכת מופעלת משעון יחיד של MHz50.

- מגיע מהלחצן שברכבה - RESET — active low כניסה - לחצן

ימיט בכל LEDG(1) יהיו כבויים למעט אינות אנב כל ה-LEDs יהיו מצב מערכת. מצב המערכת. מצב כל ה-REDG אחד ממצבי המערכת.

לחיצה ראשונה על לחצן STARTn גורמת לבלוק data\_generator גורמת שני המטריצות.

קצב הצגת 16 האיברים בכל מטריצה הוא תוצאה ללחיצה הראשונה ולאחר כל 16 האיברים של המטריצה קדימה או אחורה המערכת עוצרת ומחכה ללחיצה נוספת.

בזמן קבלת המטריצות המערכת מתעלמת מלחיצות על הלחצנים DISPLAYn-1 STARTn.

127- גודל המטריצות x44 כאשר כל איבר במטריצה הוא מספר של x44 (מספרים מוסומנים בין x44 ל+127).

התוצאה תרשם בזיכרון בסדר שהוכן בזיכרון לאחר קבלת תוצאות המטריצות, המערכת תעבור לתצוגת התוצאות.

אם לחצן STARTn נלחץ שוב במהלך תצוגת התוצאות, המערכת תמשיך להתעלם מלחיצות על הלחצנים STARTn נלחץ שוב במהלך הצוגת התוצאות,

המערכת תפעל בסבב של שתי מטריצות ותתקבלנה תוצאות גם אם היא לא לחוצה בזמן כתיבת תוצאות.

 ${
m LED}$ ותצוגת LED לחיצה על לחצן אחר תגרום לשינוי תצוגת מצב המערכת על ה-

במהלך קבלת המטריצות, לחיצה על לחצן אחר לא תגרום לשינוי תצוגת מצב המערכת על ה-LED ותצוגת seg-n7 ותצוגת.

לאחר שהתוצאה הראשונה של המטריצות תתקבל ותוצג, תופעל לחיצה נוספת שתפעיל את התצוגה הבאה.

במצב תצוגת המטריצות המערכת חוזרת לתצוגת מצב המערכת על DISPLAYn-1 STARTn.

המערכת תמשיך בתצוגה זו עד אשר תתקבל תוצאה ברורה (אין אפשרות לבצע קריאת זיכרון וכתיבה לזיכרון בו זמנית).


במהלך הצגת התוצאה המערכת מציגה את התוצאה באמצעות הלחצנים במטריצה של seg-n7.

לחיצה על כל לחצן אחר תגרום להצגת התוצאה באופן אוטומטי.

לחיצה נוספת על לחצן STARTn תגרום להפסקת התצוגה ולהפעלת המערכת מחדש לתחילת התהליך.


### 2. קיצור לפעולת הבלוקים שקיבלנו מד"ר פאדל:

### : bcd\_to\_7seg מימוש הבלוק




הקוד ממיר ערך BCD בן 4 ביט (0-9) לתצוגת 7 סגמנטים על ידי קביעת אילו סגמנטים ידלקו עבור כל ספרה.

### : data\_generator מימוש הבלוק




הבלוק מתפקד כגנרטור נתונים שמייצר ומעביר נתונים מחוץ לרכיב בצורה מאורגנת ומבוקרת, כאשר כל פעם שמתקבל DATA\_REQUEST, הוא שולח סדרה של נתונים מהמטריצות שלו דרך האות DOUT.

### :bin2bcd\_12bit מימוש הבלוק



ממיר מספר בינארי בגודל 16 סיבית (12 סיביות לוגיות בלבד) לפורמט BCD שם 5 ספרות ממיר מספר בינארי בגודל (21 סיבית עשרות, ויחידות). (כולל עשרות אלפים, אלפים, מאות, עשרות, ויחידות).

### :num\_convert מימוש הבלוק



הרכיב לוקח מספר בינארי עם סימן, מפריד את הסימן וממיר את המספר לחיובי, ומוציא את התוצאה יחד עם הסימן המקורי.

### :synic\_diff מימוש הבלוק



הרכיב מסנכרן אות כניסה אסינכרוני עם שעון המערכת ומפיק פלט שמציין שינוי באות בהתאם להגדרה.

### :matrix\_ram מימוש הבלוק

```
CLK Q[data_width-1..0]

RST

DATA[data_width-1..0]


WREN

ADDRESS[address_bits-1..0]

BYTEENA[data_width/8-1..0]
```

הקוד מייצג רכיב זיכרון RAM שניתן לכתוב ולקרוא ממנו נתונים על פי כתובת.


## :my\_multiplier מימוש הבלוק



הרכיב מבצע כפל בין שני מספרים בינאריים.


### : matrices\_mult ממיוש הרמה העליונה

📅 matrices mult ै



הקוד מגדיר מערכת בשם matrices\_mult, שמבצעת כפל מטריצות ומציגה את התוצאה על הקוד מגדיר מערכת בשם matrices\_mult, שמבצעת כפל מטריצות 7-segment7 ו-LEDs. המערכת כוללת מספר רכיבים עיקריים, כולל בקר ראשי BCD, ממיר בינארי ל-BCD, וממיר BCD, וממיר לתצוגת 7-segment לתצוגת

### : מבנה לוגי



### : matrices mult.vhd קובץ 3.2

```
library ieee;
             use ieee.std_logic_1164.all;
 3
             use ieee.numeric_std.all;
 4
 5
          ☐ -- Entity Declaration: matrices_mult
 6
7
8
             -- This module handles matrix multiplication and displays the result on 7-segment displays and LEDs.
          entity matrices_mult is port (
                       RSTn
                                      : in std logic;
                                                                                   -- Asynchronous reset (active low)
                       CLK
                                      : in std logic;
                                                                                   -- System clock
                       STARTn
                                      : in std logic;
                                                                                   -- Start signal (active low)
                                     : in std_logic;
                                                                                   -- Display enable signal (active low)
                       DISPLAYn
13
                       HEX0
                                      : out std_logic_vector(6 downto 0); -- 7-segment display for units digit
14
                       HEX1
                                      : out std_logic_vector(6 downto 0); -- 7-segment display for tens digit
                                      : out std_logic_vector(6 downto 0);-- 7-segment display for hundreds digit
15
                       HFX2
                                      : out std_logic_vector(6 downto 0);-- 7-segment display for thousands digit
16
17
18
                       HEX3
                       LEDS 1E4
                                   : out std_logic_vector(3 downto 0);-- LED display for ten thousands digit
                       LED_SIGN : out std_logic;
                                                                                  -- LED to indicate the sign of the result
19
                       LEDG
                                      : out std_logic_vector(3 downto 1) -- General-purpose LEDs
20
21
           Lend entity matrices mult;
22
23
          -- Architecture Declaration: structured
24
             -- This architecture implements the matrix multiplication and its display logic.
25
          architecture structured of matrices_mult is
26
27
28
                   -- Intermediate signals for component connections
                  signal req_data
                                           : std_logic;
                                                                                         -- Data request signal
29
30
                                               : std_logic_vector(7 downto 0); -- Input data from data generator
                  signal input_data
                                                                                        -- Valid data signal
                  signal valid data
                                               : std_logic;
                  signal output_result : std_logic_vector(16 downto 0); -- Output result from controller
signal result_ready : std_logic; -- Result ready signal
32
                  signal matrices_loaded : std_logic;
                                                                                         -- Matrices loaded signal
                                            : std_logic_vector(3 downto 0); -- BCD digit for units
: std_logic_vector(3 downto 0); -- BCD digit for tens
34
                  signal bcd units
35
                   signal bcd_tens
                  signal bcd hundreds : std logic_vector(3 downto 0); -- BCD digit for hundreds
signal bcd_thousands : std_logic_vector(3 downto 0); -- BCD digit for thousands
36
37
                   signal bcd_ten_thousands: std_logic_vector(3 downto 0); -- BCD digit for ten thousands
38
                  signal hex_display0 : std_logic_vector(6 downto 0); -- 7-segment output for units digit
signal hex_display1 : std_logic_vector(6 downto 0); -- 7-segment output for units digit
signal hex_display2 : std_logic_vector(6 downto 0); -- 7-segment output for hundreds digit
signal hex_display3 : std_logic_vector(6 downto 0); -- 7-segment output for thousands digit
signal num_sign : std_logic; -- Signal for the sign of the number
39
40
41
42
43
                                                                                         -- Signal for the sign of the number
                  signal processed_data : std_logic_vector(15 downto 0); -- Processed data signal signal out : std_logic; -- Synchronized signal or signal is_negative : std_logic; -- Sign bit for the result
44
45
                                                                                         -- Synchronized signal output
46
                                                                                         -- Sign bit for the result
47
                   signal positive_result : std_logic_vector(15 downto 0); -- Positive part of the result
48
49
                   -- Component Declaration: main_controller
          自上目目
50
                   -- Handles the core functionality of matrix multiplication.
51
52
53
54
55
56
                   component main_controller
                       port (
                                                : in std_logic;
: in std_logic;
: in std_logic;
: in std_logic;
                            RST
                                                                                              -- Reset signal
                             CLK
                                                                                              -- System clock
                             START
                                                                                              -- Start signal
                             DISPLAY
                                                                                              -- Display enable signal
                                               : in std_logic_vector(7 downto 0); -- Data input
: in std_logic; -- Data valid
                             DIN
                             DIN VALID
                                                                                              -- Data valid signal
                             DATA_REQUEST
                                                                                              -- Data request signal
                                               : out std_logic;
```

```
DATA_REQUEST : out std_logic; -- Data request signal
RESULT : out std_logic_vector(16 downto 0); -- Multiplication result
RESULTs_READY : out std_logic; -- Result ready signal
GOT_ALL_MATRICES: out std_logic -- Signal indicating all matrices are loaded
                                                                           DATA_REQUEST
RESULT
612
634
656
667
772
773
775
777
880
881
883
884
889
991
992
994
995
996
997
1001
1103
1103
1103
1103
11113
1115
1117
                                                -- Component Declaration: data_generator
-- Generates the input data for matrix multiplication.

component data_generator

port (

    RST : in std_logic; -- Reset signal
    CLK : in std_logic; -- System clock
    DATA_REQUEST: in std_logic; -- Data request signal
    DOUT : out std_logic_vector(7 downto 0); -- Data output
    DOUT_VALID : out std_logic -- Data valid signal
);
                                                end component;
                                                t (

CLK : in std_logic; -- System clock
binIN : in std_logic_vector(15 downto 0); -- BCD output for ones
ones : out std_logic_vector(3 downto 0); -- BCD output for ones
tenths : out std_logic_vector(3 downto 0); -- BCD output for tens
hunderths : out std_logic_vector(3 downto 0); -- BCD output for hundreds
thousands : out std_logic_vector(3 downto 0); -- BCD output for hundreds
tensofthousands : out std_logic_vector(3 downto 0) -- BCD output for thousands
                                                 -- Component Declaration: bcd_to_7seg
-- Converts a BCD digit to a 7-segment display format.

component bcd_to_7seg

port (

BCD_IN : in std_logic_vector(3 downto 0); -- BCD input

SHUTDOWNN : in std_logic; -- Shutdown signal (active low)

D_OUT : out std_logic_vector(6 downto 0) -- 7-segment display output

);
                          中星
                                                                   omponent;
                                                -- Component Declaration: num_convert
-- Converts a 17-bit signed number to a 16-bit signed number and extracts the sign.
component num_convert

port

RST : in std_logic; -- Reset signal
CLK : in std_logic; -- System clock
DIN : in std_logic_vector(16 downto 0); -- Data input
DIN VALID : in std_logic_vector(16 downto 0); -- Data valid signal
DOUT : out std_logic_vector(15 downto 0); -- Data output
SIGN : out std_logic -- Sign output

... Sign output
                                                 -- Component Declaration: sync_diff
-- Synchronizes the result ready signal.
component sync diff
                                                           generic (
   G_DERIVATE_RISING_EDGE : boolean := true;
   G_SIG_IN_INIT_VALUE : std_logic := '0';
   G_RESET_ACTIVE_VALUE : std_logic := '0'
                                                                                                                                                                                                                                    -- Initial value of the signal input
-- Reset active value
                                                          port (
    CLK : in std_logic; -- System clock
    RST : in std_logic; -- Reset signal
    SIG_IN : in std_logic; -- Signal input
    SIG_OUT : out std_logic -- Signal output
126
127
128
129
130
131
                                  begin
132
133
134
135
136
137
140
141
143
144
145
147
148
150
151
152
154
155
156
161
162
163
166
167
167
                                               -- Data Generator Instantiation data_generator_inst: data_generator
                                                         port map (

RST => not RSTn, -- Active-low reset

CLK => CLK, -- System clock

DATA_REQUEST=> req_data, -- Data request signal

DOUT => input_data, -- Data output

DOUT_VALID => valid_data -- Data valid signal
                                                    - Main Controller Instantiation
                                              controller_inst: main_controller
port map (
RST => not RS
                                                                      TREST => not RSTn, -- Active-low reset

CLK => CLK, -- System clock
START => not STARTn, -- Active-low start signal
DISPLAY -- Active-low display enable signal
DATA_REQUEST => req_data, -- Data request signal
DIN -- input_data, -- Data input
DIN VALID => valid_data, -- Data input
RESULT => output_result, -- Multiplication result
RESULTS_READY => result_ready, -- Result_ready signal
GOT_ALL_MATRICES=> matrices_loaded -- Matrices_loaded signal
                                                                                                                      => not RSTn,
                                                                                                                                                                              -- Active-low reset
                                                  - Process to handle sign detection and result conversion
                                              process(output_result)
begin
                                                          is_negative <= output_result(16); -- Assign the sign bit to the is_negative signal
                                                          result (= 0 toput_result(16) is
when '1' => -- If the sign bit is 1, the result is negative
    positive_result <= std_logic_vector((-signed(output_result(15 downto 0)))); -- Convert to positive
    when others => -- If the sign bit is 0, the result is positive
    positive_result <= output_result(15 downto 0); -- No modification needed
end case;</pre>
                                               end process;
169
170
171
172
173
174
175
                                                  - Binary to BCD Conversion
                                                bcd_converter: bin2bcd_12bit_sync
                                                          port map (
CLK
                                                                                                                      => CLK,
                                                                                                                      => CLK, -- System clock

=> positive_result, -- Binary input

=> bcd_units, -- BCD output for units

=> bcd_tens, -- BCD output for tens
                                                                      binIN
                                                                       ones
                                                                        tenths
```

```
hunderths => bcd_hundreds, -- BCD output for hundreds
thousands => bcd_thousands, -- BCD output for thousands
tensofthousands => bcd_ten_thousands -- BCD output for ten thousands
181
182
                                    - Convert Result to Displayable Number
                                converter_inst: num_convert
port map (

RST => not RS'
183
                                                                      => not RSTn,
                                                                                                                    -- Active-low reset
                                                RSI => not RSII, -- ACTIVE-low reset

CLK => CLK, -- System clock

DIN => output_result, -- Data input

DIN_VALID => result_ready, -- Data valid signal

DOUT => processed_data, -- Processed data output

SIGN => num_sign -- Sign output
186
187
188
189
190
                                                SIGN
191
192
193
                               -- BCD to 7-Segment --
seg0: bcd_to_7seg
port map (
BCD_IN => bcd_units,
SHUTDOWNN => RSIN,
OUT => hex_display0
194
195
196
                                                                                                                   -- BCD input for units
197
198
                                                                                                                   -- Shutdown signal (active low)
-- 7-segment display output for units
200
                                seg1: bcd to 7seg
                                    g1: bcd_to_.sc,

port map (

BCD_IN => bcd_tens,

SHUTDOWNn => RSTn,

D OUT => hex_display1
202
203
204
                 申
                                                                                                                   -- BCD input for tens
                                                                                                                  -- Shutdown signal (active low)
-- 7-segment display output for tens
205
207
208
                                seg2: bcd_to_7seg
                                     port map (

BCD_IN => bcd_hundreds,

SHUTDOWNN => RSTn,

D_OUT => hex_display2
                 中
                                                                                                                  -- BCD input for hundreds
-- Shutdown signal (active low)
-- 7-segment display output for hundreds
210
211
212
                                       D_OUT
213
214
215
                               seg3: bcd_to_7seg
port map (
    BCD_IN => bcd_thousands, -- BCD input for thousands
    SHUTDOWNn => RSTn, -- Shutdown signal (active low)
    D_OUT => hex_display3 -- 7-segment display output for thousands
216
217
218
219
220
221
                                   - Synchronize Result Ready Signal
                                diff_inst: sync_diff

generic map (

G_DERIVATE_RISING_EDGE => true, -- Derivative on rising edge

G_SIG_IN_INIT_VALUE => '0', -- Initial value of signal input

G_RESET_ACTIVE_VALUE => '0' -- Reset active value
223
224
225
                 中
227
228
229
230
231
                                         port map (
                                                t map (

CLK => CLK, -- System clock

RST => RSTn, -- Reset signal


SIG_IN => result_ready, -- Signal input

SIG_OUT => signal_out -- Signal output
                                             CLK
RST
232
234
                                 -- Process for handling the display and LED output assignments process(CLK, RSTn)
                                 begin
if RSTn = '0' then
239
240
241
242
                                        256
257
                                                 else
    -- Default to turning off the display if the result is not ready
HEXO <= (others => '1');
HEX1 <= (others => '1');
HEX2 <= (others => '1');
HEX3 <= (others => '1');
LEDS_IE4 <= (others => '0');
LED_SIGN <= '0';
end if;
if:</pre>
                                -- Assign LED status indicators
LEDG(3) <= result ready; -- LED indicating the result is ready
LEDG(2) <= matrices_loaded; -- LED indicating matrices are loaded
LEDG(1) <= '1'; -- Always on LED (indicates system is operational)
269
270
271
272
273
```

end architecture structured;


### : Pin Planner 3.3

### Top View - Wire Bond Cyclone V - 5CGXFC5C6F27C7



■ DISPLAYN Input PIN_Y15 4A B4A_NO PIN_Y15 1.2 V 8mA	nAult) Ault)	
	Ault)	1 (default)
# HEX0[5] Output PIN_Y19 4A B4A_N0 PIN_Y19 1.2 V 8mA	Ault)	1 (default)
	Ault)	1 (default)
₩ HEX0[3] Output PIN_W18 4A B4A_N0 PIN_W18 1.2 V 8mA	Ault)	1 (default)
# HEX0[2] Output PIN_V17 4A B4A_N0 PIN_V17 1.2 V 8mA	Ault)	1 (default)
# HEX0[1] Output PIN_V18 4A B4A_N0 PIN_V18 1.2 V 8mA	Ault)	1 (default)
■ HEX0[0] Output PIN_V19 4A B4A_N0 PIN_V19 1.2 V 8mA	Ault)	1 (default)
# HEX1[6] Output PIN_AF24 4A B4A_N0 PIN_AF24 1.2 V 8mA	Ault)	1 (default)
# HEX1[5] Output PIN_AC19 4A B4A_NO PIN_AC19 1.2 V 8mA	Ault)	1 (default)
# HEX1[4] Output PIN_AE25 4A B4A_N0 PIN_AE25 1.2 V 8mA	Ault)	1 (default)
	-	1 (default)
		1 (default)
	_	1 (default)
## HEX1[0] Output PIN AA18 4A B4A NO PIN AA18 1.2 V 8mA	Ault)	1 (default)
	mAult)	1 (default)
	•	1 (default)
	•	1 (default)
		1 (default)
	•	1 (default)
	•	1 (default)
		1 (default) 1 (default)
		1 (default)
		1 (default)
		1 (default)
	•	1 (default)
	•	1 (default)
■ HEX3[0] Output PIN Y24 5A B5A NO PIN Y24 3.3VTTL 16n	mAult)	1 (default)
LED_SIGN Output PIN_H9 8A B8A_N0 PIN_H9 2.5 V 12m	mAult)	1 (default)
■ LEDG[3] Output PIN_E9 8A B8A_NO PIN_E9 2.5 V 12m	nAult)	1 (default)
□ LEDG[2] Output PIN_D8 8A B8A_N0 PIN_D8 2.5 V 12m	mAult)	1 (default)
□ LEDG[1] Output PIN_K6 8A B8A_N0 PIN_K6 2.5 V 12m	mAult)	1 (default)
■ LEDS_1E4[3] Output PIN_J10 8A B8A_N0 PIN_J10 2.5 V 12m	mAult)	1 (default)
	nAult)	1 (default)
■ LEDS_1E4[1] Output PIN_K8 8A B8A_NO PIN_K8 2.5 V 12m	mAult)	1 (default)
\$\times LEDS_1E4[0] \text{ Output PIN_K10 8A B8A_NO PIN_K10 2.5 V 12m}	nAult)	1 (default)
₽ RSTn Input PIN_P11 3B B3B_NO PIN_P11 1.2 V 8mA	Ault)	
	Ault)	

#### 4. מימוש הבלוק main\_controller:




הבלוק main\_controller הוא רכיב הבקרה המרכזי של המערכת, והוא אחראי על ניהול כל תהליך כפל הבלוק המטריצות והצגת התוצאות על תצוגות 7-segment ו-LEDs. הבלוק מקבל את הפקודות מהמשתמש באמצעות לחצנים (START, DISPLAY) לאחר שעוברים תהליך של סנכרון וזיהוי עליות אותות, ופועל בהתאם לפקודות שניתנו, הבלוק שולח פולס של DATA\_REQUEST לבלוק מלמוף בלוק שולח פולס של את נתוני המטריצות. לאחר מכן, הבלוק מתחיל לקלוט את המידע ולהעבירו לזיכרון פנימי לשימוש בחישובים. טוען שתי מטריצות בזיכרון, אחת אחרי השנייה. במהלך שלב זה, הבלוק מעדכן מונים ואינדקסים כדי לעקוב אחרי מיקומי המידע בזיכרון ולוודא שכל הנתונים נטענים בצורה נכונה. עם סיום טעינת המטריצות, הבלוק מאותת באמצעות GOT\_ALL\_MATRICES שהמטריצות נטענו בהצלחה.

הבלוק מנהל את פעולת רכיבי הכפל (my\_multiplier) ומוודא שכל תוצאת כפל נשמרת בצורה נכונה בזיכרון

על תצוגות 7-segment והפעלת נורות LED חיווי בהתאם למצב הנוכחי של התוצאה המחושבת. במידה ותלבדקת נמצאה כלא תקינה, תידלק נורת חיווי אדומה (LED\_SIGN).

כאשר כל המידע מוצג והתהליך מסתיים, לחיצה נוספת על לחצן ההתחלה (START) מאפסת את המערכת ומכבה את כל נורות החיווי (לדים ירוקים ואדום), ומחזירה את המערכת למצב המתנה (IDLE).

### : מבנה לוגי



### : main controller.vhd קובץ 4.2

```
-- import necessary inth ilbraries library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all;
        -- Entity declaration for the main_controller module
entity main_controller is
port (
    RST : in std_logic; -- Reset
                                                                                             std_logic: -- Reset signal
std_logic: -- System clock signal
std_logic: -- Start signal
std_logic: -- Start signal
std_logic: -- Display signal
std_logic: -- Display signal
std_logic: -- Data input valid signal
std_logic: -- Signal indicating that the results are ready
std_logic: -- Signal indicating that the result are ready
std_logic: -- Signal requesting more data
std_logic: -- Signal indicating that all matrices have been loaded
std_logic --- Signal indicating that all matrices have been loaded
                                  RST : in
CLK : in
START : in
DISPLAY : in
DIN VALID : in
DIN VALID : in
DATA_REQUEST : out
DATA_REQUEST : out
GOT_ALL_MATRICES : out
       -- Architecture definition for the main_controller module architecture behave of main_controller is
                      -- Constants for internal use

constant N : integer := 8; -- Width of the data for multipliers

constant NUM_ELEMENTS : integer := 16; -- Number of elements in each matrix

constant LATENCY : integer := 2; -- Latency for the multipliers

constant SIGNED_MODE : boolean := true; -- Indicates whether the multipliers should use signed data
                         -- State Definitions for the finite state machines (FSM)
type main_state_type is (IDLE, LOAD_FIRST_MATRIX, LOAD_SECOND_MATRIX, WAIT_CALC, CALCULATE, DISPLAY_RESULTS);
type calc_state_type is (INIT, FETCH_ROW, FETCH_COL, SAVE_RESULT);
                         -- Component definition for the my_multiplier used for matrix multiplication component my_multiplier is generic (
        串
                                            integer := 8; -- Data width
LATENCY : integer range 1 to 8 := 1; -- Latency of the multiplier
IS_SIGNED : boolean := false -- Whether the multiplier is signed (+/-)
                                            tt (
CLK : in std_logic; -- Clock signal
DIN_VALID : in std_logic; -- Data valid signal
A _ : in std_logic_vector(N-1 downto 0); -- Matrix A & Matrix B
B : in std_logic_vector(N-1 downto 0);
Q : out std_logic_vector(N+2-1 downto 0); -- Multiplication result
DOUT_VALID : out std_logic
                        -- Component definition for the matrix_ram used for storing matrix data component matrix_ram is generic (

DATA_WIDTH: integer:= 8; -- Data width for memory ADDRESS_BITS: integer:= 6 -- Number of address bits for memory ):
        串
       阜
                                                                       : in std_logic; -- Reset signal
                                      CLK : in std_logic; -- Clock signal
WREN : in std_logic; -- Write enable signal
DATA : in std_logic_vector(DATA_WIDTH-1 downto 0); -- Data input
BYTEENA : in std_logic_vector(OATA_WIDTH-8)-1 downto 0); -- Byte enable input
ADDRESS : in std_logic_vector(ADDRESS_BITS-1 downto 0); -- Memory address input
Q : out std_logic_vector(DATA_WIDTH-1 downto 0) -- Data output
               );
end component;
-- Internal signals
signal main_state
signal calc_state
signal data_counter
signal row_index
signal col_index
signal byte_enables
signal memory enable
              Process to detect rising edges of START and DISPLAY signals (תהליך לזיהוי עליות באותות START --DISPLAY)
- Process to detect litting that it is to process (CLK)

process (CLK)

variable display_latched : std_logic := '0'; -- Variable to track the previous state of DISPLAY

variable start_latched : std_logic := '0'; -- Variable to track the previous state of START
    variable variable
begin
| if rising edge(CLK) then
| if RST = '1' then -- Active high asynchronous Reset
| -- Reset both edge detection signals and previous state signals
| display_edge <= '0';
| display_prev <= '0';
| display_latched := '0';</pre>
                                 start_edge <= '0';
start_prev <= '0';
start_latched := '0';</pre>
                           -- Edge detection for DISPLAY signal
if DISPLAY = '1' and display latched = '0' then
```

```
display_edge <= '1'; -- Rising edge detected for DISPLAY else | display_edge <= '0'; end if; end if; display_latched := DISPLAY; -- Update the latched value display_prev <= display_latched; -- Maintain previous state tracking
                        中中
                                      -- Main FSM Process to control the staprocess(CLK, RST)

begin

if RST = '1' then

anin_state <= IDLE;

calc_state <= INIT;

DATA_REQUEST <= '0';

data_counter <= 0;

row_index <= 0;

col_index <= 0;

high_address <= "000";

iteration_count <= 0;

save_matl_row <= '0';

save_matl_col <= '0';

result_available <= '0';

GOT_ALL_MATRICES <= '0';

RESULTS_READY <= '0';

elsif_rising_edge(CLK) then

-- Default_signal_assignments
DATA_REQUEST <= '0';

save_matl_row <= '0';

save_matl_row <= '0';

save_matl_col <= '0';

save_matl_col <= '0';
                                         -- Main FSM Process to control the state of the main_controller process(CLK, RST)
                       卓
                                                             -- Main FSM state transitions
case main_state is
when IDLE =>
if start_edge = '1' then
main_state <= LOAD_FIRST_MATRIX;
DATA_REQUEST <= '1';
end if;
                                                                                 -- Reset indices and counters
row_index <= 0;
col_index <= 0;
iteration_count <= 0;</pre>
                                                                         main_state <= LOAD_SECOND_MATRIX;
                                                                                                      data_counter <= 0;
DATA_REQUEST <= '1';</pre>
                       阜
                                                                                           | DATA_REQUEST <= 1 ,
else | data_counter <= data_counter + 1;
end if;
                                                                                          if col_index = 3 then
  col_index <= 0;
  if row_index = 3 then
    row_index <= 0;
  else</pre>
                       þ
                       占
                                                                                                     row_index <= row_index + 1;
end if;</pre>
190
191
                                                                                   col_index <= col_index + 1;
end if;
                       占
high_address <= "000";
                                                                       when LOAD_SECOND_MATRIX =>
if DIN_VALID = '1' then
if data_counter = NUM_ELEMENTS - 1 then
main_state <= WAIT_CALC;
GOT_ALL_MATRICES <= '1';
data_counter <= 0;
else
                                                                                           else
data_counter <= data_counter + 1;
                                                                                           -- Update row and column indices
if row_index = 3 then
  row_index <= 0;
  if col_index = 3 then
  | col_index <= 0;
  else
  | col_index <= col_index + 1;
  end if;
else
  row_index <= row_index + 1;
                       中
                                                                                    else row_index <= row_index + 1;
end if;
igh of:
                                                                                 high_address <= "001";
                                                                       when WAIT_CALC =>
    -- Prepare for calculation
    row_index <= 0;
    high_address <= "000";
    if start_edge = '1' then
        main_state <= CALCULATE;
        calc_state <= FETCH_ROW;
end if;
                                                                        when CALCULATE =>
                                                                                n CALCULATE =>
-- Calculation FSM state transitions
case calc_state is
when FETCH_ROW =>
calc_state <= FETCH_COL;
                       占
```

display edge <= '1'; -- Rising edge detected for DISPLAY


```
calc_state <= FETCH_COL;
                                                                                     high_address <= "001"
row_index <= 0;
save_mat1_row <= '1';
                                                                             when FETCH COL =>
                                                                                     if row_index = 3 then
    calc_state <= SAVE_RESULT;
    row_index <= 0;
    high_address <= '1' & std_logic_vector(to_unsigned(iteration_count, 2));</pre>
245
246
247
248
249
250
                                                                                     else
                                                                                      row_index <= row_index + 1;
end if;</pre>
                                                                                      save_mat2_col <= '1';
                                                                             when SAVE_RESULT =>
if row_index = 3 then
if iteration_count = 3
calc_state <= INIT;
251
                                                                                                                                           3 then
                                                                                             catc_state : ....
else
  iteration_count <= iteration_count + 1;
  calc_state <= FETCH_ROW;
  high_address <= "000";
  row_index <= iteration_count + 1;</pre>
257
258
259
260
261
262
263
                                                                                     row_index <= row_index + 1;
end if;</pre>
264
265
266
267
268
                                                                             when INIT =>
                                                                                     main_state <= DISPLAY_RESULTS;
result_available <= '1';
GOT_ALL_MATRICES <= '0';</pre>
                                                                                     row_index <= 0;
high_address <= "100";</pre>
269
270
271
272
273
274
275
276
277
280
281
282
283
284
285
286
                                                                    end case:
                                                            when DISPLAY_RESULTS =>
                                                                   -- Display the results
if display_edge = '1' then
if row_index = 3 then
if unsigned(high_address(1 downto 0)) = 3 then
high_address <= "100";
else
                                                                                     else
| high_address <= std_logic_vector(unsigned(high_address) + 1);
end if;</pre>
                   上中
                                                                                     row_index <= 0;
                                                                             else
                                                                   else
    row_index <= row_index + 1;
end if;
end if;
ent if;
start_edge = '1' then
    main_state <= IDLE;</pre>
                                                                     result_available <= '0';
end if;
                                                   end case;
                                                   -- Update the RESULTS_READY signal based on the result availability
293
                                                             -- Update the RESULTS_READY signal based on the result availability RESULTS_READY <= result_available;
293
294
295
297
298
299
300
3011
302
303
304
305
316
317
318
322
323
326
327
328
329
330
341
342
328
339
340
341
342
348
348
348
349
350
                                         -- Update the RES
process(CLK, RST)
                                                                             RESULTS_READY signal based on the result availability
                       中早星
                                        process(CLK, RST)
begin
   if RST = '!' then
        matl_row_content <= (others => '0');
elsif rising_edge(CLK) then
        if save_matl_row = '!' then
              matl_row_content <= memory_output;
   end if;
end process;</pre>
                                        -- Address and Memory Control
memory_address <= high_address & std_logic_vector(to_unsigned(row_index, 2));
memory_data_in <= matrix_result when matrix_result_valid = '1' else DIN & DIN & DIN & DIN;
memory_write <= DIN_VALID or matrix_result_valid;
memory_enable <= "1111" when matrix_result_valid = '1' else byte_enables;
                                        -- Byte Enable Logic
byte_enable_process : process(col_index)
begin
                                        begin
    case col_index is
    when 0 => byte_enables <= "0001";
    when 1 => byte_enables <= "0010";
    when 2 => byte_enables <= "0100";
    when 3 => byte_enables <= "1000";
    when others => byte_enables <= (others => '0');
end case;
end process;
                                        DOTT MAD (
RST => RST,
CLK => CLK,
DATA => memory_data_in,
BYTEENA => memory_enable,
WREN => memory_write,
ADDRESS => memory_address,
Q => memory_output
;
```

```
port map (
                                                             => CLK,
 353
354
                                          CLK => CLK,
DIN_VALID => save_mat2_col,
A => mat1_row_content(7 downto 0),
B => memory_output(7 downto 0),
Q => mult1_result,
 355
356
 357
358
                                           DOUT_VALID => mult1_valid
 360
 361
                            mult2 : my_multiplier
 362
363
                                   generic map (
                                                             => N,
                                           N => N,
LATENCY => LATENCY,
IS_SIGNED => SIGNED_MODE
 364
365
 366
367
368
                                    port map (
                                                              => CLK,
                                          DIN_VALID => save_mat2_col,
A => mat1_row_content(15 downto 8),
 369
370
371
372
373
374
375
376
377
378
379
                                           A
B
                                           B => memory_output(15 downto 8),
Q => mult2_result,
DOUT_VALID => mult2_valid
                            白
 380
381
                                   port map (
 382
                                                             => CLK.
                                           DIN_VALID => mat1_row_content(23 downto 16),

B => memory_output(23 downto 16),
 384
 385
386
 387
388
                                           Q => mult3_result,
DOUT_VALID => mult3_valid
 389
390
 391
392
393
                            mult4 : my_multiplier
                 \phi
                                   394
395
 396
397
                 占
                                   port map (
 398
399
400
                                          CLK => CLK,
DIN_VALID => save_mat2_col,
A => mat1_row_content(31 downto 24),
                                                             => memory_output(31 downto 24),
=> mult4_result,
 401
                                           В
 402
 403
404
                                           DOUT_VALID => mult4_valid
 405
406
                             -- Summation of Products Process
                中中
 407
408
                            product_summation : process(CLK, RST)
                            begin
                                  if RST = '1' then
                                         matrix result <= (others => '0');
410
                             matrix_result <= (others ⇒ '0');
matrix_result_valid <= '0';
elsif rising_edge(CLK) then
matrix_result <= std logic_vector(
    resize(signed(mult1 result), 32) +
    resize(signed(mult2_result), 32) +
    resize(signed(mult3_result), 32) +
    resize(signed(mult4_result), 32)
);</pre>
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
              上目
                       matrix_result_valid <= mult1_valid;
end if;
end process;</pre>
                       -- Assign the final RESULT output RESULT <= memory_output(16 downto 0);
                  end architecture behave;
```

#### : מכונות מצבים 4.3

#### : מבנה לוגי




. reset אחר מקבלת פקודת INIT לאחר שהיא מקבלת פקודת

אם "start\_edge=`1 המכונה מעבירה לאסוף שורה הראשונה start\_edge=`1 המכונה מעבירה לאחר איסוף שורה, המכונה מעבירה ל

לאחר איסוף העמודה, אם כל השורות הוקראו המכונה מעבירה ל SAVE\_RESULT- שבו שומרים את התחבלו מהכפל.אם לא כל השורות הוקראו, המכונה ממשיכה לאסוף את שאר השורות.

אם INIT ו המכונה חוזרת וכל האיטרציות הושלמו וכל intration\_count=3 ו רפא של יוסע\_index=3 חישוב.

#### : 2 מבנה לוגי




המערכת מתחילה במצב IDLE לאחר שהיא מקבלת פקודת


אם 'LOAD\_FIRST\_MATRIX' המכונה עוברת ל LOAD\_FIRST\_MATRIX' במצב זה, המערכת טוענת את המטריצה הראשונה כאשר המטריצה הראשונה נטענה בהצלחה אם 'DIN\_VALED='1 המכונה מעבירה לעור המטריצה השנייה, ל-LOAD\_SECOND\_MATRIX' השנייה, המערכת יכולה להמתין להמשך חישוב במצב AWAIT\_CALC. אם 'start\_edge='1 המערכת עוברת למצב CALCULATE כדי לבצע את החישובים הנדרשים. אם החישוב הושלם ואין צורך במטריצה נוספת, המערכת עוברת למצב DISPLAY\_RESULTS להצגת התוצאות.

לאחר הצגת התוצאות, המערכת יכולה לחזור למצב IDLE ולהמתין לתהליך חדש או לקבל פקודה נוספת.

### : עבור כל בלוק והרמה העליונה viewer netlist RTL צבור כל



### יעבור הרמה העליונה matrices\_mult:



ניתן לראות כי בתחילת הסימולציה, ניתן לראות שהאות RSTn שווה לאפס מה שאומר שהמערכת נמצאת במצב איפוס.

לאחר זמן, RSTn הופך להיות שווה ל 1 המערכת יוצאת ממצב איפוס ומתחילה לפעול.

ברגע שכל הנתונים נטענים (matrices\_loaded = 1), המערכת מתחילה את חישוב כפל המטריצות.

ניתן לראות שעם הזמן, output\_result מתחיל להשתנות ומציג את התוצאה של כפל המטריצות.

כאשר result\_ready הופך ל-1, התוצאה מוכנה להצגה.


התושבים לערכים המחושבים LEDs-ו (HEX0 - HEX3) 7-segment התוצאות מופיעות על תצוגות מופיעות אונה  $bcd_units$ ,  $bcd_tens$ ).

מציין את הסימן של התוצאה. LED\_SIGN

. מציג את הערך של ספרת עשרת אלפים אם נדרש LEDS\_1E4

בוכנה. המציינות שהמערכת פועלת והתוצאה מוכנה. LEDG מדליקים את נורות ה-LED

### : data\_generator עבור




### :synic\_diff עבור



ניתן לראות מסימולציה הפלט מציג את השינויים באות SIG\_IN לאחר הסנכרון והגזירה. וניתן לראות שהוא מסימולציה את הפלט מציג את השינויים באות SIG\_OUT רק כשהוא מזהה שינוי מתאים ב-SIG\_IN.

### :main\_controller עבור



10000000 ns

5000000 ns

Cursor 1 24344315.353 ns

, CLK מאופס לאחר פרק זמן קצר, והמודול ממשיך לפעול לפי אות השעון RST אפשר לראות

15000000 ns

ו-START משפיעות על מצבי מכונת המצבים.

RESULT-תוצאת החישוב מוצגת באמצעות אות


מצביע על כך שכל הנתונים הנדרשים לחישוב נטענו והמערכת מוכנה להמשיך לחישוב התוצאה הסופית.

#### :bin2bcd 12bit עבור



ניתן לראות מהסימולציה שהוא מממיר המספר הבינארי 0000000011111010 שזה שווה ל 250 בבסיס עשרוני ומפריד אותו לתוך הספרות אחדות עשרות מאות אלפים עשרות האלפים כך ש ב<u>אחדות</u> מקבלים 0000 (1 בבסיס עשרוני), <u>עשרות</u> מקבלים 0101 (2 בבסיס עשרוני) מאות 0010 (2 בבסיס עשרוני) והשאר ממלא אפס .

#### :num\_convert עבור



ניתן לראות מהסימולציה שהמספר החיובי נשאר אותו דבר ללא שינוי. מתוך העיגול האדום נזהה שהמספר 111110100001111111 זהו מספר שלילי בגלל ביט הסימן (1)

נהפוך את כל הביטים ונקבל 0001011110000000 נוסיף 1 למספר המהופך 0001011110000000, התוצאה המוחלטת היא 0001011110000001 מאחר וזה היה מספר שלילי מקבלים DOUT התוצאה המוחלטת היא 000101111000001 שמייצג את הערך המוחלט של 6017 בעשרוני.


#### :bcd\_to\_7seg עבור

→ bcd_to_7seg		(bcd_to_7;e	eg)								
BCD_IN      BCD_IN	1001	1001	(0101	(1000	(0111	0110	(0001	0011	(0111	1001	(0010
◆ SHUTDOWNn	1										
₫- <b>♠</b> D_OUT	0010000	0010000	0010010	(0000000	(1111000	0000010	(1111001	0110000	(1111000	0010000	(0100100
₫-♦ BCD_IN	0101	0101	(0000	0111	0100	0010	(0000	1001	(0001	1001	(0000
→ SHUTDOWNn	1										
₫- <b>♦</b> D_OUT	0010010	0010010	1000000	(1111000	(0011001	0100100	1000000	0010000	(1111001	0010000	(1000000
₫-♦ BCD_IN	0111	0111	(0000	0101	(0000	0011	(0000	1001	(0000	0111	(0000
→ SHUTDOWNn	1										
₫- <b>ᢤ</b> D_OUT	1111000	1111000	1000000	(0010010	(1000000	0110000	(1000000	0010000	1000000	1111000	(1000000
₫-♦ BCD_IN	0011	0011		(0001	(0111	0001	(0100	0110			(0000
→ SHUTDOWNn	1										
₫- <b>♦</b> D_OUT	0110000	0110000		1111001	1111000	1111001	(0011001	0000010			(1000000

ניתן לראות בסימולציה כל ערך שנכנס למערכת מתורגם לערך שמסמל איזה לידים צריכים להידלק בצג שעל הערכה (הלדים נדלקים בנמוך). המוצא תלוי ב- SHUTDOWN, כלמור כאשר הוא אפס המצוא יהיה 'SHUTDOWN בליות אומרת ה- segment ל להערכה יהיה כבוי, וכאשר '1' = SHUTDOWN המערכת תעבוד בדיוק כמו בסימולציה.

### 6. ניצול משאבים:

ניצול משאבים עבור כל התוכנית:



ניתן לראות ש- 4% = LOGIC UTILIZATION זה בגלל קוץ של LOGIC ANALYZER INTERFACE היה מוגדר, אם מסרים אותו יהיה 2%.

#### : ניצול משאבים לכל בלוק

Entity:Instance	ALMs needed [=A-B+C]	[A] ALMs used in final placement	[B] Estimate of ALMs recoverable by dense packing	[C] Estimate of ALMs unavailable	ALMs used
my_multiplier:mult3	4.0 (4.0)	4.5 (4.5)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)
my_multiplier:mult4	3.3 (3.3)	6.9 (6.9)	3.6 (3.6)	0.0 (0.0)	0.0 (0.0)
mum_convert:converter_inst					
data_generator:data_generator_inst	20.7 (20.7)	24.3 (24.3)	3.6 (3.6)	0.0 (0.0)	0.0 (0.0)
sync_diff:diff_inst					
₩ bcd_to_7seg:seg0	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
₩ bcd_to_7seg:seg1	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
Book_to_7seg:seg2	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
₩ bcd to 7seg:seg3	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)

[C] Estimate of ALMs unavailable	ALMs used for memory	Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
1.0 (0.0)	0.0 (0.0)	731 (22)	1287 (33)	0 (0)	0	0	4	40	0	matrices mult
0.0 (0.0)	0.0 (0.0)	66 (66)	39 (39)	0 (0)	0	0	0	0	0	matrices_mult bin2
1.0 (0.0)	0.0 (0.0)	582 (95)	1193 (61)	0 (0)	0	0	4	0	0	matrices_mult mai
1.0 (1.0)	0.0 (0.0)	487 (487)	1066 (1066)	0 (0)	0	0	0	0	0	matrices_mult mai
0.0 (0.0)	0.0 (0.0)	0 (0)	18 (18)	0 (0)	0	0	1	0	0	matrices_mult mai
0.0 (0.0)	0.0 (0.0)	0 (0)	16 (16)	0 (0)	0	0	1	0	0	matrices_mult mai
0.0 (0.0)	0.0 (0.0)	0 (0)	16 (16)	0 (0)	0	0	1	0	0	matrices_mult mai
0.0 (0.0)	0.0 (0.0)	0 (0)	16 (16)	0 (0)	0	0	1	0	0	matrices_mult mai

354	(A-1)		5.03	
Cyclone V: 5CGXFC5C6F27C7	\$2.2 to 2000 - 4 \$78443.50000.000			
✓ 📟 matrices_mult 🏝	1135.5 (33.7)	1518.5 (34.0)	383.5 (0.3)	
📟 sld_hub:auto_hub	63.5 (0.5)	74.5 (0.5)	11.0 (0.0)	
> 📟 sld_signaltap:auto_signaltap_0	346.5 (17.2)	509.0 (45.4)	162.5 (28.2)	
bin2bcd_12bit_sync:bcd_converter	52.8 (52.8)	56.5 (56.5)	3.6 (3.6)	
> 📟 main_controller:controller_inst	599.2 (49.6)	800.7 (49.6)	202.0 (0.0)	
mum_convert:converter_inst				
data_generator:data_generator_inst	21.2 (21.2)	25.2 (25.2)	4.0 (4.0)	
sync_diff:diff_inst				
bcd_to_7seg:seg0	4.7 (4.7)	4.7 (4.7)	0.0 (0.0)	

[C] Estimate of ALMs unavailable	ALMs used for memory	Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks
0.5 (0.0)	0.0 (0.0)	1132 (51)	2378 (33)	0 (0)	7296	2
0.0 (0.0)	0.0 (0.0)	90 (1)	98 (0)	0 (0)	0	0
0.0 (0.0)	0.0 (0.0)	280 (2)	1001 (114)	0 (0)	7296	2
0.0 (0.0)	0.0 (0.0)	66 (66)	39 (39)	0 (0)	0	0
0.5 (0.0)	0.0 (0.0)	584 (97)	1186 (60)	0 (0)	0	0
0.0 (0.0)	0.0 (0.0)	33 (33)	21 (21)	0 (0)	0	0
0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0

mory	Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
	1132 (51)	2378 (33)	0 (0)	7296	2	4	40	0	matrices_mult
	90 (1)	98 (0)	0 (0)	0	0	0	0	0	matrices_mult sld
	280 (2)	1001 (114)	0 (0)	7296	2	0	0	0	matrices_mult sld
	66 (66)	39 (39)	0 (0)	0	0	0	0	0	matrices_mult bin2
	584 (97)	1186 (60)	0 (0)	0	0	4	0	0	matrices_mult mai
	33 (33)	21 (21)	0 (0)	0	0	0	0	0	matrices_mult data
	7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd

# SignalTAB תוצאות מעניינות של. בדיקה עבור לחיצת יווא בדיקה בדיקה עבור לחיצת יווא בדיקה בדיקה עבור לחיצת יווא בדיקה ב

		rutu Liiubij	IIBBUI LIIU	LINUDUISSEL COMUNICIO		
ypeAli	as Name	57	57	1 Basic Al ▼		
*	RSTn		$\sim$			
*	STARTn		$\sim$			
*	DISPLAYn		$\sim$			
<b>*</b>	main controller:controller inst[RESULT[160]		$\sim$	XXXXXXXXX		
*	■ HEX0[60]	<u></u>	$\sim$	XXXXXXXb		
<b>*</b>	■ HEX1[60]	<b>✓</b>	$\checkmark$	XXXXXXXb		
<b>*</b>	■ HEX2[60]	<b>✓</b>	$\checkmark$	XXXXXXXb		
*	■ HEX3[60]		$\sim$	XXXXXXXb		
*	LED SIGN		$\sim$			
<b>*</b>	■ LEDS 1E4[30]	<u></u>	$\sim$	XXXXb		
<b>*</b>		$\sim$	$\sim$	XXXb		
*	r:controller inst main state.DISPLAY RESULTS	$\sim$	$[\checkmark]$			

### : A עבור מטריצה 7.1

ias	Name	12	13,
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst[RESULT[160]	260	
	HEX0[60]	100000b	
	● HEX1[60]	0000010b	
	■ HEX2[60]	0100100b	
	⊕ HEX3[60]	1000000b	
	LED SIGN		
	<b>■ LEDS 1E4[30]</b>	0000b	
	■ LEDG[31]	101b	
	r:controller inst main state.DISPLAY RESULTS		

lias	Name	12	13,
	RSTn		
	STARTn		
	DISPLAYn		
	main controller:controller inst[RESULT[160]	27	70
	HEX0[60]	1000	000b
	HEX1[60]	1111	000b
	HEX2[60]	0100	100b
	HEX3[60]	1000	000b
	LED SIGN		
	■ LEDS 1E4[30]	000	00b
	■ LEDG[31]	10	1b
	r:controller inst main state.DISPLAY RESULTS		

ias	Name	12		13,
	RSTn			
	STARTn			
	DISPLAYn			
	main controller:controller inst[RESULT[160]		280	
	■ HEX0[60]		1000000b	
	⊕ HEX1[60]		0000000b	
	⊕ HEX2[60]		0100100b	
	<b>⊞</b> HEX3[60]	3	1000000b	
	LED SIGN		+ 1mh 57H /510	
	⊕ LEDS 1E4[30]		0000b	
	⊞ LEDG[31]		101b	
	r:controller inst main state.DISPLAY RESULTS	-		

### : C עבור מטריצה 7.2

as	Name	12 13
	RSTn	
	STARTn	
	DISPLAYn	
	main controller:controller inst RESULT[160]	-14069
	■ HEX0[60]	0010000b
	■ HEX1[60]	0000010b
	⊕ HEX2[60]	1000000b
	⊕ HEX3[60]	0011001b
	LED SIGN	
	■ LEDS 1E4[30]	0001b
	⊕ LEDG[31]	101b
	r:controller instlmain state.DISPLAY RESULTS	
as	Name	12 13
	RSTn	
	STARTn	
	DISPLAYn	
	main controller:controller inst[RESULT[160]	-2571
	■ HEX0[60]	1111001b
	■ HEX1[60]	1111000b
	■ HEX2[60]	0010010b
	■ HEX3[60]	0100100b
	LED SIGN	
	<b>■ LEDS 1E4[30]</b>	0000b
	<b>■ LEDG[31]</b>	101b
	LEDG[51]	1010

## 2.3 בדיקה עבור לחיצת RSTn:

ypanias		Manic	1 -0		Dusic Al
*	RSTn				5
*	STARTn				2
*	DISPLAYn			<b>V</b>	2
<b>*</b>	■ HEX0[60]				XXXXXXXX
*	HEX1[60]				XXXXXXXX
*	■ HEX2[60]				XXXXXXXX
*	■ HEX3[60]				XXXXXXXX
*	LED SIGN				<b>2</b>
*	■ LEDS 1E4[30]				XXXXb
*	■ LEDG[31]				XXXb
Jenuas	Name	114			
STARTn					
					1111111b
● HEX0[60]  ● HEX1[60]					1111111b
■ HEX1					1111111b
⊕ HEX3	[60]				1111111b
	LED SIGN				
	1E4[30]				0000b
■ LEDG		DECLU TO			001b
r:contr	roller inst main state.DISPLAY	RESULTS			

## :STARTn בדיקה עבור לחיצת 7.3

TypeAlias	Name	59	59	1 Basic Al ▼
*	RSTn		$\sim$	<b>33</b>
*	STARTn		$\sim$	
* *	DISPLAYn		$\sim$	■ ■
<b>\_</b>	main controller:controller inst[RESULT[160]		$\sim$	XXXXXXXXX
*	■ HEX0[60]		$\sim$	XXXXXXXb
<b>*</b>	■ HEX1[60]		$\sim$	XXXXXXXb
<b>*</b>	■ HEX2[60]		$\checkmark$	XXXXXXXb
<b>*</b>	■ HEX3[60]		$\sim$	XXXXXXXb
*	LED SIGN		$\sim$	<b>33</b>
<b>*</b>	■ LEDS 1E4[30]		$\sim$	XXXXb
<b>*</b>	■ LEDG[31]		$\sim$	XXXb
*	main controller:controller inst main state.IDLE		$\sim$	<b>3</b>
*	ontroller:controller inst main state.WAIT CALC		$\sim$	■ ■
*	r:controller inst main state.DISPLAY RESULTS	$\sim$	$\sim$	■ ■

## <u>: לחיצה ראשונה</u>

as	Name	12	1
RSTn			
STARTn			
DISPLAYn			
■ main co	ontroller:controller inst[RESULT[160]	250	
■ HEX0[6.	0]	1000000b	
■ HEX1[6.	0]	0010010b	
■ HEX2[6.	0]	0100100b	
■ HEX3[6.	0]	1000000b	
LED SIGN			
. LEDS 1	E4[30]	0000b	
LEDG[3.	.1]	101b	
main cont	troller:controller inst main state.IDLE		
ontroller	controller inst main state.WAIT CALC		
r:control	ler inst main state.DISPLAY RESULTS		

## <u>לחיצה שניה:</u>

rig	@ 2024/09/04 17:57:56 (0:0:8.2 elapsed)	click to insert time bar
ias	Name	12 1
	RSTn	
	STARTn	
	DISPLAYn	
	main controller:controller inst[RESULT[160]	250
	HEX0[60]	1111111b
	⊕ HEX1[60]	1111111b
	⊕ HEX2[60]	1111111b
	■ HEX3[60]	1111111b
	LED SIGN	<u> </u>
	■ LEDS 1E4[30]	0000b
	<b>■ LEDG[31]</b>	001b
	main controller:controller inst main state.IDLE	
	ontroller:controller inst main state.WAIT CALC	
	r:controller inst main state.DISPLAY RESULTS	

### <u>לחיצה שלישית:</u>

lias	Name	12 13
	RSTn	
	STARTn	
	DISPLAYn	
	main controller:controller inst[RESULT[160]	-9724
	■ HEX0[60]	1111111b
	⊕ HEX1[60]	1111111b
	■ HEX2[60]	1111111b
	⊕ HEX3[60]	1111111b
	LED SIGN	
	<b>■ LEDS 1E4[30]</b>	0000b
	■ LEDG[31]	011b
	main controller:controller inst main state.IDLE	1
	ontroller:controller inst main state.WAIT CALC	3
	r:controller inst main state.DISPLAY RESULTS	


### <u>: לחיצה רבעית</u>

ns Name	12	13
RSTn		
STARTn		
DISPLAYn		
main controller:controller inst[RESULT[160]	-6017	
● HEX0[60]	1111000b	
■ HEX1[60]	1111001b	
● HEX2[60]	1000000b	
■ HEX3[60]	0000010b	
LED SIGN		
■ LEDS 1E4[30]	0000b	
■ LEDG[31]	101b	
main controller:controller inst main state.IDLE		
ontroller:controller inst main state.WAIT CALC		
r:controller inst main state.DISPLAY RESULTS		

-segment.7- המערכת נמצאת במטריצה A ומציגה חוצאה אל 150 על תצוגות המערכת במטריצה HEX3 עד HEX0 מציגות את הספרות 0, 0, 0 ו-0 לפי הקודים הבינאריים המתאימים.

המערכת st\_idle, st\_wait\_for\_calculate מכונת המצבים עוברת בין מכונת המצבים את מתחילה במצב המתנה, מחכה לחישוב ואז מציגה את התוצאה.

## :סרטון .8



#### :סיכום

אפשר להגיד שהצלחנו לאמת את כל הסימולציות עשינו את המשימות כמו שצריך .