

מר 034

מערך שעות לקורס - סילבוס

שם הקורס: התקנים לוגיים מתוכנתים

מס׳ הקורס: 31551

-מעבדה – 3שייש, מעבדה – 3שייש, היקף הקורס: הרצאה – 3שייש,

מספר נקודות זכות: 3.5 נ"ז

ניתן בסמסטר: ב׳.

בשנה"ל: תשפ"ד.

שם המרצה: דייר פאדל טריף

טלפון: 04-9086424

fadelt@braude.ac.il :e-mail

שעות קבלה: ימי בי, שעות 11: 30-12: 20

ימי גי, שעות 40:50-14:50

(בתיאום מראש בדואייל)

שם המתרגל (מעבדה): מר אורן זלץ

בדה פאבדה EM305

טלפון: 050-4039735

orenz@braude.ac.il : e-mail

שעות קבלה: אחרי המעבדה

(בתיאום מראש בדואייל)

אודות הקורס

רכיבים לוגיים מתוכנתים הופכים להיות אבן יסוד בבניית מעגלים אלקטרוניים. קורס זה ייתן בסיס תיאורטי להבנת מערכות דיגיטליות משובצות רכיב מתוכנת יחד עם התנסות מעשית בתחום. הקורס יחולק ל- 3 מודלות עיקריות שכל אחת מהן תכיל חומר תיאורטי, תרגול והתנסות מעשית במעבדה. בסוף הקורס יוגש פרויקט מסכם שיכלול את כל הידע שנרכש במהלך הקורס.

מטרות הקורס:

- הכרת תהליך פיתוח מערכות מבוססות רכיבים לוגיים מתוכנתים,
 - ,VHDL הכרת שפת תיאור חומרה
 - הכרת טכניקות כתיבה לסימולציה וסינתזה,
 - שימוש בכלים לפיתוח מערכות מבוססות רכיב לוגי מתוכנת.

פירוט נושאי הלימוד

- 1. <u>מבוא לרכיבים מתוכנתים</u>: רכיב לוגי מתוכנת, יצרני רכיבים לוגיים מתוכנתים, סוגי רכיבים לוגיים מתוכנתים, שיטות תכנון קלסיות, שפת תיאור חומרה VHDL, עקרונות השפה, רמות תיאור מעגלים, תכנון היררכי, מתודולוגיית תכנון רכיב מתוכנת בסיסית, שלבי תכנון מערכת מבוססת רכיב מתוכנת.
- 2. <u>יסודות שפת התכנות VHDL</u>: מבנה תוכנית שפת VHDL, היישות, מפתחים, הארכיטקטורה, שיטות תיאור מערכות, כללי התחביר של השפה, סוגי משתנים, ספריות וחבילות, פעולות.
- 3. י<u>סודות התיאור ההתנהגותי</u>: משתנה, קבוע, משפטי התניה ובחירה מקביליים, משפטים סדרתיים, תהליך, רשימת רגישויות, משתנה בתוך תהליך, פקודות התניה סדרתיים, לולאות, משפטי בקרה בלולאה, השהיות בתהליך, אירועים, כתיבה לסינתזה, תהליך ההסקה, סינתזה של מערכות סינכרוניות.
 - 4. <u>תיאורים מבניים</u>: מימוש גרפי, מימוש בקוד, מבנית, שלבי תכנון היררכי, לולאות בתיאור מבני, משתנים כלליים, רכיבי LPM
- 5. כלים לסימולציה ובדיקה: אירועים, השהיות, מודל הסימולציה, סוגי סימולציה, תוכנית בדיקה, פקודות ניהול זמן, מחוללים, בודקי תזמונים, שימוש בתכונות ATTRIBURES, בודקי תזמונים לרוחב פולס מינימלי, בודקי תזמונים לזמן הכנה, בודקי תזמונים לזמן החזקה, כלים לדיבוג פרויקטים, נתח לוגי, SIGNAL TAP.
- 6. תיאור מכונת מצבים: מערכות צירופיות וסדרתיות, מכונת מצבים, דיאגרמת בועות, סוגי מכונת מצבים, מימוש מכונת מצבים שבלונת מימוש מכונת מצבים בשפת VHDL.



- ארגון ותכנון פרויקטים: ספרייה, חבילה, פונקציה, פרוצדורה.
- 8. מימוש רכיבי זיכרון: סוגי מידע, מערכים ורשומות, מודל של זיכרון בסיסי, תיאור רכיבי זיכרון באמצעות מערך, רכיבי 1PM.
 - 9. ממשקי קלט/פלט: דוגמאות לכתיבת ממשק להתקן קלט/פלט חיצוני.

תוצרי הלמידה:

- 1. הבנת מיבנה הרכיב המתוכנת.
- ... הבנת תהליך תכנון מערכות משובצות רכיב מתוכנת.
- .3 כתיבת תוכניות בשפת VHDL לתיאור מערכות דיגיטליות.
 - 4. הבנת תהליך הסימולציה לבדיקת מערכות.
- ביצוע סימולציה לבדיקת פונקציונליות המערכת המתוכננת.
- .6. ביצוע סינתזה למערכת המתוכננת וצריבתה ברכיב מתוכנת.
- .SIGNAL TAB דיבוג המערכת המתוכננת תוך שימוש ב- 3.
- 8. שימוש בסביבת הפיתוח QUARTUS PRIME של חברת אינטל.
- 9. שימוש בסביבת הסימולציה MODELSIM של חברת מנטור גרפיקס.
 - .10 כתיבה טכנית.

תיאור מהלך הקורס והדרישות:

הקורס יתבסס על הרצאות, תרגולים, מעבדות, ופרויקטים:

- ההרצאות יהיו סינכרוניות בזום או פיזיות בכיתה.
 - התרגול יהיה אסינכרוני (מוקלט בווידיו).
- במהלך המעבדה יבוצעו ניסויים להתנסות מעשית בסיסית שבמהלכם יירכש יידע והיכרות עם סביבת הפיתוח לרכיבים לוגיים מתוכנתים. בסוף כל מעבדה יוגש דו״ח מסכם, למרצה בתיבת ההגשה באתר הקורס בזוגות.
- במהלך הקורס הסטודנטים יבצעו 2 פרויקטים: פרויקט אמצע (עבודה עצמית בבית), ופרויקט מסכם (עבודה מונחית במעבדה) שבמהלכו תאופיין מערכת מבוססת רכיב מתוכנת , שתמומש עייי כתיבת קוד בשפת VHDL, ביצוע סימולציה , וצריבת המערכת לרכיב מתוכנת. בסוף הפרויקט יוגש דוייח מסכם וכל סטודנט ייבחן באופן אישי.

:קביעת ציון

- דוייחות מעבדה (תקף) 35% (במהלך המעבדה יש להציג למרצה כל שלב כמפורט במשימת במעבדה ויש לעמוד בלויז המוגדר).
 - פרויקט מסכם (תקף) 65%

: דג<u>שים</u>

- חובה לעבור כל אחד מהמרכיבים בציון מינימלי של 55 בכדי לעבור את הקורס.
- כל ההגשות יהיו באתר הקורס. לא יתקבלו הגשות חריגות לאחר סגירת המטלה.

ספרי לימוד ומקורות:

- 1. טריף פ., שקפים של קורס רכיבים לוגיים מתוכנתים 31551, המכללה האקדמית להנדסה בראודה 2023.
 - 2. זסלבסקי ע., לימוד שפת VHDL לסימולציה וסינתזה, הוצאת שורש, מהדורה שנייה, 2012.
 - 3. זסלבסקי ע., תכן ספרתי ומבוא לפרויקטים עם רכיבי ALTERA, הוצאת שורש.
- 4. Sudhakar Y., Introductory VHDL from Simulation to Synthesis, Prentice Hall, 2001.
- 5. Douglas P., VHDL, 3rd Ed., McGraw-Hill, 1998.
- 6. Cyclone V GX Starter Kit, User Manual, TeraIC, 2014.
- 7. Intel® Quartus® Prime Edition User Guide, UG-20173, V. 19.4, 2019, Intel.
- 8. ModelSim SE User's Manual, V. 10.2c,2013, Mentor Graphics.



נושא המעבדה	נושא ההרצאה / תרגול	תאריך תחילת	שבוע
(סינכרוני – פרונטלי)	(הרצאה - סינכרונית – זום/פרונטלי)	השבוע	מספר
	(תרגול – אסינכרוני)		
ימי די	ימי ב <i>י</i>		
<u>מעבדה מס' 1</u> - מבוא לכלי פיתוח רכיבים		26/5/2024	1
מתוכנתים,		הסמסטר מתחיל	
ארי, מרבב AND מימוש שער – aran מימוש שער		ביום גי	
4 ל- 1, מקודד לתצוגת 7 מקטעים, אוגר 8			
סיביות, מונה, וגוזר.			
המשך מעבדה מסי 1	פרק 1 – מבוא לרכיבים מתוכנתים	2/6/2024	2
	<u>פרק 2</u> – יסודות שפת VHDL		
המשך מעבדה מסי 1	<u>פרק 3</u> – יסודות התיאור ההתנהגותי	9/6/2024	3
מעבדה מס' 2 - מימוש מריץ אורות – תכנון	<u>פרק 5</u> – מבוא לתיאורים מבניים	16/6/2024	4
מבני	<u>פרק 6</u> – מבוא ל- TB		
המשך מעבדה מסי 2	<u>פרק 5</u> – תיאורים מבניים - המשך	23/6/2024	5
	– כלים לסימולציה ובדיקה – <u>פרק 6</u>		
	- Testbench		
מעבדה מסי 3 - מימוש שעון עצר – תכנון מבני ומכונת מצבים	<u>פרק 7</u> - תיאור מכונת מצבים	30/6/2024	6
המשך מעבדה מסי 3	<u>תרגול מסי 1</u> – תיאור התנהגותי אסינכרוני	7/7/2024	7
מעבדה מסי 4 – תרגיל מסכם – כתיבת קוד	- תרגול מסי 2 $-$ תיאור מבני	14/7/2024	8
: למערכת בהתאם למפרט טכני, בדיקת המערכת	אסינכרוני		
סימולציה, נתח לוגי, צריבה			
המשך מעבדה מסי 4	- כלים לסימולציה ובדיקה – e <u>פרק</u>	21/7/2024	9
	Signal TAP		
המשך מעבדה מסי 4	- תרגול מסי $-$ תיאור מכונת מצבים	28/7/2024	10
	אסינכרוני		
המשך מעבדה מסי 4	השלמות	4/8/2024	11
הצגת פרויקט מסכם	השלמות	11/8/2024	12
הגשת דו״ח פרויקט מסכם		30/8/2024	

20/3/2024 : תאריך: תאריך: ד"ר פאדל טוריף

אישור ראש המחלקה: ד"ר רמי אהרוני תאריך: _3/2024