

Detecția defectelor de fabricație într-un circuit digital, cu ajutorul vectorilor de test generați automat.

Conducători științifici: Ș. L. Dr. Ing. Diana-Elena Brînaru, Ing. Liviu Gugu

Obiectivele proiectului: În lumea contemporană, circuitele digitale au devenit din ce în ce mai complexe odată cu evoluția tehnologiei, implicând astfel testarea din ce în ce mai dificilă a acestora. Din această cauză trebuie găsite noi metode de testare eficiente atât din punct de vedere al timpului, dar și din punct de vedere al resurselor utilizate. Lucrarea de față prezintă testarea unui circuit digital cu scopul detecției defectelor de fabricație prin intermediul celor mai noi metode de testare, și anume tehnici DFT (Design For Testing). Acestea includ generarea automată de vectori de test (ATPG), tehnica SCAN și tehnica EDT. Tehnica SCAN se referă la introducerea de logică suplimentară (elemente de SCAN) pentru a face circuitul cât mai testabil, iar ATPG (Automatic Test Pattern Generation) și EDT (Embedded Deterministic Test) vizează generarea și simularea de vectori de test la intrările circuitului, cu și fără utilizarea compresiei datelor. Un vector de test este format dintr-un set de valori de 1 și 0 aplicate la intrările circuitului, cu scopul de a detecta un anumit tip de defect, împreună cu valorile așteptate de la ieșirea circuitului, în cazul în care circuitul este lipsit de defecte. Se doresc detectate defecte de tip STUCKAT, unde ieșirea sau intrarea unei porți logice este blocată în 0 sau 1, respectiv defecte de tip TRANSITION, unde tranziția semnalului din 0 în 1 sau din 1 în 0 se propagă cu întârzieri, ducând la date eronate. Testarea se realizează pe un modul SoC (System On Chip), cu tehnologie RISC-V care include module dedicate de Timer, UART, SPI și periferice GPIO, căruia i se include, după caz, modulul de EDT pentru reducerea timpului de testare. Sinteza circuitului pentru introducerea logicii DFT a reprezentat o primă etapă, implicând crearea netlistului (format din porți logice interconectate) modulului SoC, implementarea Flip Flop-urilor de SCAN și interconectarea acestora într-unul sau mai multe lanțuri de SCAN. Următorul pas a avut ca scop generarea automată de vectori de test pentru depistarea defectelor menționate mai sus. Acest proces s-a realizat cu ajutorul unui program/software dedicat care a fost configurat prin intermediul unor scripturi. Acestea citesc netlistul, apoi aplică anumite configurări și constrângeri definite de utilizator, urmând ca tool-ul să genereze vectorii de test necesari detectării defectelor alese în prealabil. De asemenea, pentru a reduce semnificativ timpul de testare, se folosește o tehnică de comprimare a vectorilor de test și inserarea mai multor lanțuri de SCAN în modulul SoC. Aceasta se folosește de modulul de EDT, care permite gestionarea vectorilor comprimați. Modulul este generat într-o etapă separată de către același program prin setarea anumitor parametrii, în funcție de câte lanțuri de SCAN se doresc a fi inserate. Apoi, EDT-ul este instanțiat împreună cu SoC-ul într-un modul de top pe care se aplică sinteza și generarea de vectori de test pentru 30,40,50, respectiv 60 de lanțuri de SCAN. Se evaluează eficiența și performanțele sistemului pentru aceste cazuri, respectiv pentru un singur lanț de SCAN (fără EDT) și se efectuează o comparație între acestea prin anumite metrici caracteristice (test time, test coverage). În continuare, se utilizează software-ul SimVision pentru simularea vectorilor de test, vizualizând semnalele de interes cu ajutorul testbench-ului. La pasul final s-au inserat în mod intenționat defecte în circuit, permițând efectuarea unei etape de diagnoză, în care s-a detectat precis locația defectului, cu o precizie de 100% (exact poarta logică aferentă defectului).

Realizarea proiectului și rezultate obținute: Proiectul a constat dintr-o serie de etape care au contribuit la atingerea obiectivelor propuse și la obținerea unor rezultate relevante pentru detectarea defectelor de fabricație în circuitele digitale.

Prima etapă a constituit-o sinteza circuitului format din modulul SoC, cu scopul principal de a include logica DFT prin implementarea Flip Flop-urilor de SCAN și interconectarea acestora în lanțurile de SCAN. După

cum se observă din figura următoare, procesul de transformare a unui flip-flop normal într-unul de SCAN constă în adăugarea unui multiplexor instanțiat împreună cu flip-flopul respectiv și a unor semnale de control (ScanInput și ScanEnable). Acestea au rolul de a face selecția între modul normal de operare și modul de control al semnalelor de intrare pentru flip-flop. Atunci când ScanEnable este 0 (sau numită fază de capturare), acesta primește ca date de intrare valoarea normală dată de circuit (D), iar când ScanEnable=1 (sau fază de shiftare) se primește la intrare o valoare personalizată dată de tester care facilitează controlul acestuia pentru testare, urmând ca datele să fie deplasate în lanțul/lanțurile de SCAN. Datele sunt deplasate de la ScanInput către ScanOutput în flip-flopii de SCAN, prin intermediul semnalelor de control adăugate.




Fig. 1: Implementarea flip flop-ilor de SCAN, conectați apoi într-un lanț de SCAN

Acest proces a asigurat capacitatea circuitului de a suporta testarea automată eficientă. În timpul acestei etape, codul a fost testat pentru erori de sintaxă, iar librăriile porților logice necesare au fost importate pentru a garanta compatibilitatea și funcționalitatea circuitului.

Următoarea etapă a constat în generarea vectorilor de test, care s-a realizat prin intermediul unor scripturi cu extensia dofile. Acestea primesc ca date de intrare librăriile porților logice din circuit și netlistul sintetizat, urmând să se efectueze diverse setări de configurare, proceduri de test și constrângeri pentru a se ajunge la vectori de test capabili să detecteze defecte de tip STUCKAT, respectiv TRANSITION, conferind un test coverage cât mai bun. Configurările și constrângerile au rolul de a pregăti și „învăța” designul pentru introducerea defectelor, în timp ce fișierele cu proceduri de test se folosesc pentru definirea semnalelor și procedurilor prin care datele circulă în lanțul de scan și prin care capturează defectele. În plus, pentru a reduce timpul de testare, am integrat un modul de EDT și am introdus mai multe lanțuri de scan în circuit pentru a permite deplasarea datelor în paralel și gestionarea vectorilor de test. Acest modul a fost inclus într-un modul de top împreună cu modulul SoC și a fost sintetizat pentru a crea un nou netlist. Aceasta funcționalitate permite generarea de vectori de test comprimați care simplifică procesul de testare. Aceștia sunt decompresați înainte de a ajunge la intrarea modulului SoC, după care circulă în mod paralel prin lanțurile de SCAN până la ieșire, unde sunt din nou comprimați. Ieșirile așteptate sunt comparate cu ieșirile reale, iar în funcție de rezultatul comparației se decide dacă circuitul este sau nu lipsit de defecte. Generarea acestora s-a efectuat pentru 30, 40, 50, respectiv 60 de lanțuri de SCAN.

În urma acestui proces, s-a alcătuit o evaluare a performanțelor sistemului de testare prin mai multe metrici caracteristice, așa cum se observă în figura următoare:

ATPG										
Final	Stuckat					Transition				
	FastScan	EDT 30 chains	EDT 40 chains	EDT 50 chains	EDT 60 chains	FastScan	EDT 30 chains	EDT 40 chains	EDT 50 chains	EDT 60 chains
Test Patterns	883	1122	1253	1398	1575	1609	2492	3158	3485	3805
Shift Cycles	5548	185	139	112	93	5548	185	139	111	93
EDT offset	0	26	26	26	26	0	26	26	27	26
Total Shift Cycles (per pattern)	5548	211	165	138	119	5548	211	165	138	119
Total Shift Cycles	4898884	236742	206745	192924	187425	8926732	525812	521070	480930	452795
test time (@100MHz) [ms]	48,989	2,367	2,067	1,929	1,874	89,267	5,258	5,211	4,809	4,528
test coverage (%)	99.78	99.74	99.73	99.66	99.57	98.76	98.71	98.66	98.58	98.44
Area(um*2)	41526	42068	42117	42220	42295	41526	42068	42117	42220	42295

Fig. 2: Tabelul cu metrice de evaluare pentru generarea patternurilor de test

Acestea cuprind: numărul de vectori de test generați pentru fiecare caz (test patterns), numărul de cicluri de test (numărul de deplasări cu o poziție a datelor în lanțul/lanțurile de scan), EDT offset (care apare odată cu introducerea modulului de EDT), numărul de cicluri per pattern (lungimea lanțului de SCAN), numărul total de cicluri pentru toți vectorii generați, test time-ul, test coverage-ul și aria totală ocupată.

Cele mai importante dintre acestea sunt test time-ul și test coverage-ul. Test time-ul reprezintă perioada de timp (în ms) în care toți vectorii generați sunt simulați, parcurgând modulul prin lanțurile de scan în mod sincron cu semnalul de ceas al sistemului (în acest caz, cu frecvența de 100MHz). Test coverage-ul reprezintă măsura în care un set de teste aplicate sistemului acoperă sau verifică toate părțile și funcționalitățile prevăzute, fiind dat de raportul dintre numărul de defecte detectate și numărul total de defecte testabile. Rezultatele au arătat că utilizarea multiplelor lanțuri de scan, împreună cu tehnologia EDT, a îmbunătățit semnificativ eficiența testării și a redus timpul necesar pentru detectarea defectelor. Această evaluare a demonstrat capacitatea sistemului de a oferi o testare automată rapidă și fiabilă, asigurând în același timp o acoperire completă a testelor.

În următoarea etapă se realizează simularea vectorilor de test și vizualizarea acestora cu ajutorul formelor de undă prin programul software SimVision. Având deja vectorii generați, aceștia se simulează și se creează automat un modul de testbench care permite vizualizarea deplasării datelor tuturor vectorilor de test prin SoC-ul aferent. Acesta prezintă ca date de intrare patternurile (vectorii) generate pentru unul din netlisturi (cu sau fără EDT). În figura 3 este reprezentată simularea vectorilor de test pentru cazul EDT cu 30 de lanțuri de scan, în care se pot observa semnalele de control, cât și intrarea și ieșirea de test (vectorii de test comprimați), iar în figura 4 se observă vizualizarea câtorva celule dintr-un lanț de SCAN, datele circulând prin acestea în mod secvențial. De asemenea, simularea ajută la depanarea și diagnosticarea diferitelor probleme care pot apărea în timpul generării vectorilor de test, întrucât se pot identifica cu exactitate momentele de timp și semnalele prin care se propagă eroarea.




Fig. 3: Vizualizarea formelor de undă pentru simularea patternurilor pentru 30 de lanțuri




Fig. 4: Exemplu de simulare pentru a evidenția deplasarea datelor în lanțul de scan

În ultima etapă s-au inserat intenționat defecte în circuit, echivalente emulării unui eventual defect de pe siliciu (când chip-ul este în formă fizică), pentru a valida eficiența sistemului de testare. Acest proces a permis efectuarea unei diagnoze precise, identificând defectele exact la nivelul porților logice aferente. Diagnosticul precis obținut a confirmat capacitatea sistemului de testare de a detecta și localiza defectele în mod eficient. Cu atât mai mult, în urma diagnozei se specifică patternul/patternuri care au detectat cu succes defectul inserat, ordonate descrescător după un indice de încredere. Această etapă a demonstrat succesul și fiabilitatea metodei de testare automatizată implementate, evidențiind capacitatea sistemului de a gestiona și remedia defectele într-un mod precis și eficient.