



## Universidad Nacional Autónoma de México

FACULTAD DE INGENIERÍA

Diseño Digital VLSI Práctica 2. Diseño de registros de corrimientos en cascada

Semestre: 2025-1 Brigada 03

**Integrantes:** 

Martínez Jiménez Israel
Pérez González Sharon Leslie
Gómez Urbano Mariana
Hernández Ramírez Miguel Ángel



# Índice

1.	Ejer	rcicio 2.3	9
	1.1.	Módulo conta	9
	1.2.	Módulo display	6
	1.3.	Módulo divfreq	7
	1.4.	Módulo ss7	Ć
	1.5.	Ejercicio 2.3	11



# 1. Ejercicio 2.3

#### 1.1. Módulo conta

17

Este programa implementa un contador secuencial utilizando una máquina de estados finitos (FSM). El contador avanza a través de una serie de estados predefinidos en cada ciclo de reloj, reiniciándose al llegar al último estado o cuando se activa la señal de reinicio. La salida del contador refleja el estado actual, que es utilizado por otros módulos para coordinar las operaciones.

```
1 library ieee;
 use ieee.std_logic_1164.all;
  -- Entidad 'conta' define un contador secuencial que transita entre
     varios estados
  -- de 4 bits en funcion de un reloj y una señal de reinicio.
  entity conta is
    port (
               : in std_logic; -- Señal de reloj de entrada
                                -- Señal de reinicio de entrada
               : in std_logic;
      SalMoore : out std_logic_vector(3 downto 0) -- Salida del estado
         actual del contador
    );
11
  end entity conta;
13
  architecture argconta of conta is
14
    subtype state is std_logic_vector(3 downto 0); -- Definición del tipo
       de dato 'state' como un vector lógico de 4 bits
    signal present_state, next_state : std_logic_vector(3 downto 0);
16
       Señales para almacenar el estado presente y el siguiente estado
```

Facultad de Ingeniería VLSI

```
-- Definición de los posibles estados del contador
18
    constant e0 : state := "0000";
    constant e1 : state := "0001";
20
    constant e2 : state := "0010";
21
    constant e3 : state := "0011";
    constant e4 : state := "0100";
23
    constant e5 : state := "0101";
2.4
    constant e6 : state := "0110";
25
    constant e7 : state := "0111";
26
    constant e8 : state := "1000";
    constant e9 : state := "1001";
28
    constant ea : state := "1010";
30
31 begin
     -- Proceso que describe la lógica secuencial para la transición de
       estados en función del reloj y la señal de reinicio.
    process (clk)
33
    begin
34
       if rising_edge(clk) then
35
         if reset = '0' then
36
           present_state <= e0; -- Reinicia al estado inicial si reset está
37
              activo
        else
38
           present_state <= next_state; -- Avanza al siguiente estado</pre>
39
         end if;
       end if;
41
    end process;
42
```

43



```
-- Proceso que define la lógica combinacional para determinar el
44
        siguiente estado basado en el estado presente.
     process (present_state)
45
     begin
46
       case present_state is
47
         when e0
                       => next_state <= e1;</pre>
48
         when e1
                       => next_state <= e2;</pre>
49
                       => next_state <= e3;</pre>
         when e2
50
         when e3
                       => next_state <= e4;</pre>
         when e4
                       => next_state <= e5;</pre>
                       => next_state <= e6;</pre>
         when e5
53
         when e6
                       => next_state <= e7;</pre>
         when e7
                       => next_state <= e8;</pre>
         when e8
                       => next_state <= e9;</pre>
56
                       => next_state <= ea;</pre>
         when e9
57
         when ea
                       => next_state <= e0;</pre>
         when others => next_state <= e0; -- Estado por defecto
59
       end case;
60
       SalMoore <= present_state; -- Actualiza la salida con el estado
61
          presente
     end process;
62
63 end architecture;
```

### 1.2. Módulo display

El módulo display toma una señal de entrada y la transfiere a la salida en cada flanco de subida del reloj. Este módulo es esencial para la visualización de datos en un display de 7 segmentos, permitiendo mostrar el valor que se le asigna desde otros módulos.

```
library ieee;
  use ieee.std_logic_1164.all;
  -- Entidad 'display' que transmite el valor de entrada a la salida en el
     flanco de subida del reloj.
  entity display is
    port (
      clk : in std_logic; -- Señal de reloj de entrada
         : in std_logic_vector(6 downto 0); -- Entrada de datos de 7 bits
          : out std_logic_vector(6 downto 0)
                                                -- Salida de datos de 7 bits
    );
  end entity;
  architecture arqdisp of display is
  begin
14
    -- Proceso secuencial que actualiza la salida 'mo' con la entrada 'mi'
       en cada flanco de subida del reloj.
    process (clk)
    begin
17
      if rising_edge(clk) then
18
        mo <= mi;
      end if;
20
    end process;
21
  end architecture;
```

## 1.3. Módulo divfreq

Este módulo divide la frecuencia de la señal de reloj de entrada para generar una señal de reloj más lenta. Esto es útil para controlar la velocidad a la que se ejecutan ciertos procesos en el sistema, como el desplazamiento de mensajes en un display.

```
library ieee;
  use ieee.std_logic_1164.all;
  -- Entidad 'divfreq' que implementa un divisor de frecuencia.
  entity divfreq is
    port (
      clk : in std_logic; -- Señal de reloj de entrada
      clkl : buffer std_logic -- Señal de reloj de salida con frecuencia
         dividida
    );
  end entity;
11
  architecture rtl of divfreq is
    signal contador: integer range 0 to 25000000; -- Contador para
13
       dividir la frecuencia
14
  begin
15
    -- Proceso secuencial que divide la frecuencia del reloj de entrada.
    process (clk)
17
    begin
18
      if rising_edge(clk) then
        if (contador = 25000000) then
20
          contador <= 0;</pre>
21
```



```
contador alcanza su valor máximo

else

contador <= contador + 1; -- Incrementa el contador

end if;

end if;

end process;

end architecture;
```

#### 1.4. Módulo ss7

El módulo ss7 decodifica un código BCD (Binary-Coded Decimal) de 4 bits en un patrón correspondiente a un display de 7 segmentos. Este decodificador permite representar caracteres específicos (como letras y espacios) en un display, basado en la entrada BCD.

```
library ieee;
  use ieee.std_logic_1164.all;
  -- Entidad 'ss7' que convierte un código BCD de 4 bits en un valor de 7
     segmentos para un display.
  entity ss7 is
    port (
      bcd : in std_logic_vector(3 downto 0); -- Entrada BCD de 4 bits
      hex : out std_logic_vector(6 downto 0) -- Salida para display de 7
         segmentos
    );
  end entity;
  architecture arqss7 of ss7 is
  begin
13
    -- Decodificador para display de 7 segmentos basado en la entrada BCD
14
    with bcd select
      hex <=
      "0001001" when "0000", -- H
17
      "1000000" when "0001", -- 0
18
      "1000111" when "0010", -- L
      "1001111" when "0011", --I
20
      "1111111" when "0100", -- Espacio
21
      "0001100" when "0101", -- P
```



```
"0101111" when "0110", -- r

"1000000" when "0111", -- 0

"0001110" when "1000", -- F

"0000110" when "1009", -- E

"1111111" when "1010", -- Espacio

"1111111" when others; -- Espacio por defecto

end architecture;
```

### **1.5.** Ejercicio **2.3**

Este programa integra todos los módulos anteriores para mostrar el mensaje "HOLI PrOFE. en un conjunto de displays de 7 segmentos. El mensaje se desplaza de derecha a izquierda, controlado por el reloj dividido. El contador selecciona qué carácter mostrar en cada momento, y el decodificador se7 traduce los valores BCD en patrones de 7 segmentos. Los módulos de visualización desplazan el mensaje a lo largo de los displays, creando un efecto de corrimiento.

```
library ieee;
 use ieee.std_logic_1164.all;
  -- La entidad 'Ejercicio03' combina varios modulos para desplegar el
     mensaje "HOLI PrOFE"
  -- en un conjunto de displays de 7 segmentos, donde los caracteres se
     desplazan hacia la izquierda
  -- en cada ciclo del reloj dividido.
  entity Ejercicio03 is
    port (
      clk, reset
                                    : in std_logic; -- Señales de reloj y
         reinicio de entrada
      hex0, hex1, hex2, hex3, hex4: buffer std_logic_vector(6 downto 0)
         -- Salidas para los displays de 7 segmentos
    );
  end entity;
13
14
  architecture arqmain of Ejercicio03 is
    signal clkl : std_logic; -- Señal de reloj dividida que controla la
       velocidad de desplazamiento del mensaje
```

Facultad de Ingeniería VLSI

```
signal bcd : std_logic_vector(3 downto 0) := "0000"; -- Señal BCD que
       representa el carácter actual a mostrar
18 begin
    -- Proceso 1: División de frecuencia
19
    -- El módulo 'divfreq' divide la frecuencia del reloj de entrada 'clk'
       para obtener un reloj más lento 'clkl',
    -- que controla la velocidad de desplazamiento del mensaje en los
21
       displays.
    u1 : entity work.divfreq(rtl) port map(clk, clkl);
22
23
    -- Proceso 2: Contador de estados
24
    -- El módulo 'conta' actúa como un contador secuencial que cambia entre
       los estados definidos,
    -- representando las posiciones de cada carácter del mensaje "HOLI
26
       Profe".
    -- El contador avanza en cada flanco de subida del reloj 'clkl'.
27
    -- La salida del contador (bcd) es usada para seleccionar qué carácter
28
       se mostrará en el display correspondiente.
    u2 : entity work.conta(arqconta) port map(clkl, reset, bcd);
29
30
    -- Proceso 3: Decodificación de caracteres
31
    -- El módulo 'ss7' decodifica la señal BCD a un patrón de 7 segmentos,
    -- que representa un carácter específico (H, O, L, I, espacio, P, r, O,
33
       F, E) en el display.
    -- Cada carácter del mensaje es decodificado y enviado a uno de los
       displays.
    u3 : entity work.ss7(arqss7) port map(bcd, hex4);
```

-- Procesos 4-7: Despliegue en displays con desplazamiento

35 36

37

Facultad de Ingeniería VLSI

```
-- Los módulos 'display' se utilizan para crear un efecto de
38
       desplazamiento.
    -- Cada vez que el reloj 'clkl' tiene un flanco de subida, el contenido
39
       de un display se mueve al siguiente display.
    -- Esto genera el efecto de corrimiento, mostrando el mensaje "HOLI
40
       PrOFE" en secuencia.
    u4 : entity work.display(arqdisp) port map(clkl, hex4, hex3);
41
    u5 : entity work.display(arqdisp) port map(clkl, hex3, hex2);
42
    u6 : entity work.display(arqdisp) port map(clkl, hex2, hex1);
    u7 : entity work.display(arqdisp) port map(clkl, hex1, hex0);
44
45
  end architecture;
```

### Referencias

- [1] Navabi, Z. (2007). VHDL: Modular Design and Synthesis of Cores and Systems. McGraw-Hill Education.
- [2] Pedroni, V. A. (2004). Digital Design and Modeling with VHDL and Synthesis: An Integrated Approach. MIT Press.