Semiconductores y dispositivos de potencia

Diodo de potencia, tiristor, triac, GTO, MOSFET, IGBT y dispositivos de banda ancha (SiC, GaN)

Física Electrónica – Resumen de la unidad 11

Basado en la clase "Semiconductores y Dispositivos de Potencia" (Ing. E. D. Báez), en Pierret, *Semiconductor Device Fundamentals* (caps. 6, 8, 13 y 18), en Mohan–Undeland–Robbins, *Electrónica de potencia* (caps. 20–25) y en Baliga, *Fundamentals of Power Semiconductor Devices*

Cómo leer este apunte

- Cajas **azules**: definiciones; **verdes**: resultados clave; **naranjas**: intuición física; **violetas**: ejemplos; **rojas** (*Ojo*): errores o imprecisiones de las diapositivas y confusiones típicas.
- [diapo n] indica la diapositiva n de la presentación de la unidad.
- El sello ✓ en la hoja indica que el resultado figura en la hoja de fórmulas oficial. La hoja no tiene una sección de potencia: lo que se usa de ella son los resultados de juntura, BJT (Ebers–Moll, α, I_{CB0}) y MOSFET, sobre los que se construye toda la unidad.
- Los ejemplos con silicio usan la *tabla de constantes* de la materia. Para SiC y GaN, que no están en la tabla, se usan los valores de la diapo 29 (aclarado en cada caso).
- Notación del tiristor (igual que las diapositivas y Mohan): capas $p_1n_1p_2n_2$ desde el ánodo, junturas J_1 (p_1n_1), J_2 (n_1p_2), J_3 (p_2n_2); Q_1 es el PNP ($p_1n_1p_2$) con ganancia α_1 y Q_2 el NPN ($n_1p_2n_2$) con ganancia α_2.

Índice

1. Introducción: el semiconductor como llave **3**
1.1. Dos familias: unipolares y bipolares . . . 3
1.2. Mapa de los dispositivos . . . 4

2. Bloqueo de tensión y región de arrastre **4**
2.1. Ruptura por avalancha: el campo crítico . . . 5
2.2. Diseño sin perforación (NPT): campo triangular . . . 5
2.3. La resistencia en conducción: el límite unipolar . . . 5
2.4. Diseño con perforación (PT): campo trapezoidal . . . 6

3. Diodo de potencia **6**
3.1. Estructura $p^+n^-n^+$ (PiN) . . . 7
3.2. Baja y alta inyección; inyección doble . . . 7
3.3. Modulación de conductividad . . . 8
3.4. Recuperación inversa . . . 8
3.5. Diodo Schottky de potencia . . . 9

4. Recombinación y vida media en dispositivos de potencia **10**
4.1. Repaso: equilibrio y decaimiento de los portadores en exceso . . . 10
4.2. Los tres mecanismos . . . 10

4.3. El compromiso de la vida media . . . 11

5. Tiristor (SCR) 11
5.1. Estructura . . . 12
5.2. Modelo de dos transistores . . . 12
5.3. Característica I–V y estados . . . 13
5.4. Diagramas de bandas . . . 14
5.5. Mecanismos de encendido . . . 15
5.6. Transitorio de encendido y $\mathrm{d}i/\mathrm{d}t$ . . . 15
5.7. Apagado . . . 16

6. Triac y control de fase 16
6.1. El triac: un tiristor bidireccional . . . 17
6.2. Control de fase . . . 18

7. GTO (*Gate Turn-Off Thyristor*) 19
7.1. Diferencias estructurales con el tiristor . . . 19
7.2. Ganancia de apagado . . . 19
7.3. El ánodo en cortocircuito . . . 20
7.4. Transitorio de apagado . . . 21

8. MOSFET de potencia 21
8.1. Estructura VDMOS . . . 21
8.2. Física de operación y regiones . . . 22
8.3. Resistencia en conducción . . . 23
8.4. Capacidades y carga de compuerta . . . 23

9. IGBT (*Insulated Gate Bipolar Transistor*) 24
9.1. Estructura . . . 24
9.2. Funcionamiento: un MOSFET que excita un PNP . . . 24
9.3. PT, NPT y *field-stop* . . . 25
9.4. Latch-up: el tiristor parásito . . . 26
9.5. Apagado y corriente de cola . . . 26

10. Dispositivos de banda prohibida ancha (WBG): SiC 27
10.1. Temperatura máxima de operación . . . 27
10.2. Comparación de materiales . . . 28
10.3. Dos uniones que soportan la misma tensión . . . 29
10.4. Diodos de SiC . . . 29
10.5. JFET de SiC . . . 30
10.6. MOSFET de SiC . . . 31

11. GaN: el transistor de alta movilidad (HEMT) 31
11.1. La heterounión y el 2DEG . . . 31
11.2. El HEMT: estructura y control . . . 33
11.3. Cómo hacer un HEMT normalmente abierto . . . 33
11.4. Lo que ganan y lo que cuesta el GaN . . . 34

12. Resumen y repaso 35
12.1. Los dispositivos de un vistazo . . . 35
12.2. Formulario . . . 36
12.3. Preguntas de repaso . . . 36
12.4. Correcciones a las diapositivas . . . 38

1 Introducción: el semiconductor como llave

En electrónica de potencia los semiconductores casi nunca se usan como amplificadores lineales: se usan como **llaves** que conectan y desconectan una carga de una fuente, miles o millones de veces por segundo (convertidores CC–CC, inversores, rectificadores controlados, variadores de motores). Todos los dispositivos de la unidad [diapo 1] son distintas respuestas a la misma pregunta: *¿cómo hacer una llave que bloquee mucha tensión, conduzca mucha corriente con poca caída, y pase de un estado al otro rápido y con poca energía de control?*

Definición: Llave ideal

- **Apagada (bloqueo)**: soporta cualquier tensión, directa o inversa, con corriente nula.
- **Encendida (conducción)**: conduce cualquier corriente con caída de tensión nula.
- **Conmutación**: instantánea, y controlada con una señal de potencia despreciable.

Como $p = vi$ es siempre cero, una llave ideal no disipa.

Un dispositivo real se aparta en los tres puntos, y de ahí salen las tres fuentes de pérdidas:

- **Pérdidas de conducción**: $P_{\text{cond}} = V_{\text{on}} I$ (o $R_{\text{on}} I^2$). Dependen de cómo se *conduce*: con un solo tipo de portador (MOSFET, Schottky) o con inyección de ambos (diodo PiN, tiristor, IGBT).
- **Pérdidas de conmutación**: durante la transición v e i coexisten (figura 1). Con conmutación lineal de duración $t_{\text{c,enc}}$ y $t_{\text{c,apag}}$ a frecuencia f_s,

$$P_{\text{conm}} \approx \tfrac{1}{2}\, V_d I_o\, f_s\, (t_{\text{c,enc}} + t_{\text{c,apag}}).$$

  Crecen con la frecuencia y con la carga almacenada que hay que meter o sacar del dispositivo.
- **Pérdidas de bloqueo y de control**: fugas en bloqueo ($V I_{\text{fuga}}$) y la potencia del circuito de disparo.




Figura 1: Conmutación de una carga inductiva idealizada. En cada transición la potencia instantánea $p_T = v_T i_T$ llega a valores del orden de $V_d I_o/4$; la energía de cada pico (W_{enc}, W_{apag}) se pierde f_s veces por segundo.

1.1 Dos familias: unipolares y bipolares

La física de los dispositivos de potencia se ordena alrededor de un compromiso que se deriva en la sección 2: **para bloquear mucha tensión hace falta una región gruesa y poco dopada** (la

región de arrastre o *de deriva*, n^-), y esa región, en conducción, es una resistencia enorme. Hay dos maneras de vivir con ella:

	Unipolares (portadores mayoritarios)	**Bipolares** (inyección de minoritarios)
Ejemplos	Schottky, MOSFET, JFET, HEMT	Diodo PiN, BJT, tiristor, GTO, IGBT
Región n^- en conducción	Resistencia óhmica fija: $R_{\text{on}} \propto V_B^2$	Se *inunda* de electrones y huecos ($\delta n = \delta p \gg N_D$): **modulación de conductividad**
Caída en conducción	$R_{\text{on}} I$ (chica a baja tensión, enorme a alta tensión)	$\approx$ una juntura ($\sim 1\,\text{V}$) + algo; casi independiente de V_B
Velocidad	Muy rápida (sólo cargar capacidades)	Lenta: hay que *sacar* la carga almacenada ($Q \approx I\tau$)
Rango natural	$\lesssim 600\,\text{V}$ en Si (hasta kV en SiC)	De cientos de V a $\sim 10\,\text{kV}$

Tabla 1: Las dos familias. Los materiales de banda ancha (SiC, GaN; secciones 10 y 11) desplazan el límite de los unipolares a tensiones mucho mayores.

1.2 Mapa de los dispositivos




Figura 2: Zonas de aplicación típicas (orientativas; los bordes se mueven año a año). A mayor potencia, dispositivos bipolares lentos; a mayor frecuencia, unipolares. El SiC y el GaN empujan a los unipolares hacia arriba y a la derecha.

Definición: Área de operación segura (SOA)

Región del plano (V, I) por la que puede pasar la trayectoria de conmutación sin destruir el dispositivo. Está limitada por: la corriente máxima (hilos, metalización), la potencia máxima (temperatura de juntura), la *segunda ruptura* en bipolares (concentración de corriente con realimentación térmica) y la tensión de ruptura por avalancha. Los circuitos *snubber* existen para mantener la trayectoria dentro de la SOA y limitar $\mathrm{d}v/\mathrm{d}t$ y $\mathrm{d}i/\mathrm{d}t$.

2 Bloqueo de tensión y región de arrastre

Todos los dispositivos de potencia verticales tienen la misma columna vertebral: una juntura p^+n^- (o un contacto Schottky, o un canal MOS) seguida de una región n^- gruesa y poco dopada y de un sustrato n^+ que hace de contacto [diapo 2, 20]. La n^- es la **región de arrastre de drenaje** (*drift region*): es la que *soporta la tensión* en bloqueo.

2.1 Ruptura por avalancha: el campo crítico

En inversa el campo eléctrico es máximo en la juntura. Cuando llega al **campo crítico** $\mathcal{E}_c$ los portadores ganan entre choques energía suficiente para ionizar la red y la corriente crece en avalancha (Pierret §6.3.1). En lo que sigue se usa el modelo simple "ruptura cuando $\mathcal{E}_{\text{máx}} = \mathcal{E}_c$" con $\mathcal{E}_c$ constante: para Si $\mathcal{E}_c \approx 3 \times 10^5$ V/cm, para 4H-SiC $\mathcal{E}_c \approx 2 \times 10^6$ V/cm [diapo 29].

Idea física: ¿Por qué un semiconductor de banda ancha aguanta más campo?

Para ionizar hace falta que un portador gane del orden de E_G (en rigor $\sim 1.5E_G$) entre choques. Con E_G tres veces mayor, el campo necesario es mucho mayor: $\mathcal{E}_c$ crece aproximadamente como E_G^2 a $E_G^{2.5}$. Ésa es la principal razón de ser del SiC y del GaN en potencia.

2.2 Diseño sin perforación (NPT): campo triangular

Juntura p^+n^- abrupta con $N_A \gg N_D$: la zona desierta queda casi toda en la n^-, de ancho W. De Poisson (hoja de fórmulas, juntura M–S o p^+n ✓ en la hoja) el campo es lineal:

$$\mathcal{E}(x) = \frac{qN_D}{\epsilon}(W - x), \qquad \mathcal{E}_{\text{máx}} = \frac{qN_D W}{\epsilon}, \qquad V = \frac{1}{2}\,\mathcal{E}_{\text{máx}} W.$$

Imponiendo $\mathcal{E}_{\text{máx}} = \mathcal{E}_c$ en la ruptura:

Tensión de ruptura y ancho de la región de arrastre

$$V_B = \frac{\epsilon\,\mathcal{E}_c^2}{2qN_D}, \qquad W_{V_B} = \frac{2V_B}{\mathcal{E}_c}, \qquad N_D = \frac{\epsilon\,\mathcal{E}_c^2}{2qV_B}.$$

Para bloquear más tensión hay que **dopar menos** ($N_D \propto 1/V_B$) y **engrosar** ($W \propto V_B$) la región de arrastre. Ésta es la "región de arrastre del espesor W_d" que depende de la tensión de ruptura en el diodo de la diapo 2.

2.3 La resistencia en conducción: el límite unipolar

Si en conducción esa región sólo tiene sus electrones de equilibrio ($n = N_D$), su resistencia por unidad de área es

$$R_{\text{on,sp}} = \frac{W}{q\mu_n N_D} = \frac{2V_B/\mathcal{E}_c}{q\mu_n\,\epsilon\mathcal{E}_c^2/(2qV_B)} \quad \Longrightarrow \quad \boxed{R_{\text{on,sp}} = \frac{4V_B^2}{\epsilon\,\mu_n\,\mathcal{E}_c^3}}$$

que es la expresión de la diapo 30. El denominador $\epsilon\mu_n\mathcal{E}_c^3$ es la **figura de mérito de Baliga** (BFOM) del material: depende sólo del semiconductor, y aparece al cubo el campo crítico.

Límite unipolar

$R_{\text{on,sp}} \propto V_B^2$ (y en la práctica $\propto V_B^{2.5}$, porque $\mathcal{E}_c$ baja un poco con N_D). Duplicar la tensión de bloqueo cuadruplica la resistencia: por eso el MOSFET de silicio deja de ser competitivo arriba de $\sim$ 200–600 V y aparecen el IGBT (modulación de conductividad) y el SiC (más $\mathcal{E}_c$).

Ejemplo: Región de arrastre para 600 V en silicio

Con $\epsilon = 11.8\,\epsilon_0$, $\mathcal{E}_c = 3 \times 10^5$ V/cm, $\mu_n = 1350\,\text{cm}^2/\text{V s}$:

$$N_D = \frac{11.8 \cdot 8.85 \times 10^{-14} \cdot (3 \times 10^5)^2}{2 \cdot 1.6 \times 10^{-19} \cdot 600} = 4.9 \times 10^{14}\,\text{cm}^{-3}, \qquad W = \frac{2 \cdot 600}{3 \times 10^5} = 40\,\mu\text{m},$$

$$R_{\text{on,sp}} = \frac{W}{q\mu_n N_D} = \frac{40 \times 10^{-4}}{1.6 \times 10^{-19} \cdot 1350 \cdot 4.9 \times 10^{14}} = 0.038\,\Omega\,\text{cm}^2.$$

Un MOSFET de $1\,\text{cm}^2$ de área activa tendría, sólo por la deriva, $38\,\text{m}\Omega$: con 30 A disipa 34 W. Con 4H-SiC la misma tensión se logra con $R_{\text{on,sp}} \approx 0.29\,\text{m}\Omega\,\text{cm}^2$, unas 130 veces menos (sección 10).

2.4 Diseño con perforación (PT): campo trapezoidal

Si la n^- se hace *más delgada* que W_{V_B} y se apoya en una capa n^+, la zona desierta "perfora" hasta la n^+ antes de la ruptura y el campo queda trapezoidal (figura 3). La tensión es el área bajo la curva:

$$V_B^{PT} = \mathcal{E}_c\, W_d - \frac{qN_D W_d^2}{2\epsilon}.$$

Con el mismo $\mathcal{E}_c$ se bloquea casi la misma tensión con una región más delgada (y por lo tanto menos resistiva y con menos carga almacenada en dispositivos bipolares). En el límite $N_D \to 0$ (capa "intrínseca") el campo es rectangular y $V_B = \mathcal{E}_c W_d$: es la estructura PiN.




Figura 3: Perfil de campo en la ruptura. El área sombreada es la tensión bloqueada. En el diseño PT la pendiente qN_D/ϵ es la misma pero el triángulo se "corta" en la capa n^+ (que en el IGBT se llama capa de compensación o *buffer*, diapo 22).




Figura 4: Límite unipolar $R_{\text{on,sp}} = 4V_B^2/(\epsilon\mu_n\mathcal{E}_c^3)$ con los parámetros de la diapo 29. Un dispositivo unipolar no puede estar por debajo de su recta (salvo trucos de estructura como la *superjuntura*, sección 8).

3 Diodo de potencia

3.1 Estructura $p^+n^-n^+$ (PiN)




Figura 5: Diodo de potencia típico [diapo 2]. La n^+ inferior no bloquea nada: sólo da rigidez mecánica y un buen contacto óhmico. Todo el diseño está en N_D y W_d de la capa epitaxial.

Comparado con un diodo de señal, el de potencia tiene dos diferencias: la región n^- (para bloquear, sección 2) y la gran área (para conducir decenas o miles de amperes). La primera es un problema en conducción: con $N_D = 1 \times 10^{14}\,\mathrm{cm}^{-3}$ y $W_d = 100\,\mu\mathrm{m}$ la n^- *sin modular* tendría

$$R_{\mathrm{on,sp}} = \frac{W_d}{q\mu_n N_D} = \frac{1 \times 10^{-2}}{1.6 \times 10^{-19} \cdot 1350 \cdot 1 \times 10^{14}} = 0.46\,\Omega\,\mathrm{cm}^2,$$

es decir 46 V de caída a $100\,\mathrm{A/cm}^2$. Los diodos reales caen $\sim$ 1–2 V: la diferencia la hace la **alta inyección**.

3.2 Baja y alta inyección; inyección doble

- **Baja inyección** ($\delta p \ll n_{n0} = N_D$): los huecos que inyecta la p^+ son pocos; los electrones de equilibrio de la n^- neutralizan su carga sin dificultad [diapo 3]. Es el diodo de la unidad de junturas.
- **Alta inyección** ($\delta p \gtrsim N_D$): la carga de los huecos inyectados ya no puede ser neutralizada por los pocos electrones de la n^-. Esa carga positiva *atrae electrones desde la* n^+: la juntura n^+n^- inyecta electrones en la región de arrastre, con $\delta n = \delta p$ (neutralidad). Es la **inyección doble** [diapo 3].




Figura 6: Portadores en la región de arrastre [diapo 3]. En conducción a corriente alta, $n \approx p$ es tres órdenes de magnitud mayor que el dopaje: la n^- deja de ser una resistencia de $0.46\,\Omega\,\mathrm{cm}^2$. El perfil es una catenaria (se deriva abajo).

3.3 Modulación de conductividad

Con $n \approx p \gg N_D$ la conductividad de la región de arrastre es $\sigma = q(\mu_n + \mu_p)n$, controlada por la *corriente* y no por el dopaje.

Ejemplo: Cuánto baja la resistencia

Con $n = p = 1 \times 10^{17}\,\mathrm{cm}^{-3}$ y las movilidades de la tabla ($\mu_n = 1350$, $\mu_p = 480$):

$$\rho = \frac{1}{q(\mu_n + \mu_p)n} = \frac{1}{1.6 \times 10^{-19} \cdot 1830 \cdot 1 \times 10^{17}} = 0.034\,\Omega\,\mathrm{cm}, \qquad \rho W_d = 3.4 \times 10^{-4}\,\Omega\,\mathrm{cm}^2.$$

A $100\,\mathrm{A/cm}^2$: 34 mV en vez de 46 V. (Las movilidades bajan algo en alta inyección por la dispersión portador–portador, pero el orden de magnitud no cambia.)

Perfil de portadores: difusión ambipolar. En la n^-, con $\delta n = \delta p$ y el campo determinado por la neutralidad, las dos ecuaciones de continuidad se combinan en una sola, para el "par" electrón–hueco, con un coeficiente de **difusión ambipolar**:

$$D_a \frac{\mathrm{d}^2 \delta p}{\mathrm{d}x^2} - \frac{\delta p}{\tau_{HL}} = 0, \qquad D_a = \frac{2 D_n D_p}{D_n + D_p}, \qquad L_a = \sqrt{D_a \tau_{HL}},$$

donde τ_{HL} es la vida media en alta inyección (sección 4). La solución con inyección desde los dos extremos es simétrica:

$$\delta p(x) = \delta n(x) \propto \cosh\!\left(\frac{x - W_d/2}{L_a}\right),$$

la "catenaria" de la figura 6. Si $W_d \lesssim 2L_a$ el perfil es casi plano y la región está bien modulada; si $W_d \gg L_a$ el centro queda pobre en portadores y la caída crece rápidamente. Por eso **una vida media larga baja la caída en conducción**.

Caída en directa del diodo de potencia

$$V = V_j + V_d \;\approx\; V_j + R_{\mathrm{enc}}\, I \qquad \text{[diapo 3]}$$

V_j: caída en las junturas p^+n^- y n^-n^+ (logarítmica en I); V_d: caída en la región de arrastre modulada, aproximadamente óhmica a corriente alta. En la característica I–V aparece como una recta de pendiente $1/R_{\mathrm{enc}}$ a partir de $\sim 1\,\mathrm{V}$.

3.4 Recuperación inversa

La conductividad modulada tiene un precio: en conducción la región de arrastre almacena una carga $Q_F \approx I_F\,\tau_{HL}$ de portadores en exceso (control de carga, Pierret cap. 8). Para que el diodo bloquee, esa carga tiene que *desaparecer* — por recombinación o extraída como corriente inversa. Mientras haya carga cerca de la juntura, el diodo sigue "encendido" en sentido inverso.




Figura 7: Apagado de un diodo de potencia con $\mathrm{d}i/\mathrm{d}t$ impuesto por el circuito ($\approx V_R/L$). Durante t_a la juntura sigue polarizada en directa (todavía hay carga en su borde): la corriente inversa sólo está limitada por el circuito. Cuando la carga cerca de la juntura se agota, la juntura toma tensión y la corriente se recupera en t_b.

Definición: Parámetros de recuperación inversa

- $t_{rr} = t_a + t_b$: tiempo de recuperación inversa.
- Q_{rr}: carga recuperada (área de la corriente negativa), $Q_{rr} \approx \frac{1}{2} I_{RM} t_{rr}$.
- I_{RM}: pico de corriente inversa. Si $t_b \ll t_a$: $t_a = I_{RM}/(\mathrm{d}i/\mathrm{d}t)$ y

$$I_{RM} \approx \sqrt{2\,Q_{rr}\,\frac{\mathrm{d}i}{\mathrm{d}t}}, \qquad t_{rr} \approx \sqrt{\frac{2Q_{rr}}{\mathrm{d}i/\mathrm{d}t}}.$$

- Factor de suavidad $S = t_b/t_a$. Un diodo "abrupto" ($S \ll 1$) corta la corriente de golpe y, con la inductancia del circuito, genera sobretensiones y ruido; uno "suave" ($S \sim 1$) es más benigno.

Ejemplo: Pico de corriente inversa

Diodo con $Q_{rr} = 1\,\mu\mathrm{C}$, apagado con $\mathrm{d}i/\mathrm{d}t = 100\,\mathrm{A}/\mu\mathrm{s}$:

$$I_{RM} \approx \sqrt{2 \cdot 1 \times 10^{-6} \cdot 1 \times 10^{8}} = 14\,\mathrm{A}, \qquad t_{rr} \approx \frac{I_{RM}}{\mathrm{d}i/\mathrm{d}t} = 0.14\,\mu\mathrm{s}.$$

Esos 14 A los entrega la llave que se está encendiendo (por ejemplo el MOSFET de la otra rama de un puente), *sumados* a la corriente de carga: la recuperación del diodo es la principal pérdida de encendido de muchos convertidores.

Al *encender* hay un fenómeno dual, la **recuperación directa**: la región de arrastre todavía no está modulada, su resistencia es alta y la tensión tiene un sobrepico V_{FR} de varios volts hasta que la inyección doble la llena de portadores.

3.5 Diodo Schottky de potencia

Un contacto metal–semiconductor sobre la n^- es un diodo *unipolar*: conduce por emisión termoiónica de mayoritarios (hoja de fórmulas: $I_S = AA^*T^2 e^{-\phi_B/kT}$ ✓ en la hoja), no inyecta huecos y por lo tanto **no tiene carga almacenada ni recuperación inversa** (sólo la carga de la capacidad de juntura). A cambio no modula su región de arrastre: su caída sigue el límite unipolar y en silicio sólo se usan hasta $\sim 100\,\mathrm{V}$–$200\,\mathrm{V}$. En SiC, gracias al $\mathcal{E}_c$ diez veces mayor, llegan a 600–1700 V

(sección 10).

4 Recombinación y vida media en dispositivos de potencia

En los dispositivos bipolares de potencia (diodo PiN, BJT, tiristor, GTO, IGBT) la vida media de los portadores en exceso es *el* parámetro de diseño: fija cuánto se modula la región de arrastre (caída en conducción) y cuánta carga hay que sacar al apagar (velocidad y pérdidas de conmutación).

4.1 Repaso: equilibrio y decaimiento de los portadores en exceso

[diapo 4] En equilibrio valen la ley de acción de masas y la neutralidad ✓ en la hoja:

$$p_0 n_0 = n_i^2, \qquad p_0 + N_D = n_0 + N_A \quad \Longrightarrow \quad \text{tipo } p: \;\; p_0 \approx N_A, \quad n_0 \approx \frac{n_i^2}{N_A}.$$

Fuera del equilibrio, con un exceso δn y sin generación externa, la ecuación de generación–recombinación térmica en baja inyección es

$$\frac{\mathrm{d}(\delta n)}{\mathrm{d}t} = -\frac{\delta n}{\tau} \quad \Longrightarrow \quad \delta n(t) = \delta n(0)\, e^{-t/\tau},$$

con τ la vida media del portador minoritario en exceso.

△ Ojo: "El τ no es una constante"

En baja inyección τ es una propiedad del material (trampas, temperatura). En un dispositivo de potencia, en cambio, se trabaja con δn que va de $\ll N_D$ (bloqueo) a $\gg N_D$ (conducción), y τ cambia con δn [diapo 4]. Por eso la ecuación de arriba con τ fijo sólo sirve para una corriente dada.

4.2 Los tres mecanismos

SRH (trampas). Es el dominante en silicio con inyección moderada. Con trampas en el centro de la banda, Pierret §3.3:

$$\tau_{SRH} = \tau_{p0}\frac{n_0 + n_1 + \delta n}{n_0 + p_0 + \delta n} + \tau_{n0}\frac{p_0 + p_1 + \delta n}{n_0 + p_0 + \delta n} \xrightarrow{\delta n \gg n_0} \tau_{HL} = \tau_{n0} + \tau_{p0}.$$

En alta inyección la vida media *aumenta* (de τ_{p0} a $\tau_{n0} + \tau_{p0}$): la recombinación necesita capturar los dos portadores y ambos están en exceso. τ_{SRH} **crece con la temperatura** [diapo 4] (aproximadamente $\propto T^{1.5}$–T^2): al subir T los portadores son emitidos térmicamente desde las trampas antes de completar la recombinación. Consecuencia práctica: a mayor temperatura, más carga almacenada y apagados más lentos y con más Q_{rr}.

Auger. Tres partículas: un electrón y un hueco se recombinan y ceden la energía a un tercer portador. La tasa es $R_A = (C_n n + C_p p)(np - n_i^2)$; en alta inyección ($n = p = \delta n$)

$$\tau_A = \frac{1}{C_a\, \delta n^2}, \qquad C_a = C_n + C_p \approx 1.66 \times 10^{-30}\,\mathrm{cm^6/s} \text{ (Si)}.$$

δn (cm^{-3})	10^{16}	10^{17}	10^{18}	10^{19}
τ_A	6 ms	60 µs	0.6 µs	6 ns

Como τ_{SRH} típico en potencia es de 1–10 µs, Auger domina recién por encima de $\sim 3 \times 10^{17}\,\mathrm{cm^{-3}}$.

Radiativa. Despreciable en Si y SiC (gap indirecto; unidad 6).

Vida media efectiva

$$\frac{1}{\tau_{\text{ef}}} = \frac{1}{\tau_{SRH}} + \frac{1}{\tau_A} \qquad \text{modelo empírico de la diapo 4:} \qquad \tau = \frac{\tau_0}{1 + (\delta n / n_b)^2}.$$

Las dos expresiones tienen la misma forma: el término $(\delta n/n_b)^2$ es la Auger con $n_b = 1/\sqrt{C_a \tau_0}$. A densidades muy altas τ cae, la modulación empeora y las pérdidas en conducción aumentan [diapo 4]: es lo que limita la densidad de corriente útil de un PiN o un tiristor.




Figura 8: Vida media efectiva en Si con $\tau_{SRH} = 10\,\mu\text{s}$. Para $\delta n < n_b$ manda SRH; por encima, Auger reduce τ como δn^{-2}.

△ Ojo: Dónde empieza la Auger [diapo 4]

La diapositiva dice que τ disminuye por Auger "para altas densidades cercanas a $n_b \approx 1 \times 10^{16}\,\text{cm}^{-3}$". En silicio, con $C_a \approx 1.7 \times 10^{-30}\,\text{cm}^6/\text{s}$, τ_A a $1 \times 10^{16}\,\text{cm}^{-3}$ es de milisegundos: no compite con SRH. El quiebre ocurre en $n_b = 1/\sqrt{C_a \tau_{SRH}} \approx 1 \times 10^{17}$–$1 \times 10^{18}\,\text{cm}^{-3}$ según la vida SRH. En el modelo empírico n_b es un parámetro de ajuste, no una constante del material.

4.3 El compromiso de la vida media

Idea física: Ni mucho ni poco

- τ **grande** $\Rightarrow$ L_a grande, región de arrastre bien modulada, **baja caída en conducción**; pero mucha carga almacenada ($Q \approx I\tau$), **conmutación lenta** y gran Q_{rr} [diapo 4].
- τ **chico** $\Rightarrow$ apagado rápido, pero modulación pobre y **más pérdidas en conducción**.

El fabricante elige el punto de la curva V_F–Q_{rr} (o $V_{CE(sat)}$–E_{apag} en IGBT) según la frecuencia de trabajo. Un rectificador de red (50 Hz) usa τ largo; un diodo de rueda libre de un inversor de 20 kHz, τ corto.

Control de vida media. Se introducen deliberadamente centros de recombinación: difusión de oro o platino (niveles profundos), irradiación con electrones (defectos en todo el volumen) o con protones/helio (defectos *localizados* a una profundidad elegida, por ejemplo cerca de la juntura para mejorar la suavidad S sin empeorar mucho V_F).

5 Tiristor (SCR)

El tiristor o *rectificador controlado de silicio* (SCR) es una estructura de cuatro capas *pnpn* con tres terminales: ánodo (A), cátodo (K) y compuerta (G, conectada a la p interna). Es un diodo que **no conduce en directa hasta que se lo dispara** con un pulso de compuerta; una vez encendido

se queda encendido aunque se quite el pulso, y sólo se apaga cuando la corriente de ánodo cae por debajo de un mínimo (Pierret cap. 13; Mohan cap. 23).

5.1 Estructura




Figura 9: Corte de un tiristor con los dopajes típicos de la diapo 8. La región n_1^-, poco dopada y gruesa, es la región de arrastre: fija la tensión de bloqueo en los dos sentidos. A la derecha, el símbolo.

5.2 Modelo de dos transistores

Cortando mentalmente las capas n_1 y p_2 en dos, el tiristor es un PNP ($Q_1 = p_1 n_1 p_2$) y un NPN ($Q_2 = n_1 p_2 n_2$) conectados de modo que **el colector de cada uno alimenta la base del otro** [diapo 5, 12]: realimentación positiva.




Figura 10: Izquierda: partición de la estructura $p_1 n_1 p_2 n_2$ en dos transistores que comparten n_1 y p_2. Derecha: circuito equivalente [diapo 5, 12], con $I_{B1} = I_{C2}$ e $I_{B2} = I_{C1} + I_G$. La corriente de colector de cada transistor es la corriente de base del otro.

Derivación de la corriente de ánodo. Con los dos transistores en activa (estado de bloqueo directo), la relación de la hoja de fórmulas $I_C = \alpha I_E + I_{CB0}$ ✓ en la hoja aplicada a cada uno da [diapo 12]

$$I_{C1} = \alpha_1 I_A + I_{CO1}, \qquad I_{C2} = \alpha_2 I_K + I_{CO2}, \qquad I_K = I_A + I_G,$$

donde las corrientes de fuga son las de Ebers–Moll con el emisor abierto, $I_{CO} = I_{CB0} = I_{R0}(1-\alpha_F\alpha_R)$ (la diapo escribe $I_{CS}[1-\alpha_f\alpha_r]$). En el nodo de ánodo, la corriente de emisor de Q_1 se reparte entre

su colector y su base, y su base es el colector de Q_2:

$$I_A = I_{C1} + I_{B1} = I_{C1} + I_{C2} = \alpha_1 I_A + I_{CO1} + \alpha_2(I_A + I_G) + I_{CO2}.$$

Despejando:

Corriente de ánodo del tiristor

$$I_A = \frac{\alpha_2 I_G + I_{CO1} + I_{CO2}}{1 - (\alpha_1 + \alpha_2)}.$$

- **Bloqueo**: $\alpha_1 + \alpha_2 \ll 1$ y I_A es apenas una corriente de fuga [diapo 12].
- **Disparo**: cuando $\alpha_1 + \alpha_2 \to 1$ el denominador se anula y la corriente crece sin límite: la realimentación se vuelve regenerativa y I_A queda **limitada sólo por el circuito externo** [diapo 10].

Idea física: ¿Por qué los α cambian?

Si los α fueran constantes, un tiristor con $\alpha_1 + \alpha_2 < 1$ nunca se encendería. En realidad los α **crecen con la corriente**: a corriente baja la corriente de emisor es mayormente de recombinación en la zona desierta (Pierret §11.2.6), que no contribuye a la corriente de colector, y la eficiencia de emisión es pobre. Además crecen con V_{AK} [diapo 13]: al aumentar la tensión, la zona desierta de J_2 se extiende en n_1 (achica la base de $Q_1 \Rightarrow$ sube α_{pnp}) y en p_2 (achica la base de $Q_2 \Rightarrow$ sube α_{npn}). Por eso el diseño usa α_1 chico (base n_1 muy ancha) y α_2 alto pero dependiente de la corriente.

Ejemplo: Del bloqueo al disparo

Con $\alpha_1 = 0.3$, $\alpha_2 = 0.5$ y $I_{CO1} + I_{CO2} = 2\,\text{nA}$, sin compuerta: $I_A = 2\,\text{nA}/0.2 = 10\,\text{nA}$ (bloqueo). Se inyecta $I_G = 1\,\text{mA}$ y, a medida que la corriente sube, también los α; tomando $\alpha_2 \approx 0.5$ en el numerador:

$\alpha_1 + \alpha_2$	0.8	0.95	0.99	$\to 1$
I_A	2.5 mA	10 mA	50 mA	limitada por el circuito

Cada aumento de I_A sube los α, que suben I_A: el proceso se dispara solo.

5.3 Característica I–V y estados




Figura 11: Característica estática [diapo 5, 8]. Con $I_G = 0$ el tiristor bloquea hasta la tensión de ruptura directa V_{BO}; cuanto mayor I_G ($I_{G2} > I_{G1} > 0$), menor la tensión a la que se dispara. La rama punteada (resistencia negativa) no es observable en régimen: el punto de trabajo salta de bloqueo a conducción.

Definición: Corrientes de enganche y de mantenimiento

- **Corriente de enganche** I_L (*latching*): mínima I_A que tiene que alcanzarse *durante el pulso de compuerta* para que, al retirarlo, el tiristor quede encendido.
- **Corriente de mantenimiento** I_H (*holding*): mínima I_A que mantiene el dispositivo en conducción; si $I_A < I_H$, $\alpha_1 + \alpha_2$ cae por debajo de 1 y se apaga. Siempre $I_L > I_H$ (típicamente $I_L \approx 2$–$3\, I_H$).

Bloqueo inverso ($V_{AK} < 0$) [diapo 12]. J_1 y J_3 en inversa, J_2 en directa. J_3 tiene dopajes altos a ambos lados y rompe a pocos volts (20–30 V), así que **la que soporta la tensión es** J_1, y el límite lo pone el ancho de la zona n_1 (perforación hasta J_2) o su avalancha.

Bloqueo directo ($V_{AK} > 0$, sin disparo) [diapo 12]. J_1 y J_3 en directa, J_2 en inversa. Por los dopajes, la zona desierta de J_2 se extiende en n_1: otra vez es la región n_1 la que fija la tensión de bloqueo directa V_{BO}. Por eso un tiristor simétrico bloquea aproximadamente la misma tensión en los dos sentidos.

Conducción [diapo 13]. Las cuatro capas están inundadas de portadores minoritarios en exceso; J_2 pasa a **directa** y los dos transistores del modelo están **saturados**. La tensión es la suma de las tres junturas (la de J_2 con signo opuesto) más la región modulada:

$$V_{AK}(\text{enc}) = V_{J1} - V_{J2} + V_{J3} + V_{n^-} \approx 0.8\text{–}1\ \text{V}\ (+\text{óhmica}) \qquad \text{[diapo 10, 13]}.$$

Como en el diodo PiN, la n_1 está modulada y la caída casi no depende de la tensión de bloqueo: es el dispositivo con menor caída por ampere para tensiones de varios kV.

5.4 Diagramas de bandas




Figura 12: Banda de conducción (azul) y de valencia (roja) del tiristor, cátodo a la izquierda como en las diapos 9–11. (a) Equilibrio. (b) Bloqueo directo: J_1 y J_3 apenas en directa; la tensión cae en la zona desierta de J_2, que se extiende en n_1^-. (c) Conducción: con las barreras reducidas, los electrones del cátodo y los huecos del ánodo atraviesan toda la estructura (proceso regenerativo, [diapo 10]). Esquemático: las escalas de energía no son exactas.

5.5 Mecanismos de encendido

Cualquier cosa que haga $\alpha_1 + \alpha_2 \to 1$ enciende el tiristor:

1. **Corriente de compuerta** (el normal) [diapo 13]. Una I_G entrante polariza en directa J_3 y la n_2^+ inyecta electrones en p_2; éstos difunden por la base y son barridos por el campo de J_2 hacia n_1. En n_1 producen dos efectos: ensanchan la zona desierta de J_2 y, por neutralidad, obligan a J_1 a inyectar huecos desde el ánodo. Los huecos cruzan hacia p_2 y suman corriente de base para Q_2: realimentación.
2. **Sobretensión**: si $V_{AK} > V_{BO}$, la multiplicación por avalancha en J_2 aporta la corriente que falta (Pierret generaliza $I_A = \ldots/[1 - M(\alpha_1 + \alpha_2)]$). No destruye el dispositivo si la corriente está limitada, pero no es un modo de disparo controlado.
3. $\mathrm{d}v/\mathrm{d}t$: J_2 en inversa es un capacitor C_{J2}. Un escalón rápido de tensión inyecta $i = C_{J2}\,\mathrm{d}V_{AK}/\mathrm{d}t$, que actúa como corriente de compuerta.
4. **Temperatura**: las fugas I_{CO} se duplican cada $\sim 8\,^\circ\mathrm{C}$ y los α suben.
5. **Luz** (LASCR): pares generados en J_2; se usa en tiristores de muy alta tensión disparados por fibra óptica (unidad 6).

Ejemplo: Disparo espurio por $\mathrm{d}v/\mathrm{d}t$

Con $C_{J2} = 50\,\mathrm{pF}$ y un flanco de $200\,\mathrm{V/\mu s}$: $i = 50 \times 10^{-12} \cdot 2 \times 10^8 = 10\,\mathrm{mA}$, del orden de la corriente de disparo de compuerta de un tiristor de media potencia. Por eso la hoja de datos da un $(\mathrm{d}v/\mathrm{d}t)_{\mathrm{máx}}$ y se usan *snubbers* RC en paralelo.

5.6 Transitorio de encendido y $\mathrm{d}i/\mathrm{d}t$




Figura 13: Encendido del tiristor [diapo 15]. $t_{d,\mathrm{enc}}$: retardo hasta que los $\alpha \to 1$ cerca de la compuerta; t_r: subida de la corriente, con pendiente impuesta por el circuito; t_{ps}: extensión del plasma, durante la cual el área encendida crece y v_{AK} termina de bajar.

Idea física: El plasma y el límite de $\mathrm{d}i/\mathrm{d}t$ [diapo 15, 16]

La compuerta inyecta portadores en p_2 *cerca de su contacto*: el tiristor se enciende primero en una franja angosta junto a la compuerta, donde se forma una acumulación de portadores en exceso ("plasma"). El plasma se expande lateralmente a $\sim 0.1\,\mathrm{mm/\mu s}$, mucho más lento que lo que puede crecer la corriente. Si $\mathrm{d}i_A/\mathrm{d}t$ es grande, toda la corriente pasa por la pequeña área ya

encendida: densidad de corriente enorme, punto caliente y destrucción. De ahí el $(\mathrm{d}i/\mathrm{d}t)_{\text{máx}}$ del fabricante, que se respeta con una inductancia serie [diapo 13, 15], y las compuertas *interdigitadas* o *amplificadoras* de los tiristores grandes.

5.7 Apagado

Un tiristor convencional **no se apaga desde la compuerta**: hay que llevar I_A por debajo de I_H (conmutación natural, cuando la corriente alterna pasa por cero, o forzada por un circuito auxiliar) y mantenerlo sin tensión directa el tiempo suficiente.




Figura 14: Apagado por conmutación [diapo 11]. Como en el diodo, la corriente se invierte mientras se extraen los portadores almacenados (pico de corriente inversa al vaciarse J_1 y J_3); luego la carga que queda en J_2 debe desaparecer por *recombinación*, porque J_2 está en directa y no la barre ningún campo. Si se reaplica tensión directa antes de t_q, el tiristor se reenciende.

[diapo 11, 14] Durante la conducción se inyectaron en n_1 y p_2 concentraciones de portadores mucho mayores que las de equilibrio. Para apagar, la recombinación interna y el barrido de portadores (acelerado si se invierte la polaridad, a costa de una considerable corriente inversa) retiran la carga almacenada hasta sacar a los transistores de saturación y llevarlos a la zona activa, donde la ganancia de lazo ya es menor que 1. El tiempo t_q (decenas a cientos de µs) es la razón por la que los tiristores se usan a frecuencia de red.




Figura 15: Por qué una corriente de compuerta negativa no apaga un tiristor convencional [diapo 14]. La corriente de compuerta circula lateralmente por la p_2, que tiene resistencia; sólo polariza en inversa J_3 cerca del borde del cátodo. El centro de los cátodos (de área mucho mayor que la compuerta) sigue conduciendo y la corriente se concentra allí. El GTO resuelve esto achicando y entrelazando los cátodos (sección 7).

6 Triac y control de fase

6.1 El triac: un tiristor bidireccional

El triac (*triode for alternating current*) integra en una sola pastilla el equivalente de **dos tiristores en antiparalelo con una compuerta común** [diapo 6]. Sus terminales principales no se llaman ánodo y cátodo sino MT1 y MT2 (*main terminals*); la compuerta G está del lado de MT1 y todas las tensiones se miden respecto de MT1. Es una estructura de cinco regiones (*npnpn* vista en un corte): según el signo de $V_{MT2-MT1}$ conduce una u otra mitad (Pierret §13.3).




Figura 16: Triac: símbolo, equivalente con dos tiristores en antiparalelo y corte esquemático [diapo 6]. Las regiones n junto a cada terminal hacen de cátodo de uno u otro tiristor según la polaridad; la n junto a la compuerta permite dispararlo con I_G de ambos signos.




Figura 17: Característica del triac [diapo 6]: la del tiristor repetida en el tercer cuadrante. Se dispara en los dos sentidos, con corriente de compuerta entrante o saliente.

Modo	$V_{MT2-MT1}$	I_G	Sensibilidad
I^+	+	+ (entra)	la mejor
I^-	+	− (sale)	buena
III^-	−	− (sale)	buena
III^+	−	+ (entra)	mala (se evita)

Tabla 2: Modos de disparo del triac. En la práctica se usan I^- y III^- (compuerta siempre negativa) o I^+ y III^- (pulso del mismo signo que V_{MT2}).

Idea física: Tiristor o triac [diapo 7]

El triac es cómodo (un solo componente y un solo disparo para alterna), pero es más lento y soporta menos $\mathrm{d}v/\mathrm{d}t$ de conmutación: al pasar la corriente por cero, la carga que quedó de un semiciclo puede reencender el dispositivo en el semiciclo siguiente. Por eso se usa en **baja potencia** (atenuadores de luz, control de motores universales, relés de estado sólido) y el **tiristor en media, alta y muy alta potencia** (rectificadores controlados, transmisión HVDC, arrancadores).

6.2 Control de fase

La aplicación clásica de ambos es el **control de fase**: en cada semiciclo de la red se dispara el dispositivo con un retardo α (ángulo de disparo) respecto del cruce por cero. El dispositivo conduce desde $\omega t = \alpha$ hasta que la corriente pasa por cero (con carga resistiva, en $\omega t = \pi$) y la carga recibe una "porción" de cada semiciclo [diapo 7].




Figura 18: Control de fase con carga resistiva, $\alpha = 60°$ como en la diapo 7. Arriba: tiristor (media onda); los pulsos (violeta) en el semiciclo negativo no tienen efecto porque el tiristor está en inversa. Abajo: triac (onda completa), disparado en los dos semiciclos.

Integrando la porción de senoide entre α y π:

Control de fase con carga resistiva

Tiristor (media onda):
$$V_{\text{med}} = \frac{1}{2\pi}\int_{\alpha}^{\pi} V_m \sin\theta \, d\theta = \frac{V_m}{2\pi}(1+\cos\alpha)$$

Triac (onda completa):
$$V_{\text{ef}} = \sqrt{\frac{1}{\pi}\int_{\alpha}^{\pi} V_m^2 \sin^2\theta \, d\theta} = \frac{V_m}{\sqrt{2}}\sqrt{1-\frac{\alpha}{\pi}+\frac{\sin 2\alpha}{2\pi}}, \qquad P = \frac{V_{\text{ef}}^2}{R}.$$

Ejemplo: Atenuador de 220 V con triac

Lámpara de $R = 100\,\Omega$ (supuesta constante) en la red de 220 V ($V_m = 311$ V):

α	0°	60°	90°	120°
V_{ef} (triac)	220 V	197 V	156 V	97 V
P	484 W	389 W	242 W	95 W
V_{med} (tiristor, media onda)	99 V	74 V	50 V	25 V

Con $\alpha = 90°$ la potencia es exactamente la mitad: se entrega medio semiciclo de cada uno, y por simetría de $\sin^2$ cada mitad tiene la misma energía.

Idea física: El precio del control de fase

La corriente de línea deja de ser senoidal: el encendido brusco en α genera armónicos e interferencia (de ahí los filtros LC de los atenuadores) y el factor de potencia empeora aun con carga resistiva. Para generar el pulso en α, los atenuadores simples usan una red RC que carga un capacitor hasta la tensión de disparo de un *diac* (dos junturas en antiparalelo que rompen a $\sim 30\,\mathrm{V}$).

7 GTO (*Gate Turn-Off Thyristor*)

El GTO es un tiristor modificado para que **pueda apagarse desde la compuerta** con una corriente de compuerta negativa grande [diapo 17]. Se enciende como un tiristor; para apagarlo se *extrae* por la compuerta una fracción importante de la corriente de ánodo durante algunos microsegundos.

7.1 Diferencias estructurales con el tiristor

[diapo 17] Para lograr la capacidad de desconexión, el GTO cambia tres cosas:

1. **Estructura compuerta–cátodo muy interdigitada**: el cátodo se divide en cientos o miles de "dedos" angostos (de unos 100 µm), cada uno rodeado de compuerta. Así ningún punto de la p_2 queda lejos de un contacto de compuerta y la caída lateral en p_2 durante el apagado es chica (justo el problema de la figura 15).
2. **Cátodos en forma de islas**: se graba el silicio alrededor de cada cátodo n^+, que queda como una meseta; la compuerta contacta la p_2 en el fondo del grabado.
3. **Ánodo en cortocircuito**: zonas n^+ que atraviesan la p^+ del ánodo y conectan la n_1 directamente con el metal de ánodo.




Figura 19: Corte esquemático de un GTO [diapo 17]: cátodos en islas n^+ rodeados de contactos de compuerta sobre la p_2, y ánodo con cortocircuitos n^+ que perforan la p_1^+.

7.2 Ganancia de apagado

Partimos del GTO encendido, con Q_1 y Q_2 saturados, y extraemos por la compuerta una corriente $I'_G = -I_G > 0$ [diapo 18]. La base de Q_2 recibe el colector de Q_1 menos lo que sale por la compuerta:

$$I_{B2} = I_{C1} - I'_G = \alpha_1 I_A - I'_G.$$

Por otro lado, el colector de Q_2 es la base de Q_1, que es lo que queda de I_A después de restar su corriente de colector:

$$I_{C2} = I_{B1} = (1 - \alpha_1) I_A.$$

Q_2 sale de saturación (y se rompe la realimentación) cuando su corriente de base ya no alcanza para sostener su corriente de colector:

$$I_{B2} < \frac{I_{C2}}{\beta_2}, \qquad \beta_2 = \frac{\alpha_2}{1-\alpha_2} \quad \Longrightarrow \quad \alpha_1 I_A - I'_G < \frac{(1-\alpha_1)(1-\alpha_2)}{\alpha_2} I_A.$$

Despejando I'_G:

$$I'_G > I_A \left[\alpha_1 - \frac{(1-\alpha_1)(1-\alpha_2)}{\alpha_2}\right] = I_A \, \frac{\alpha_1 + \alpha_2 - 1}{\alpha_2}.$$

Ganancia de desconexión del GTO

$$I'_G > \frac{I_A}{\beta_{\text{apag}}}, \qquad \beta_{\text{apag}} = \frac{\alpha_2}{\alpha_1 + \alpha_2 - 1} \qquad \text{[diapo 18]}$$

Para que β_{apag} sea grande (poca corriente de compuerta para apagar):

- $\alpha_2 \approx 1$: capa p_2 delgada y n_2 (cátodo) muy dopada, como un BJT de alto β.
- α_1 chico: n_1 lo más gruesa posible y **vida media corta en** n_1, de modo que $\alpha_1 + \alpha_2$ supere a 1 por poco.

Ejemplo: Corriente de apagado

Con $\alpha_2 = 0.95$ y $\alpha_1 = 0.3$: $\beta_{\text{apag}} = 0.95/(0.3+0.95-1) = 3.8$. Para apagar $I_A = 1000\,\text{A}$ hay que extraer $I'_G > 263\,\text{A}$ durante el apagado. Aunque el pulso dura pocos microsegundos (la energía es chica), el circuito de compuerta de un GTO es voluminoso: es su principal desventaja frente al IGBT, y lo que llevó al IGCT (GTO con compuerta integrada de muy baja inductancia, $\beta_{\text{apag}} \approx 1$).

7.3 El ánodo en cortocircuito

[diapo 18, 19] Una vida media corta en n_1 baja α_1 y acelera el apagado, pero aumenta las pérdidas en conducción. El ánodo en cortocircuito resuelve el compromiso de otra manera:

- Las zonas n^+ del ánodo **eliminan la barrera** para que los huecos en exceso de n_1 salgan al metal: son un "disipador" de huecos. Durante el apagado, la carga almacenada se retira mucho más rápido que sólo por recombinación, sin tener que acortar tanto τ.
- También reducen la eficiencia de inyección de J_1, es decir, bajan α_1 (exactamente lo que pide β_{apag}).
- Precio: J_1 queda cortocircuitada y **el GTO no bloquea en inversa** [diapo 17]; la única juntura que lo intenta es J_3, que rompe a 20–30 V por sus dopajes altos. Y como no se le puede aplicar tensión inversa, tampoco hay corriente inversa que barra los portadores: la única forma de sacarlos es la recombinación interna y la difusión a través de los n^+ [diapo 19].

En circuitos que necesitan bloqueo inverso se agrega un diodo en serie.

△ Ojo: Redacción de la diapo 18

La diapo dice: "se reduce I_{B2}, se *activaría* Q_2, el cual se empezaría a apagar por la acción regenerativa". Lo que ocurre es que al extraer corriente por la compuerta se reduce I_{B2} y Q_2 **sale de saturación** y pasa a la región activa; recién entonces la realimentación positiva actúa *en sentido inverso*: menos I_{C2} es menos base para Q_1, que entrega menos I_{C1}, y así sucesivamente hasta el corte.

7.4 Transitorio de apagado

El apagado de un GTO tiene tres etapas: (1) *almacenamiento*: la compuerta extrae carga de p_2 mientras I_A todavía no cambia; (2) *caída*: J_3 se recupera, I_A cae bruscamente y V_{AK} sube; (3) *cola*: la carga que quedó en n_1 (lejos de la compuerta) se va por recombinación y por los cortos de ánodo, con una corriente de cola que, multiplicada por la tensión ya alta, es una pérdida importante. Durante el apagado la corriente tiende a *concentrarse* en los dedos que tardan más en apagarse (filamentación), por lo que el GTO necesita un *snubber* que limite $\mathrm{d}v/\mathrm{d}t$.

8 MOSFET de potencia

El MOSFET de potencia es el mismo transistor de efecto de campo de la unidad de MOSFET, pero con una estructura **vertical** que le permite bloquear cientos de volts y conducir decenas de amperes: la corriente entra por la fuente arriba, cruza un canal superficial corto y *baja* por la región de arrastre hasta el drenaje, que es todo el dorso de la pastilla [diapo 20]. Es un dispositivo **unipolar**: no hay carga almacenada y conmuta en decenas de nanosegundos.

8.1 Estructura VDMOS




Figura 20: Corte de una celda VDMOS (*double-diffused*) [diapo 20]. Con $V_{GS} > V_{TH}$ se forma una capa de inversión (canal) en la superficie del cuerpo p bajo la compuerta; los electrones van de la fuente n^+ al canal, de ahí a la región de arrastre y bajan hasta el drenaje. La metalización de fuente cortocircuita la fuente n^+ con el cuerpo p. Un dispositivo real tiene miles de estas celdas en paralelo.

Estructuras parásitas. La estructura tiene, "gratis":

- un **diodo de cuerpo** p–n^- entre fuente (ánodo) y drenaje (cátodo), en antiparalelo con el canal: el MOSFET de potencia *no bloquea en inversa*, y ese diodo sirve de diodo de rueda libre (aunque, siendo bipolar, tiene recuperación inversa lenta);
- un **BJT parásito** n^+pn^- (fuente–cuerpo–deriva). Si se encendiera, el MOSFET perdería el control. Por eso el metal de fuente **cortocircuita fuente y cuerpo**: la base del parásito queda atada al emisor. Aun así, un $\mathrm{d}v_{DS}/\mathrm{d}t$ muy alto inyecta corriente capacitiva en el cuerpo que, a través de su resistencia lateral, puede polarizar la juntura base–emisor.

El símbolo de la diapo 20 incluye el diodo de cuerpo y, en el modelo detallado, las capacidades y el BJT parásito.

8.2 Física de operación y regiones

[diapo 21] Con $V_{DS} > 0$ y variando V_{GS}:

1. $0 < V_{GS} < V_{TH}$: la compuerta repele los huecos del cuerpo y forma una zona de **deplexión** bajo el óxido; no hay canal, $I_D \approx 0$.
2. $V_{GS} = V_{TH}$: comienza la capa de inversión.
3. $V_{GS} > V_{TH}$: canal formado; I_D crece con V_{DS} (región óhmica) hasta que el canal se estrangula del lado del drenaje ($V_{DS} = V_{GS} - V_{TH}$) y la corriente satura.

△ Ojo: "Zona de degradación" [diapo 21]

La primera figura de la diapo 21 (V_{GS} chica, sin canal) está rotulada "zona de degradación": se trata de la zona de **deplexión** (vaciamiento, *depletion*) bajo la compuerta. No hay ninguna degradación del dispositivo.

Ecuaciones del MOSFET canal n ✓ en la hoja

$$I_D = \mu_n C_{ox} \frac{W}{L}\left[(V_{GS} - V_{TH})V_{DS} - \frac{V_{DS}^2}{2}\right], \quad V_{DS} \le V_{GS} - V_{TH} \qquad \text{(óhmica)}$$

$$I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_{TH})^2, \quad V_{DS} > V_{GS}-V_{TH} \qquad \text{(estrangulamiento; "activa" en potencia)}$$

$I_D = 0$ si $V_{GS} < V_{TH}$ (corte). En la región óhmica con V_{DS} chico, $R_{DS(\text{on})} \approx \left[\mu_n C_{ox}\frac{W}{L}(V_{GS} - V_{TH})\right]^{-1} + R_{\text{resto}}$.




Figura 21: Característica de salida del MOSFET de potencia [diapo 20, 21]. Los nombres de las regiones en la bibliografía de potencia (Mohan) son "óhmica" y "activa"; en la de circuitos (Sedra–Smith) son "tríodo" y "saturación". Como llave, el MOSFET se usa en corte y en la óhmica.

△ Ojo: Regiones en la diapo 20

La diapo dice "Región de estrangulamiento cuando $V_{GS} < V_{GS(th)}$". Con $V_{GS} < V_{TH}$ el dispositivo está en **corte** (no hay canal que estrangular). La región de estrangulamiento (activa) es la de canal formado y $V_{DS} > V_{GS} - V_{GS(th)}$. La condición de la región óhmica de la misma diapo ($V_{GS} - V_{GS(th)} > V_{DS} > 0$) sí es correcta.

8.3 Resistencia en conducción

Siguiendo el camino de los electrones de la figura 20:

$$R_{DS(\text{on})} = R_{n^+} + R_{\text{canal}} + R_{\text{acum}} + R_{\text{JFET}} + R_{\text{arrastre}} + R_{\text{sustrato}}.$$

En un MOSFET de 30 V domina el canal (por eso se usan estructuras *trench*, con la compuerta en una trinchera vertical que elimina la zona JFET y empaqueta más canal por cm^2). En uno de 600 V domina la región de arrastre y vale el límite unipolar $R_{\text{on,sp}} \propto V_B^2$ de la sección 2: **la región de arrastre determina la tensión de ruptura** [diapo 20] y, con ella, la resistencia mínima.

Idea física: La superjuntura

Los MOSFET "CoolMOS" (como el IPP90R340C3 de la diapo 35) rompen el límite unipolar: la región de arrastre se hace con columnas alternadas p y n fuertemente dopadas. En bloqueo las columnas se vacían lateralmente entre sí y el campo vertical queda casi uniforme (como en un PiN), aunque el dopaje sea alto; en conducción la columna n dopada conduce bien. El resultado es $R_{\text{on,sp}} \propto V_B$ en lugar de V_B^2.

Coeficiente de temperatura. $R_{DS(\text{on})}$ **aumenta** con la temperatura (la movilidad baja como $T^{-2.3}$ aprox.): un MOSFET más caliente toma menos corriente. Esto hace que varios MOSFET en paralelo repartan la corriente solos y que no tengan segunda ruptura, a diferencia de los BJT de potencia.

8.4 Capacidades y carga de compuerta

La compuerta es un capacitor: el MOSFET no consume corriente de compuerta en régimen, pero en cada conmutación hay que cargar y descargar sus capacidades [diapo 20, 35]:

$$C_{iss} = C_{GS} + C_{GD}, \qquad C_{oss} = C_{DS} + C_{GD}, \qquad C_{rss} = C_{GD}.$$

C_{GD} (capacidad Miller) es la más importante: durante la conmutación v_{DS} cambia cientos de volts mientras v_{GS} queda fija, y toda la corriente de compuerta se usa para cargar C_{GD}.




Figura 22: Curva de carga de compuerta. El tiempo de conmutación es aproximadamente $t \approx Q/i_G$: con $Q_g = 94\,\text{nC}$ y un driver de 1 A, unos 94 ns.

Definición: Figura de mérito $R_{DS(\text{on})} \cdot Q_g$

Un MOSFET más grande (más celdas) tiene menos $R_{DS(\text{on})}$ pero más Q_g, en proporción inversa. El producto $R_{DS(\text{on})}Q_g$ depende de la tecnología y no del tamaño: mide a la vez pérdidas de conducción ($\propto R_{DS(\text{on})}$) y de conmutación y excitación ($\propto Q_g$). Cuanto menor, mejor [diapo 35].

9 IGBT (*Insulated Gate Bipolar Transistor*)

El IGBT combina lo mejor de los dos mundos: **se controla por tensión como un MOSFET** (compuerta aislada, potencia de excitación casi nula) y **conduce como un dispositivo bipolar** (región de arrastre modulada, caída casi independiente de la tensión de bloqueo) [diapo 22]. Es el dispositivo dominante entre $\sim 600\,\text{V}$ y $\sim 6.5\,\text{kV}$: variadores de motores, trenes, inversores fotovoltaicos y eólicos.

9.1 Estructura

Es un VDMOS al que se le cambió el sustrato n^+ por uno p^+ [diapo 22]:





Figura 23: Corte de una celda de IGBT (*punch-through*) [diapo 22, 23]. Los electrones bajan por el canal como en el MOSFET; al llegar a la p^+, ésta inyecta huecos que inundan la región de arrastre. Los huecos que no se recombinan son recogidos por el cuerpo p y fluyen lateralmente bajo la fuente n^+ (resistencia R_b) hasta el contacto: es la corriente que puede encender el tiristor parásito.

△ Ojo: Nombres de los terminales

Las diapositivas (siguiendo a Mohan) llaman a los terminales *drenaje* y *fuente*, como en el MOSFET; las hojas de datos los llaman *colector* (C) y *emisor* (E), como en el BJT. Ojo que el "colector" del IGBT es en realidad el *emisor* del PNP interno (la p^+ que inyecta huecos) y el "emisor" del IGBT es el colector del PNP. Los nombres hablan del uso externo, no de la física interna.

9.2 Funcionamiento: un MOSFET que excita un PNP

Con $V_{GE} > V_{TH}$ el canal conduce y los electrones llegan a la región de arrastre n^-, que es la **base del PNP** p^+n^-p formado por la capa de inyección, la región de arrastre y el cuerpo. La juntura J_1 (p^+–n^-, o p^+–n^+ buffer) queda en directa e inyecta huecos: la región de arrastre se modula como en un diodo PiN y su resistencia cae varios órdenes de magnitud. **La resistencia de la región de arrastre depende de la tensión de compuerta** [diapo 24], porque la compuerta fija la corriente de electrones que alimenta la inyección.



(a) aproximado (b) con el tiristor parásito

Figura 24: Circuitos equivalentes del IGBT [diapo 24]. (a) Para condiciones normales: una juntura en directa, la región de arrastre modulada y el canal en serie. (b) Completo: el PNP principal (arriba) y el NPN parásito (al centro) (n^+ fuente – cuerpo p – n^-) forman un tiristor; R_b es la resistencia lateral del cuerpo.

Caída en conducción del IGBT

$$V_{CE(\text{on})} = V_{J1} + V_{\text{arrastre}} + I_C\, R_{\text{canal}} \qquad \text{[diapo 24]}$$

$V_{J1} \approx 0.7$–$0.8\,\text{V}$ (por eso la característica de salida arranca recién después de ese umbral, figura 25); V_{arrastre} es chica gracias a la modulación. Comparado con un MOSFET de igual tensión, a corriente alta el IGBT cae mucho menos; a corriente muy baja el MOSFET gana, porque no tiene el escalón de $0.7\,\text{V}$.




Figura 25: Característica de salida del IGBT [diapo 22]: como la del MOSFET pero desplazada por la caída de J_1. La característica de transferencia (I_C vs. V_{GE}) es la de un MOSFET de canal n, con umbral $V_{GE(th)}$.

9.3 PT, NPT y *field-stop*

- **PT** (*punch-through*, figura 23): con capa de compensación n^+ (buffer). La región de arrastre es más delgada (campo trapezoidal, figura 3) y el buffer reduce la eficiencia de inyección del PNP y acelera el apagado. Precio: casi **no bloquea en inversa** (J_1 entre dos capas muy dopadas rompe a pocas decenas de volts).
- **NPT**: sin buffer, región de arrastre gruesa y p^+ delgada y poco eficiente. Bloquea en ambos sentidos, es robusto en cortocircuito y su $V_{CE(\text{on})}$ tiene coeficiente de temperatura positivo

(fácil de paralelar).

- **Field-stop** (moderno): combina ambos, con un buffer suave y una región de arrastre delgada; es el estándar actual.

9.4 Latch-up: el tiristor parásito

La estructura n^+(fuente)–p(cuerpo)–n^-–p^+ es un **tiristor** [diapo 23, 24]. Si el NPN parásito se enciende, la suma de ganancias de los dos transistores llega a 1, el tiristor se engancha y **la compuerta pierde el control**: el IGBT ya no se apaga y, si el circuito no limita la corriente, se destruye.

Idea física: ¿Qué enciende al NPN parásito?

La corriente de huecos que recoge el cuerpo p circula lateralmente bajo la fuente n^+ por la resistencia R_b (figura 23). Esa caída polariza en directa la juntura n^+–cuerpo, que es la base–emisor del NPN parásito. Cuando $I_h R_b \gtrsim 0.7\,\mathrm{V}$, la fuente inyecta electrones al cuerpo y se cierra el lazo regenerativo [diapo 24].

- **Latch-up estático**: ocurre en conducción, por encima de una corriente máxima I_{DM} que especifica el fabricante [diapo 24].
- **Latch-up dinámico**: al apagar rápido, el canal se cierra, la corriente de electrones desaparece y *toda* la corriente pasa a ser de huecos por el cuerpo, mientras la zona desierta de J_2 crece y acelera su barrido. Por eso el enganche se produce con corrientes *menores* que I_{DM} [diapo 24]. Corrientes capacitivas por $\mathrm{d}v/\mathrm{d}t$ alto tienen el mismo efecto.
- **Remedios**: el **cortocircuito cuerpo–fuente** en la metalización [diapo 22] (ata la base del NPN a su emisor), un cuerpo p^+ profundo bajo la fuente (baja R_b), fuentes n^+ cortas, y un PNP de baja ganancia (buffer, control de vida media) para que $\alpha_{npn} + \alpha_{pnp}$ no alcance 1.

9.5 Apagado y corriente de cola

Al quitar la tensión de compuerta el canal se cierra en nanosegundos y la corriente cae bruscamente en la fracción de electrones. Pero la región de arrastre está llena de huecos y electrones en exceso, y es la *base* de un PNP que no tiene terminal propio: nadie puede extraer esa carga. Desaparece por recombinación, dando una **corriente de cola** que decae con τ, mientras v_{CE} ya está alta: es la principal pérdida de conmutación del IGBT y lo que limita su frecuencia a $\sim$ 1–50 kHz. Otra vez el compromiso de la sección 4: vida media corta (o buffer) $\Rightarrow$ cola corta pero $V_{CE(\mathrm{on})}$ más alta.

	MOSFET de potencia (Si)	IGBT
Portadores en conducción	sólo electrones (unipolar)	electrones + huecos (bipolar)
Caída en conducción	$R_{DS(\mathrm{on})} I_D$, crece como V_B^2	$\approx 0.7\,\mathrm{V}$+ pequeña; casi independiente de V_B
Tensiones típicas	hasta $\sim 600\,\mathrm{V}$ (900 V superjuntura)	600 V a 6.5 kV
Conmutación	muy rápida, sin cola	corriente de cola
Frecuencia típica	50 kHz a MHz	1–50 kHz
Conducción inversa	diodo de cuerpo integrado	no (se agrega un diodo en antiparalelo)
Riesgo parásito	BJT parásito ($\mathrm{d}v/\mathrm{d}t$)	tiristor parásito (latch-up)
Control	por tensión, Q_g	por tensión, Q_g

Tabla 3: MOSFET vs. IGBT.

10 Dispositivos de banda prohibida ancha (WBG): SiC

Todo lo anterior es silicio. Los materiales de **banda prohibida ancha** (*wide band gap*, WBG) — carburo de silicio (SiC) y nitruro de galio (GaN) — tienen $E_G \approx 3.3\,\text{eV}$, tres veces el del Si [diapo 25]. De ese único número salen sus dos grandes ventajas: **trabajan a temperaturas mucho mayores** y **soportan campos diez veces mayores**.

Material	E_G (eV)	n_i a 300 K (cm^{-3})
Ge	0.66	2.4×10^{13}
Si	1.1	1.5×10^{10}
GaAs	1.4	1.8×10^{6}
3C-SiC	2.2	6.9
6H-SiC	3.0	2.3×10^{-6}
4H-SiC	3.26	8.2×10^{-9}
GaN	3.39	1.9×10^{-10}

Tabla 4: Concentración intrínseca [diapo 25]. 3C, 6H y 4H son politipos del SiC (distintas secuencias de apilamiento del cristal); en potencia se usa casi exclusivamente 4H-SiC por su mayor E_G y su mayor movilidad. Para el Si la diapo usa $n_i = 1.5 \times 10^{10}$; la tabla de constantes de la materia usa 1.0×10^{10}, que es el valor más moderno.

10.1 Temperatura máxima de operación

Una juntura funciona mientras el semiconductor sea extrínseco: $n_i \ll N_D$. Como $n_i = \sqrt{N_c N_v}\, e^{-E_G/2kT}$ (Pierret §2.5), con E_G triple el exponente es triple.

Ejemplo: El mismo diodo a 25 °C y a 200 °C [diapo 26]

Diodo de Si con $N_A = N_D = 1 \times 10^{15}\,\text{cm}^{-3}$. A 25 °C, $n_i \approx 1 \times 10^{10}\,\text{cm}^{-3}$ y los minoritarios son $n_i^2/N = 1 \times 10^{5}\,\text{cm}^{-3}$. A 200 °C (473 K), con $N_c, N_v \propto T^{3/2}$ y $E_G(T)$ de Varshni ($E_G \approx 1.08\,\text{eV}$):

$$n_i(473\,\text{K}) = \sqrt{3.22 \times 10^{19} \cdot 1.83 \times 10^{19}} \left(\tfrac{473}{300}\right)^{3/2} e^{-1.08/(2 \cdot 8.61 \times 10^{-5} \cdot 473)} \approx 9{\times}10^{13}\,\text{cm}^{-3} \approx 1{\times}10^{14}\,\text{cm}^{-3},$$

y los minoritarios pasan a $\sim 1 \times 10^{13}\,\text{cm}^{-3}$: **ocho órdenes de magnitud** más. La corriente de saturación ($\propto n_i^2$) crece en la misma proporción y, poco más arriba, n_i alcanza al dopaje y la juntura deja de existir.




Figura 26: $n_i(T)$ calculada con $\sqrt{N_c N_v}(T/300)^{3/2} e^{-E_G/2kT}$ [diapo 27]. Para Si se usan N_c, N_v de la tabla de constantes y $E_G(T)$ de Varshni; para 4H-SiC y GaN, valores de literatura con E_G constante. El Si con $N_D = 1 \times 10^{15}\,\text{cm}^{-3}$ se vuelve intrínseco a $\sim 280\,°\text{C}$; el SiC y el GaN recién por encima de 1000 °C (en la práctica los limita el encapsulado, a $\sim$ 200–250 °C).

10.2 Comparación de materiales

Material	E_G (eV)	μ_n (cm^2/V s)	v_{sat} (cm/s)	$\mathcal{E}_c$ (V/cm)	λ (W/cm K)	ϵ_r	BFOM (rel. Si)
Si	1.12	1350	1×10^7	3×10^5	1.5	11.8	1
GaAs	1.42	8500	2×10^7	4×10^5	0.5	13.1	17
3C-SiC	2.2	900	2×10^7	1.2×10^6	4.5	9.7	35
6H-SiC	3.0	370	2×10^7	2.4×10^6	4.5	9.7	115
4H-SiC	3.26	720	2×10^7	2×10^6	4.5	9.7	130
GaN	3.39	900	2.5×10^7	3.3×10^6	1.3	9.0	680

Tabla 5: Propiedades de los materiales [diapo 29] (se agregó ϵ_r y la figura de mérito de Baliga $\epsilon \mu_n \mathcal{E}_c^3$ relativa al Si, calculada con esos valores). En el GaN el valor de μ_n es de volumen; en el canal 2D de un HEMT llega a 1500–2000 cm^2/V s (sección 11).




Figura 27: Comparación de materiales [diapo 28]. Campo crítico y gap ⇒ **alta tensión**; conductividad térmica y temperatura de fusión ⇒ **alta temperatura** (el SiC disipa el calor tres veces mejor que el Si); velocidad de saturación ⇒ **alta frecuencia** (el GaN es el mejor).

10.3 Dos uniones que soportan la misma tensión

[diapo 30] Se construyen dos diodos p^+n^-, uno de Si y otro de SiC, para la misma V_B. Con las fórmulas de la sección 2:

$$\frac{N_{D,\mathrm{SiC}}}{N_{D,\mathrm{Si}}} = \frac{\epsilon_{\mathrm{SiC}}\mathcal{E}_{c,\mathrm{SiC}}^2}{\epsilon_{\mathrm{Si}}\mathcal{E}_{c,\mathrm{Si}}^2}, \qquad \frac{W_{\mathrm{Si}}}{W_{\mathrm{SiC}}} = \frac{\mathcal{E}_{c,\mathrm{SiC}}}{\mathcal{E}_{c,\mathrm{Si}}}, \qquad \frac{R_{\mathrm{Si}}}{R_{\mathrm{SiC}}} = \frac{(\epsilon\mu_n\mathcal{E}_c^3)_{\mathrm{SiC}}}{(\epsilon\mu_n\mathcal{E}_c^3)_{\mathrm{Si}}}.$$

Y si en cambio se construyen con la *misma resistencia*, como $R_{\mathrm{on,sp}} = 4V_B^2/(\epsilon\mu_n\mathcal{E}_c^3)$:

$$\frac{V_{B,\mathrm{SiC}}}{V_{B,\mathrm{Si}}} = \sqrt{\frac{(\epsilon\mu_n\mathcal{E}_c^3)_{\mathrm{SiC}}}{(\epsilon\mu_n\mathcal{E}_c^3)_{\mathrm{Si}}}} \qquad \text{[diapo 30]}.$$

Ejemplo: Si vs. 4H-SiC para 600 V

Con los valores de la tabla 5:

	N_D	W	$R_{\mathrm{on,sp}}$
Si	$4.9\times10^{14}\,\mathrm{cm}^{-3}$	40 µm	$38\,\mathrm{m\Omega\,cm}^2$
4H-SiC	$1.8\times10^{16}\,\mathrm{cm}^{-3}$	6 µm	$0.29\,\mathrm{m\Omega\,cm}^2$
cociente	36.5	6.7	130

La región de arrastre del SiC se dopa 36 veces más y es casi 7 veces más delgada; su resistencia es 130 veces menor. A igual resistencia, el SiC bloquea $\sqrt{130} \approx 11$ veces más tensión.

△ Ojo: Los números de la diapo 30

La diapo da $N_{D,\mathrm{SiC}} = 26.14\,N_{D,\mathrm{Si}}$, $R_{N,\mathrm{SiC}} = R_{N,\mathrm{Si}}/92.94$ y un factor 9.6 en tensión ($= \sqrt{92.94}$, consistente con la R). Con los valores de su propia tabla (diapo 29: $\mathcal{E}_c = 2\times10^6$ V/cm y $\mu_n = 720$ para 4H-SiC) se obtienen 36.5, 130 y 11.4. La diferencia viene de los parámetros elegidos (el $\mathcal{E}_c$ del SiC se cita entre 2 y 3 MV/cm, y depende del dopaje); lo robusto es el orden de magnitud: ~ 10 **veces más tensión, o** ~ 100 **veces menos resistencia**.

10.4 Diodos de SiC

[diapo 31] Tres tipos:

- **Schottky** (hasta ≈ 600–1200 V, hoy 1700 V): unipolar, sin carga almacenada ni recuperación inversa. Es el producto de SiC más maduro: reemplaza al diodo ultrarrápido de Si en fuentes con corrección de factor de potencia e inversores.
- **PN y PiN** (varios kV): bipolares, modulan la región de arrastre, pero con una caída de codo de casi 3 V (ver ejemplo).
- **Mixtos** (JBS/MPS, tensiones intermedias): un contacto Schottky con islas p^+ intercaladas. En inversa, las zonas desiertas de las islas se juntan y *apantallan* la interfaz Schottky (menos fuga, más tensión); en directa conduce el Schottky y, ante sobrecorrientes, las islas inyectan como un PiN.

Regla general: **cuanto más Schottky, más rápido y menor caída en conducción, pero menor tensión inversa y más fugas; cuanto más bipolar (PN), lo contrario** [diapo 31].

Ejemplo: Por qué un diodo PN de SiC cae 3 V

La corriente de un diodo es $J = J_0(e^{V/V_T} - 1)$ con $J_0 \propto n_i^2$ (hoja de fórmulas, I_S ✓ en la hoja).

Para la misma densidad de corriente,

$$V_{\text{SiC}} - V_{\text{Si}} = V_T \ln \frac{n_{i,\text{Si}}^2}{n_{i,\text{SiC}}^2} = 2 \cdot 0.026\,\text{V} \cdot \ln \frac{1 \times 10^{10}}{8.2 \times 10^{-9}} \approx 2.2\,\text{V}.$$

Si un diodo de Si conduce a 0.7 V, uno de 4H-SiC lo hace a ≈ 2.9 V: el gap grande que permite bloquear tanto también encarece cada ampere en conducción bipolar. Por eso en SiC se prefieren los dispositivos unipolares (Schottky, MOSFET, JFET) hasta varios kV.

10.5 JFET de SiC

[diapo 32] El JFET fue el primer transistor de SiC comercial, porque esquiva el problema del óxido (abajo).

Ventajas	**Desventajas**
Conducción unipolar (sin degradación bipolar).	Es *normalmente cerrado* (*normally-on*): conduce con $V_{GS} = 0$.
Rápido.	Se apaga con tensión de compuerta negativa.
Se fabrica sobre obleas n; estructura simple.	

△ Ojo: "Abierto" y "cerrado"

En las diapositivas *normalmente cerrado* significa lo que en inglés se dice *normally-on*: la llave está cerrada, es decir **conduce** sin tensión de compuerta (JFET, HEMT de deplexión). *Normalmente abierto* = *normally-off* (MOSFET de enriquecimiento). Es la convención de llaves y relés; no confundir "abierto" con "canal abierto".

¿Abiertos o cerrados? [diapo 33] En el convertidor de la diapo 33 (puente de JFETs), al energizar el circuito, antes de que el control genere la tensión negativa de compuerta, **los JFET están todos conduciendo**: las dos llaves de una rama cortocircuitan la fuente (*shoot-through*). Un dispositivo normally-on exige una secuencia de arranque cuidadosa o una solución de circuito:




Figura 28: Cascodo JFET-SiC + MOSFET-Si [diapo 32]. La compuerta del JFET está atada a la fuente del conjunto. Con el MOSFET encendido, $V_{GS,\text{JFET}} \approx 0$ y el JFET conduce. Con el MOSFET apagado, su V_{DS} sube hasta que $V_{GS,\text{JFET}} = -V_{DS,\text{MOS}}$ alcanza la tensión de estrangulamiento del JFET (~ -10 V), que se apaga y toma el resto de la tensión. El conjunto se comporta como una llave *normally-off* controlada por la compuerta del MOSFET, que sólo tiene que bloquear unas decenas de volts.

10.6 MOSFET de SiC

El SiC tiene una ventaja única entre los WBG: como el Si, **forma SiO_2 por oxidación térmica**, así que admite MOSFET de compuerta aislada. Pero [diapo 34]:

- **Baja movilidad en el canal**: la interfaz SiC/SiO_2 tiene muchas más trampas y cargas que la de Si (en parte por el carbono residual). Los electrones del canal tienen 20–50 $cm^2/V\,s$ frente a 720–900 $cm^2/V\,s$ en volumen: en un MOSFET de SiC la resistencia del canal pesa tanto como la de la región de arrastre.
- **El óxido es clave** y es difícil de lograr con buena calidad y confiabilidad (deriva de V_{TH} con la temperatura y el uso).
- **No reemplazan directamente** a los MOSFET de Si: se excitan con $V_{GS} \approx +15$ a $+20$ V para encender (vs. 10–12 V) y con -3 a -5 V para asegurar el apagado.

La figura de la diapo 34 es un MOSFET *lateral* (didáctico); los MOSFET de SiC comerciales son verticales (DMOS o *trench*) como el de la figura 20.

Ejemplo: MOSFET SiC vs. MOSFET Si de 900 V [diapo 35]

	$R_{DS(\text{on})}$	Q_g	$R_{DS(\text{on})}Q_g$
SiC (CREE C3M0065090J)	65 mΩ	30 nC	1.95 Ω nC
Si superjuntura (Infineon IPP90R340C3)	340 mΩ	94 nC	32.0 Ω nC

Cociente: $32.0/1.95 = 16.4$, "aproximadamente 16 veces mejor el SiC" [diapo 35]. También las capacidades: $C_{iss} = 660$ pF vs. 2400 pF, $C_{oss} = 60$ pF vs. 120 pF. El SiC tiene cinco veces menos resistencia *y* tres veces menos carga de compuerta a la vez.

11 GaN: el transistor de alta movilidad (HEMT)

[diapo 36] Con GaN se pueden hacer diodos parecidos a los de SiC, pero no es su interés principal. Su dispositivo estrella es el **HEMT** (*High Electron Mobility Transistor*), un **transistor de heterounión**: funciona como un MESFET (un JFET con compuerta metálica, de Schottky, en lugar de semiconductora), pero su canal no es una capa dopada sino un **gas bidimensional de electrones** (2DEG) confinado en la interfaz entre dos semiconductores distintos. La conductividad de ese canal es altísima y se logra con capacidades parásitas muy bajas.

△ Ojo: "Gas bidireccional" [diapo 36]

La diapo 36 dice "gas *bidireccional* de electrones". Es gas **bidimensional** (2D gas, 2DEG): los electrones están confinados en un pozo de unos pocos nanómetros en la dirección perpendicular a la interfaz y se mueven libremente en las otras dos. Las diapos 37 y 38 lo llaman correctamente.

11.1 La heterounión y el 2DEG

Cuando se apoya un semiconductor de gap grande (AlGaN, o AlGaAs) sobre uno de gap menor (GaN, o GaAs), la banda de conducción tiene un escalón ΔE_c en la interfaz. Del lado del material de gap chico se forma un **pozo triangular** cuyo fondo queda *por debajo* de E_F: allí se acumulan electrones, que sólo pueden moverse paralelos a la interfaz.




Figura 29: Diagrama de bandas esquemático de una heterounión AlGaN/GaN bajo la compuerta. La polarización del cristal deja una carga positiva fija en la interfaz; el campo resultante inclina la banda del AlGaN y crea, del lado del GaN, un pozo triangular por debajo de E_F donde se acumula el 2DEG, **sin necesidad de dopar** [diapo 38].

¿De dónde salen los electrones?

- **AlGaAs/GaAs** (HEMT tradicional, [diapo 37]): por *dopaje modulado*. Se dopa el AlGaAs con donores; sus electrones caen al pozo del GaAs, que queda sin dopar. Los electrones quedan *separados espacialmente* de los donores ionizados que los generaron: casi no hay dispersión por impurezas y la movilidad es muy alta ($8500\,\text{cm}^2/\text{V s}$ a $300\,\text{K}$, mucho más a baja temperatura). De ahí el nombre.
- **AlGaN/GaN**: el GaN y el AlGaN tienen estructura wurtzita, *polar*: tienen polarización espontánea, y el AlGaN, al crecer tensionado sobre el GaN, además polarización piezoeléctrica. La discontinuidad de polarización deja en la interfaz una carga fija $\sigma_{\text{pol}}/q \sim 1 \times 10^{13}\,\text{cm}^{-2}$ que atrae una cantidad igual de electrones. Ambas capas pueden estar sin dopar [diapo 38].

Ejemplo: Resistencia del canal 2DEG

La resistencia de hoja de un canal de espesor despreciable con densidad superficial n_s es $R_\square = 1/(q n_s \mu)$. Para el 2DEG de AlGaN/GaN, $n_s = 1 \times 10^{13}\,\text{cm}^{-2}$ y $\mu = 2000\,\text{cm}^2/\text{V s}$:

$$R_\square = \frac{1}{1.6 \times 10^{-19} \cdot 1 \times 10^{13} \cdot 2000} \approx 310\,\Omega/\square.$$

Un canal de inversión de un MOSFET de Si con la misma n_s y $\mu \approx 400\,\text{cm}^2/\text{V s}$ (la movilidad superficial es mucho menor que la de volumen, 1350) tendría $1.6\,\text{k}\Omega/\square$: el 2DEG conduce cinco veces mejor con la misma carga, y por lo tanto con la misma capacidad de compuerta.

11.2 El HEMT: estructura y control




Figura 30: HEMT de AlGaN/GaN [diapo 38]. Es un dispositivo **lateral**: la corriente circula por el 2DEG en el plano, y la tensión de bloqueo la soporta la distancia compuerta–drenaje L_{GD} (y no el espesor, como en los verticales). El GaN se crece sobre Si (barato, obleas grandes), SiC (mejor disipación) o zafiro, con capas de transición que acomodan la diferencia de red cristalina.

La compuerta (Schottky) controla el 2DEG como la de un MESFET [diapo 37]: con $V_{GS} = 0$ el canal existe y el transistor conduce; **polarizando la compuerta en inversa** ($V_{GS} < 0$) se vacía el pozo y se puede disminuir, e incluso eliminar, el 2DEG. El HEMT básico es por lo tanto un dispositivo de **deplexión**, *normalmente cerrado* (normally-on), con $V_{TH} \approx -3 - -5\,\text{V}$.

Idea física: RF vs. potencia [diapo 38]

Con esta tecnología se construyeron primero amplificadores de radiofrecuencia (estaciones base, radares), donde que el transistor sea normally-on no importa: trabaja polarizado en la región lineal. En electrónica de potencia, en cambio, una llave que conduce cuando falta la tensión de compuerta es inaceptable (el mismo problema del JFET de SiC, diapo 33). Hay que conseguir HEMT *normalmente abiertos*.

11.3 Cómo hacer un HEMT normalmente abierto




Figura 31: Compuertas de HEMT de GaN (sólo la zona de compuerta; naranja: AlGaN, rojo: p-GaN, gris claro: dieléctrico). (a) Compuerta Schottky: normally-on. (b) Compuerta de GaN tipo p: su potencial interno vacía el 2DEG bajo la compuerta a $V_{GS} = 0$; $V_{TH} \approx 1$–$2\,\text{V}$. (c) Compuerta MIS con el AlGaN removido: se forma un canal por acumulación como en un MOSFET.

La diapo 39 clasifica los HEMT de AlGaN/GaN comerciales por tipo de compuerta y comportamiento:

Comportamiento	Compuerta	Uso	Fabricantes (diapo 39)
normalmente cerrado	metálica (MES)	RF (amplificación)	Cree, Nitronex, TriQuint
normalmente abierto	metálica sobre p-GaN	electrónica de potencia (directo)	EPC, Panasonic, GaN Systems
normalmente cerrado	MOS (MIS)	electrónica de potencia **en cascodo** con MOSFET de Si (fig. 28)	Transphorm, MicroGaN, IR
normalmente abierto	MOS (MIS)	en desarrollo ("¿?" en la diapo)	—

Tabla 6: Tipos de HEMT de AlGaN/GaN para potencia [diapo 39].

Ejemplo de Infineon [diapo 40]. El dispositivo de la diapo (desarrollado por International Rectifier, hoy parte de Infineon) es un HEMT *de deplexión* con compuerta MIS: un dieléctrico bajo la compuerta ("Metal Insulator Semiconductor") que reduce mucho la fuga de compuerta respecto de una Schottky, fabricado con procesos CMOS estándar sobre sustrato de Si. Es **normalmente cerrado** y está pensado para usarse **en cascodo** con un MOSFET de Si de baja tensión, exactamente como el JFET de SiC (figura 28): el conjunto es una llave normally-off. (La línea CoolGaN actual de Infineon usa compuerta p-GaN, normally-off.)

11.4 Lo que ganan y lo que cuesta el GaN

- **Velocidad**: Q_g y capacidades muy chicas ⇒ conmutación en pocos nanosegundos, convertidores de 1–10 MHz con inductores y capacitores diminutos (los cargadores USB-C de alta potencia son de GaN).
- **Sin recuperación inversa**: no hay juntura pn ni diodo de cuerpo; el HEMT conduce en inversa por el propio canal (con una caída de unos volts) y no almacena carga.
- **Limitaciones**: es lateral (hasta 650 V típicos; los de 1200 V recién aparecen), la compuerta p-GaN tolera poca tensión (6–7 V) y exige drivers cuidados, y las trampas del material producen *colapso de corriente* ($R_{DS(\text{on})}$ dinámica: la resistencia sube justo después de bloquear alta tensión). Su conductividad térmica (1.3 W/cm K) es menor que la del SiC, por lo que para alta potencia se lo crece sobre SiC.

12 Resumen y repaso

12.1 Los dispositivos de un vistazo

Dispositivo	Tipo	Control	Bloqueo	Lo esencial
Diodo PiN	bipolar	no controlado	directo no, inverso sí	modulación de conductividad; recuperación inversa (Q_{rr}, t_{rr})
Schottky	unipolar	no controlado	inverso (Si $\lesssim 200\,\mathrm{V}$, SiC kV)	sin carga almacenada
Tiristor	bipolar	enciende por I_G; apaga sólo con $I_A < I_H$	directo e inverso	$I_A = \frac{\alpha_2 I_G + I_{CO}}{1-(\alpha_1+\alpha_2)}$; kV y kA, frecuencia de red
Triac	bipolar	I_G de cualquier signo	ambos sentidos	dos tiristores antiparalelo; baja potencia, control de fase
GTO	bipolar	enciende y apaga por I_G	directo (inverso casi nulo)	$\beta_{\mathrm{apag}} = \frac{\alpha_2}{\alpha_1+\alpha_2-1}$; ánodo en cortocircuito
MOSFET	unipolar	tensión V_{GS}	directo; diodo de cuerpo en inverso	$R_{\mathrm{on,sp}} \propto V_B^2$; muy rápido
IGBT	bipolar	tensión V_{GE}	directo (NPT también inverso)	MOSFET + PNP; cola de corriente; latch-up
MOSFET SiC	unipolar	tensión (+15/−5 V)	directo	$\mathcal{E}_c$ ×7–10; canal de baja movilidad
JFET SiC	unipolar	tensión negativa	directo	normally-on ⇒ cascodo
HEMT GaN	unipolar, lateral	tensión	directo	2DEG por polarización; normally-on salvo p-GaN; MHz

Tabla 7: Resumen de los dispositivos de la unidad.

12.2 Formulario

Formulario

Región de arrastre (NPT)	$V_B = \dfrac{\epsilon \mathcal{E}_c^2}{2qN_D}$, $W = \dfrac{2V_B}{\mathcal{E}_c}$, $R_{\text{on,sp}} = \dfrac{W}{q\mu_n N_D} = \dfrac{4V_B^2}{\epsilon\mu_n \mathcal{E}_c^3}$
Región de arrastre (PT)	$V_B = \mathcal{E}_c W_d - \dfrac{qN_D W_d^2}{2\epsilon}$
Modulación	$\sigma = q(\mu_n + \mu_p)n$ con $n = p \gg N_D$; $D_a = \dfrac{2D_n D_p}{D_n + D_p}$, $L_a = \sqrt{D_a \tau_{HL}}$
Recuperación inversa	$Q_{rr} \approx \frac{1}{2} I_{RM} t_{rr}$, $I_{RM} \approx \sqrt{2Q_{rr}\, \mathrm{d}i/\mathrm{d}t}$, $S = t_b/t_a$
Vida media	$\tau_{HL} = \tau_{n0} + \tau_{p0}$, $\tau_A = \dfrac{1}{C_a \delta n^2}$, $\tau = \dfrac{\tau_0}{1 + (\delta n/n_b)^2}$
Tiristor	$I_C = \alpha I_E + I_{CO}$ ✓ en la hoja, $I_A = \dfrac{\alpha_2 I_G + I_{CO1} + I_{CO2}}{1 - (\alpha_1 + \alpha_2)}$, $V_{AK}(\text{enc}) = V_{J1} - V_{J2} + V_{J3} + V_{n^-}$
$\mathrm{d}v/\mathrm{d}t$	$i = C_{J2}\, \mathrm{d}V_{AK}/\mathrm{d}t$
GTO	$I'_G > I_A/\beta_{\text{apag}}$, $\beta_{\text{apag}} = \dfrac{\alpha_2}{\alpha_1 + \alpha_2 - 1}$
Control de fase	$V_{\text{med}} = \dfrac{V_m}{2\pi}(1 + \cos\alpha)$ (media onda), $V_{\text{ef}} = \dfrac{V_m}{\sqrt{2}}\sqrt{1 - \dfrac{\alpha}{\pi} + \dfrac{\sin 2\alpha}{2\pi}}$ (onda completa)
MOSFET ✓ en la hoja	$I_D = \mu_n C_{ox} \frac{W}{L}\left[(V_{GS} - V_{TH})V_{DS} - \frac{V_{DS}^2}{2}\right]$; $I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}(V_{GS} - V_{TH})^2$
Capacidades	$C_{iss} = C_{GS} + C_{GD}$, $C_{oss} = C_{DS} + C_{GD}$, $C_{rss} = C_{GD}$; $\text{FOM} = R_{DS(\text{on})} Q_g$
IGBT	$V_{CE(\text{on})} = V_{J1} + V_{\text{arrastre}} + I_C R_{\text{canal}}$; latch-up si $I_h R_b \gtrsim 0.7\,\text{V}$
WBG	$n_i = \sqrt{N_c N_v}\, e^{-E_G/2kT}$; $\text{BFOM} = \epsilon\mu_n \mathcal{E}_c^3$; igual R: $\dfrac{V_{B2}}{V_{B1}} = \sqrt{\dfrac{\text{BFOM}_2}{\text{BFOM}_1}}$
Codo de un diodo	$\Delta V = V_T \ln \dfrac{n_{i1}^2}{n_{i2}^2}$ (misma J, distinto material)
2DEG	$R_\square = \dfrac{1}{qn_s\mu}$

12.3 Preguntas de repaso

1. **¿Por qué todos los dispositivos de potencia tienen una región n^- gruesa y poco dopada?**
   Porque la tensión de bloqueo es el área bajo el campo, y el campo no puede superar $\mathcal{E}_c$: para bloquear V_B hace falta un ancho $W = 2V_B/\mathcal{E}_c$ y un dopaje bajo $N_D = \epsilon\mathcal{E}_c^2/(2qV_B)$ para que la zona desierta se extienda en ese ancho.

2. **¿Por qué el MOSFET de Si deja de servir a alta tensión y el IGBT no?**
   En el MOSFET la región de arrastre conduce con sus electrones de equilibrio: $R_{\text{on,sp}} \propto V_B^2$. En el IGBT la p^+ inyecta huecos que modulan la región de arrastre y su resistencia deja de depender del dopaje.

3. **¿Qué es la inyección doble en un diodo PiN?**
   En alta inyección ($\delta p > N_D$) la carga de los huecos inyectados por la p^+ atrae electrones desde la n^+, que inyecta a su vez: la región de arrastre se llena de pares con $\delta n = \delta p$ desde ambos extremos.

4. **¿Por qué un diodo de potencia sigue conduciendo un tiempo después de invertirle la tensión?**
   Porque tiene carga almacenada ($\approx I_F\tau$) en la región de arrastre; mientras haya portadores en el borde de la juntura, ésta sigue en directa. La corriente inversa dura hasta extraer o recombinar esa carga (Q_{rr}).

5. **¿Qué compromiso fija la vida media en un dispositivo bipolar de potencia?**
   τ largo: buena modulación y baja caída, pero mucha carga y conmutación lenta. τ corto: lo contrario. Además τ cambia con la temperatura (SRH crece) y con la inyección (Auger la reduce).

6. **Explicar con el modelo de dos transistores por qué un tiristor se "engancha".**
   El colector de cada transistor es la base del otro; si $\alpha_1 + \alpha_2 \to 1$ la ganancia del lazo llega a 1 y la corriente crece sin límite propio. Una vez encendido, la corriente de ánodo sostiene los α altos aunque se retire I_G, mientras $I_A > I_H$.

7. **¿Qué otras cosas, además de la compuerta, pueden encender un tiristor?**
   Superar V_{BO} (avalancha en J_2), un $\mathrm{d}v/\mathrm{d}t$ alto ($C_{J2}\,\mathrm{d}v/\mathrm{d}t$ actúa como I_G), la temperatura (más fugas) y la luz.

8. **¿Por qué hay que limitar el $\mathrm{d}i/\mathrm{d}t$ al encender un tiristor?**
   Porque el encendido empieza en una franja junto a la compuerta y el plasma se expande a $\sim 0.1\,\mathrm{mm/\mu s}$; si la corriente sube más rápido, se concentra en esa franja y la destruye.

9. **¿Por qué una corriente de compuerta negativa no apaga un tiristor común y sí un GTO?**
   En el tiristor, la caída lateral en p_2 hace que la compuerta sólo afecte el borde del cátodo y el centro sigue conduciendo. El GTO tiene cátodos angostos e interdigitados (poca caída lateral), un α_1 chico (ánodo en cortocircuito, vida corta) para que $\alpha_1 + \alpha_2$ supere a 1 por poco, y así β_{apag} es razonable.

10. **¿Por qué el GTO no bloquea en inversa?**
    Porque los cortocircuitos n^+ del ánodo anulan la juntura J_1; sólo queda J_3, que rompe a 20–30 V.

11. **¿Qué es el latch-up de un IGBT y cómo se evita?**
    El encendido del tiristor parásito $n^+pn^-p^+$ cuando la corriente de huecos por R_b polariza la juntura fuente–cuerpo. Se evita con el corto cuerpo–fuente, un cuerpo p^+ profundo, fuentes cortas y un PNP de baja ganancia. El dinámico ocurre al apagar, a corriente menor que la estática.

12. **¿De dónde viene la corriente de cola del IGBT?**
    De la carga almacenada en la región de arrastre, que es la base sin terminal del PNP: al cerrarse el canal nada la extrae, y desaparece por recombinación con constante τ.

13. **¿Por qué el SiC permite hacer diodos Schottky de 1200 V y el Si no?**
    Con $\mathcal{E}_c \sim$ 7–10 veces mayor, la región de arrastre para la misma tensión se dopa unas 36 veces más y es 7 veces más delgada: $R_{\text{on,sp}}$ baja ~ 100 veces y un dispositivo unipolar vuelve a ser competitivo.

14. **¿Por qué un diodo PN de SiC tiene una caída de casi 3 V?**
    Porque $I_S \propto n_i^2$ es $\sim 10^{36}$ veces menor que en Si: hace falta $\Delta V = V_T \ln(n_{i,\text{Si}}^2/n_{i,\text{SiC}}^2) \approx 2.2\,\mathrm{V}$ más para la misma corriente.

15. **¿Qué es el 2DEG y por qué en AlGaN/GaN no hace falta dopar?**
    Un gas de electrones confinado en un pozo triangular en la heterointerfaz, libre en dos dimensiones. En AlGaN/GaN la polarización espontánea y piezoeléctrica deja una carga fija

positiva en la interfaz que atrae $\sim 1 \times 10^{13}\,\mathrm{cm}^{-2}$ electrones.

16. **¿Por qué un JFET de SiC o un HEMT de GaN de deplexión se usan en cascodo?** Porque son normally-on: sin tensión de compuerta conducen, lo que en un puente cortocircuita la fuente al arrancar. El cascodo con un MOSFET de Si de baja tensión da una llave normally-off.

12.4 Correcciones a las diapositivas

Diapo	Dice	Corrección
4	τ disminuye por Auger para δn cercano a $n_b \approx 1 \times 10^{16}\,\mathrm{cm}^{-3}$	En Si la Auger compite con SRH recién en $\sim 1 \times 10^{17}$–$1 \times 10^{18}\,\mathrm{cm}^{-3}$; n_b es un parámetro de ajuste
18	Al reducir I_{B2} "se activaría Q_2, el cual se empezaría a apagar"	Q_2 *sale de saturación* y pasa a activa; recién ahí la realimentación actúa en sentido inverso hasta el corte
20	"Región de estrangulamiento cuando $V_{GS} < V_{GS(th)}$"	Eso es **corte**; el estrangulamiento (activa) es $V_{DS} > V_{GS} - V_{GS(th)}$ con canal formado
21	"Zona de degradación"	Zona de **deplexión** (vaciamiento) bajo la compuerta
25	$n_i(\mathrm{Si}) = 1.5 \times 10^{10}$	Valor antiguo; la tabla de constantes de la materia usa 1.0×10^{10}
30	N_D ×26.14, R /92.94, tensión ×9.6	Con los datos de la diapo 29: ×36.5, /130, ×11.4; lo robusto es el orden de magnitud
34	MOSFET de SiC dibujado lateral	Didáctico; los comerciales son verticales (DMOS/trench)
36	"Gas bidireccional de electrones"	Gas **bidimensional** (2DEG)

Tabla 8: Errores e imprecisiones de la presentación corregidos en el apunte.