Architecture des ordinateurs Organisation du module

Objectif de l'UE

- Code UL2IN004 : Architecture des ordinateurs 1
- Objectif : demystifier l'ordinateur via la connaissance de
 - Architecture d'une machine de Von Neumann
 - Représentation des données et des programmes
 - Structure et écriture de programmes en langage assembleur
 - Exécution d'un programme binaire
 - Réalisation matérielle des composants architecturaux
 - Logique combinatoire
 - Logique séquentielle
 - Chemin de données et séquenceur d'un processeur

Organisation du module

- 11 cours, 11 TD et 11 TME
- Debut des TD/TME la semaine du 15 septembre
- Il y aura un devoir sur table (pendant la semaine réservée du 03 ou 10 novembre)
- Il y aura un TME solo : semaine du 03 ou 10 novembre de 18h30 à 20h
- Note de l'UE avec 50% contrôle final, 30% devoir sur table, 20 % TME solo
- TME à finir en autonomie. Des questions dans les contrôles seront tirées de ceux-ci.

Support de cours

- Transparents de cours mis en ligne sur Moodle
- Enoncés TD + TME + Memento mis en ligne sur Moodle et distribués lors du 1er TD
- Sur Moodle, des liens pour les outils utilisés en TME, nouvelles fraîches, bibliographie, etc. Y aller régulièrement!
- Moodle 2025 :

https://moodle-sciences-25.sorbonne-universite.fr/

Plan détaillé des séances

- Partie1 : Représentation des nombres, caractères, notions de codage
 - 1 Représentation des entiers naturels et relatifs
 - 2 Représentation des nombres rationnels et des chaines de caractères
- Partie 2 : programmation assembleur MIPS, implantation et exécution de programmes
 - 3 Jeu d'instructions et codage des instructions, notion de registres, opérations ALU
 - 4 Mémoire, segment mémoire et espace d'adressage, instructions d'accès mémoire
 - 5 Instructions de saut et de branchement, structures de contrôle
 - 6 Représentation des données structurées, implantation de variables locales
 - 7 Appel de fonction et conventions d'appel
- Partie 3 : Logique combinatoire et séquentielle, exécution d'un programme sur un chemin de données
 - 8 Logique combinatoire, multiplexeurs et additionneur
 - 9 Logique séquentielle, registre, mini-chemin de données
 - 10 Logique séquentielle, compteurs et machines à états (FSM)
 - 11 Chemin de données du processeur MIPS : structure et séquencement des transferts d'information

Examen réparti et TP solo : jusqu'au cours 6 - TD6/TME6 inclus