

Tecnológico de Costa Rica

Escuela de Ingeniería en Computadores
(Computer Engineering School)

Programa de Licenciatura en Ingeniería en Computadores
(Licentiate Degree Program in Computer Engineering)



**Diseño e Integración de un Módulo PLPUF Programable para
Sistemas Embebidos**
(Design and Integration of a Programmable PLPUF Module for Embedded Systems)

**Informe de Trabajo de Graduación para optar por el título de
Ingeniero en Computadores con grado académico de
Licenciatura**

(Report of Graduation Work in fulfillment of the requirements for the degree of Licentiate in Computer Engineering)

Emanuel Antonio Marín Gutiérrez

Cartago, Julio, 2026
(Cartago, July, 2026)

DEDICATORIA

A mi querida mamá, a mi familia y a mis amigos.

Agradecimientos

Pendiente...

Emanuel Antonio Marín Gutiérrez

Cartago, Julio, 2026

Resumen

Pendiente...

Palabras clave: A, B, C, D, E

Abstract

Pending...

Keywords: A, B, C, D, E

Índice general

	Página
1 Introducción	1
1.1 Antecedentes del proyecto.....	2
1.1.1 Descripción de la institución	2
1.1.2 Área de conocimiento del proyecto	2
1.1.3 Trabajos similares	3
1.2 Planteamiento del problema	3
1.2.1 Contexto del problema	3
1.2.2 Justificación del problema	3
1.2.3 Enunciado del problema.....	4
1.3 Objetivos del proyecto.....	4
1.3.1 Objetivo general	4
1.3.2 Objetivos específicos.....	4
1.4 Alcances, entregables y limitaciones	4
1.4.1 Alcances	4
1.4.2 Entregables.....	5
1.4.3 Limitaciones.....	5
2 Marco de referencia teórico	6
A Anexo 1 - Implicaciones sociales y éticas del proyecto	7
Bibliografía.....	8

Capítulo 1

Introducción

La seguridad en los sistemas embebidos ha adquirido un papel fundamental debido al crecimiento acelerado del Internet de las Cosas (IoT), los dispositivos móviles y las infraestructuras industriales interconectadas. En este nuevo escenario tecnológico, millones de dispositivos operan de forma distribuida y, en muchos casos, en entornos físicamente accesibles, lo que incrementa significativamente la superficie de ataque [1]. Como consecuencia, garantizar la autenticidad, integridad y confiabilidad de cada dispositivo se convierte en un requisito esencial para prevenir clonación, falsificación y accesos no autorizados.

Tradicionalmente, la seguridad criptográfica se fundamenta en el uso de claves secretas almacenadas en memorias no volátiles. Sin embargo, este enfoque introduce una debilidad estructural: la información sensible permanece físicamente almacenada dentro del dispositivo, quedando expuesta a ataques invasivos y semi-invasivos capaces de extraer las claves directamente del hardware [2]. Esta problemática es especialmente crítica en plataformas embebidas de bajo costo y recursos limitados, donde la incorporación de mecanismos avanzados de protección física resulta compleja o económicamente inviable.

Ante esta limitación, las Funciones Físicas No Clonables (PUFs, por sus siglas en inglés *Physical Unclonable Functions*) han emergido como una alternativa prometedora para el establecimiento de raíces de confianza en hardware. Las PUFs explotan las variaciones físicas inherentes al proceso de fabricación de los circuitos integrados para generar respuestas únicas e irrepetibles, eliminando la necesidad de almacenar claves criptográficas de forma permanente. Gracias a esta propiedad, las PUFs permiten implementar mecanismos de autenticación, identificación de dispositivos y generación dinámica de claves con un nivel elevado de resistencia frente a ataques físicos [3, 1].

Dentro de las múltiples arquitecturas existentes, la variante PLPUF (*Pseudo Linear Feedback Shift Register PUF*) representa una solución particularmente atractiva para plataformas reconfigurables. A diferencia de otras implementaciones basadas en retardos o elementos de memoria, el PLPUF emplea lógica combinatorial para generar respuestas multibit a partir de un único desafío, logrando una implementación compacta, eficiente en

área y altamente parametrizable [4]. Estas características lo convierten en un candidato idóneo para su integración en sistemas embebidos modernos basados en FPGA.

En este contexto, el presente trabajo propone el diseño, implementación e integración de un módulo PLPUF programable como periférico dentro de un *System-on-Chip* (SoC) basado en FPGA. El módulo se conecta mediante la interfaz estándar AXI y es controlado por el procesador suave MicroBlaze V sobre la plataforma Basys3 con FPGA Artix-7. Este enfoque elimina la dependencia de almacenamiento persistente de claves, fortaleciendo la seguridad a nivel físico, y provee una plataforma experimental para evaluar esquemas de autenticación y generación dinámica de claves en sistemas embebidos con recursos limitados.

De esta manera, el proyecto se posiciona en la intersección entre el diseño de sistemas embebidos y la seguridad de hardware, contribuyendo al desarrollo de soluciones abiertas, reconfigurables y reproducibles orientadas a fortalecer la seguridad desde el propio nivel físico del dispositivo.

1.1 Antecedentes del proyecto

1.1.1 Descripción de la institución

El Instituto Tecnológico de Costa Rica (TEC) es una institución pública de educación superior fundada en 1971 con el propósito de impulsar el desarrollo científico y tecnológico del país. A lo largo de su trayectoria, el TEC se ha consolidado como un referente nacional en formación profesional e investigación aplicada, destacándose por su enfoque en innovación tecnológica, excelencia académica y compromiso con el desarrollo sostenible [5].

El presente proyecto se desarrolla en la Escuela de Ingeniería en Computadores, unidad académica orientada a la integración de conocimientos en Electrónica y Ciencias de la Computación. Esta escuela promueve activamente la participación estudiantil en proyectos de investigación y desarrollo en áreas como diseño digital, sistemas embebidos, verificación de hardware, inteligencia artificial y seguridad informática.

1.1.2 Área de conocimiento del proyecto

El trabajo se enmarca dentro del área de Sistemas Embebidos, al involucrar el diseño e implementación de un módulo hardware sobre una arquitectura reconfigurable (FPGA) y su integración dentro de un System-on-Chip (SoC) con procesador y periféricos de comunicación.

Paralelamente, el proyecto se vincula con la Seguridad de Hardware mediante la implementación de una Función Física No Clonable (PUF) como raíz de confianza, orientada a

la generación de identificadores únicos, protección de datos y autenticación de dispositivos sin requerir almacenamiento permanente de claves criptográficas.

1.1.3 Trabajos similares

1.2 Planteamiento del problema

1.2.1 Contexto del problema

La implementación de sistemas seguros en plataformas reconfigurables, como las FPGAs, se ha convertido en una necesidad crítica frente al incremento de amenazas relacionadas con clonación de dispositivos, falsificación de hardware y accesos no autorizados. Los mecanismos criptográficos convencionales dependen de claves almacenadas en memorias no volátiles, tales como EEPROM, Flash o SRAM con respaldo de batería. Sin embargo, estas tecnologías no garantizan protección frente a ataques físicos capaces de extraer información sensible directamente del dispositivo [2].

Esta situación resulta especialmente crítica en el contexto del IoT y sistemas embebidos desplegados en entornos abiertos, donde los dispositivos operan con restricciones de energía, área y capacidad computacional. La incorporación de módulos adicionales de seguridad puede representar una sobrecarga significativa de recursos, dificultando la adopción de soluciones robustas [1, 6].

Durante la fabricación de circuitos integrados surgen variaciones físicas inevitables, tales como diferencias en el voltaje de umbral o el espesor del óxido de compuerta. Aunque estas variaciones no afectan la funcionalidad lógica del circuito, constituyen una fuente de entropía reproducible que puede explotarse para generar identificadores únicos de hardware [7].

1.2.2 Justificación del problema

Actualmente no se dispone de un módulo PUF de código abierto, programable y compatible con el procesador suave MicroBlaze V mediante la interfaz AXI. Muchas implementaciones reportadas en la literatura presentan limitaciones de accesibilidad, flexibilidad o integración dentro de arquitecturas modernas de sistemas embebidos, restringiendo su uso en entornos académicos y de investigación [8, 9].

El desarrollo de un módulo PLPUF programable e integrable directamente en un SoC permite eliminar la dependencia de almacenamiento persistente de secretos, mejorar la seguridad a nivel físico y habilitar plataformas experimentales para la evaluación de técnicas criptográficas emergentes [10, 11]. Asimismo, facilita su adopción en contextos educativos y prototipos de investigación dentro del ámbito nacional.

1.2.3 Enunciado del problema

Existe una vulnerabilidad crítica en sistemas embebidos basados en FPGA con procesadores suaves debido a la dependencia de claves criptográficas almacenadas en memorias no volátiles, las cuales pueden ser extraídas mediante ataques físicos. Esta vulnerabilidad se ve agravada por la ausencia de módulos de seguridad de hardware abiertos, programables y fácilmente integrables mediante estándares como AXI en arquitecturas basadas en MicroBlaze V dentro de FPGAs de la familia Artix-7.

1.3 Objetivos del proyecto

1.3.1 Objetivo general

Diseñar un módulo PLPUF programable compatible con el procesador MicroBlaze V y la interfaz AXI, mediante lenguajes de descripción de hardware y herramientas de síntesis en FPGA, para su integración en sistemas embebidos orientados a la seguridad.

1.3.2 Objetivos específicos

1. Implementar el módulo PLPUF en HDL con ancho parametrizable que genere identificadores únicos aprovechando variaciones físicas del hardware mediante síntesis en FPGA con AMD Vivado.
2. Desarrollar una interfaz AXI-*slave* que permita el control del módulo desde el procesador MicroBlaze V mediante registros de control y estado.
3. Integrar el módulo dentro de un sistema embebido completo con MicroBlaze V, memoria y UART, utilizando AMD Vitis para el desarrollo del software de control.
4. Evaluar el PLPUF mediante métricas de seguridad como uniformidad, unicidad y confiabilidad utilizando pruebas automatizadas de desafío-respuesta y análisis estadístico.

1.4 Alcances, entregables y limitaciones

1.4.1 Alcances

El proyecto comprende el diseño, implementación e integración de un módulo PLPUF programable en la placa Basys3 con FPGA Artix-7 (XC7A35T-1CPG236C). El módulo será incorporado como periférico AXI-*slave* dentro de un sistema SoC con procesador MicroBlaze V, memoria local y comunicación UART. Se desarrollará además el firmware

de control en lenguaje C utilizando AMD Vitis y se realizará la evaluación estadística del módulo mediante métricas estándar de PUFs: uniformidad, unicidad y confiabilidad [12, 13].

1.4.2 Entregables

1. Código HDL del módulo PLPUF parametrizable con reportes de síntesis.
2. Módulo AXI-*slave* funcional con documentación del mapa de registros.
3. Sistema SoC completo con diseño en Vivado, *bitstream* y software de control.
4. *Dataset* de pares desafío-respuesta e informe de evaluación estadística.

1.4.3 Limitaciones

- El diseño está condicionado por los recursos disponibles en la FPGA Artix-7 asignada, lo que puede limitar parámetros como el ancho del PLPUF.
- Las herramientas utilizadas serán exclusivamente AMD Vivado y AMD Vitis.
- La evaluación estadística se realizará sobre un único dispositivo FPGA, por lo que los resultados pueden no generalizarse a otros lotes de fabricación [13].

Capítulo 2

Marco de referencia teórico

Anexo A

Anexo 1 - Implicaciones sociales y éticas del proyecto

Bibliografía

- [1] A. Shamsoshoara, A. Korenda, F. Afghah, and S. Zeadally, “A survey on physical unclonable function (puf)-based security solutions for internet of things,” *arXiv preprint arXiv:1907.12525*, 2020. [Online]. Available: <https://arxiv.org/pdf/1907.12525>
- [2] S. Hou, Y. Guo, S. Li, D. Deng, and Y. Lei, “A lightweight and secure-enhanced strong puf design on fpga,” *Electronics Express*, 2019. [Online]. Available: https://www.researchgate.net/publication/337691693_A_lightweight_and_secure-enhanced_Strong_PUF_design_on_FPGA
- [3] H. Handschuh, G.-J. Schrijen, and P. Tuyls, “Hardware intrinsic security from physically unclonable functions,” in *Towards Hardware-Intrinsic Security*, ser. Information Security and Cryptography, A.-R. Sadeghi and D. Naccache, Eds. Springer-Verlag Berlin Heidelberg, 2011. [Online]. Available: https://www.researchgate.net/publication/226577915_Hardware_Intrinsic_Security_from_Physically_Unclonable_Functions
- [4] Y. Hori, H. Kang, T. Katashita, and A. Satoh, “Pseudo-lfsr puf: A compact, efficient and reliable physical unclonable function,” in *2011 International Conference on Reconfigurable Computing and FPGAs (ReConFig)*. IEEE, 2011. [Online]. Available: <https://ieeexplore.ieee.org/document/6128581>
- [5] Instituto Tecnológico de Costa Rica, “Tecnológico de costa rica: Información institucional,” <https://universidades.cr/universidades/tecnologico-de-costa-rica-tec>, 2024.
- [6] R. A. Alhamarneh and M. M. Singh, “Strengthening internet of things security: Surveying physical unclonable functions for authentication, communication protocols, challenges, and applications,” *Applied Sciences*, 2024. [Online]. Available: <https://www.mdpi.com/2076-3417/14/5/1700>
- [7] P. Sudhanya and P. M. Krishnammal, “Study of different silicon physical unclonable functions,” in *2016 IEEE Wireless Information Technology and Systems (WiSPNET)*. IEEE, 2016. [Online]. Available: https://www.researchgate.net/publication/308708405_Study_of_different_silicon_Physical_Unclonable_Functions

- [8] K. Lata and L. R. Cenkeramaddi, “Fpga-based puf designs: A comprehensive review and comparative analysis,” *Cryptography*, 2023. [Online]. Available: <https://www.mdpi.com/2410-387X/7/4/55>
- [9] N. N. Anandakumar, M. S. Hashmi, and M. Tehranipoor, “Fpga-based physical unclonable functions: A comprehensive overview of theory and architectures,” *INTEGRATION, the VLSI journal*, 2021. [Online]. Available: <https://www.sciencedirect.com/science/article/pii/S0167926021000766>
- [10] J. Delvaux, D. Gu, D. Schellekens, and I. Verbauwhede, “Helper data algorithms for puf-based key generation: Overview and analysis,” *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, 2015. [Online]. Available: <https://ieeexplore.ieee.org/document/6965637>
- [11] F. Farha, H. Ning, H. Liu, L. T. Yang, and L. Chen, “Physical unclonable functions based secret keys scheme for securing big data infrastructure communication,” *Information Sciences*, 2019. [Online]. Available: <https://www.sciencedirect.com/science/article/pii/S002002551930605X>
- [12] A. Maiti, V. Gunreddy, and P. Schaumont, “A systematic method to evaluate and compare the performance of physical unclonable functions,” in *Constructive Side-Channel Analysis and Unified Engineering of Obfuscation*. Springer, New York, NY, 2012. [Online]. Available: https://link.springer.com/chapter/10.1007/978-1-4614-1362-2_11
- [13] F. Wilde and M. Pehl, “On the confidence in bit-alias measurement of physical unclonable functions,” *arXiv preprint arXiv:2001.07660*, 2020. [Online]. Available: <https://arxiv.org/abs/2001.07660>