

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Computadores

(Computer Engineering School)

Programa de Licenciatura en Ingeniería en Computadores

(Licentiate Degree Program in Computer Engineering)



**Diseño e integración de un módulo PLPUF programable para
sistemas embebidos**

(Design and Integration of a Programmable PLPUF Module for Embedded Systems)

Informe del Anteproyecto para el Trabajo Final de Graduación

(Report of Pre-project for a Graduation Work in fulfillment of the requirements for the degree of Licentiate
in Computer Engineering)

Emanuel Antonio Marín Gutiérrez

Cartago, Noviembre, 2025

(Cartago, November, 2025)

Contenidos

1. Palabras Clave	2
2. Introducción.....	3
3. Contexto y Antecedentes	4
3.1. Descripción de la empresa	4
3.2. Áreas de conocimiento.....	4
4. Descripción del Proyecto	4
4.1. Justificación y definición del problema	4
4.1.1. Contexto.....	4
4.1.2. Justificación de la necesidad	5
4.1.3. Enunciado del Problema	5
4.2. Especificación de Objetivos	5
4.2.1. Objetivo General.....	5
4.2.2. Objetivos Específicos.....	5
4.3. Impactos del proyecto y sus resultados esperados	6
4.4. Supuestos y Limitaciones.....	6
4.4.1. Supuestos.....	6
4.4.2. Limitaciones.....	7
4.5. Análisis de riesgos.....	7
5. Propuesta Metodológica	8
5.1. Tipificación del trabajo a realizar	8
5.2. Descripción general del proceso por realizar	8
5.3 Tabla de relación entre objetivos del proyecto y proceso por realizar	9
5.4. Cronograma.....	10
Anexo 1. Ficha de contactos del proyecto.....	11

1. Palabras Clave

PLPUF, Sistemas embebidos, FPGA, MicroBlaze V, Interfaz AXI, Autenticación y Seguridad de hardware.

2. Introducción

La creciente demanda por sistemas embebidos seguros en aplicaciones como el Internet de las Cosas (IoT), dispositivos móviles y sistemas industriales ha resaltado la necesidad de mecanismos robustos de autenticación y protección de información. En este contexto, los PUFs (*Physical Unclonable Functions*) han emergido como una solución prometedora para generar identificadores únicos y seguros directamente desde las características físicas del hardware. Estas funciones permiten aprovechar las variaciones inherentes del proceso de fabricación de los circuitos para producir respuestas irrepetibles frente a desafíos específicos, sin almacenar claves sensibles de forma permanente.

Entre las diferentes arquitecturas de PUFs, la variante denominada PLPUF (*Pseudo Linear Feedback Shift Register PUF*) destaca por su eficiencia, compacidad y capacidad de personalización mediante la modificación del parámetro de duración de activación. Estas características lo convierten en una opción ideal para sistemas embebidos con recursos limitados, como los basados en FPGAs y procesadores suaves como el MicroBlaze V.

Este anteproyecto plantea el diseño e integración de un módulo PLPUF programable que permita ser incorporado directamente en sistemas *System-on-Chip* (SoC) a través del estándar de comunicación AXI. El módulo está orientado a su uso dentro de un entorno de desarrollo en FPGA, y su control se realizará desde el procesador MicroBlaze V, permitiendo evaluar su aplicabilidad para generación de claves dinámicas, autenticación de dispositivos y soporte a sistemas criptográficos modernos.

El desarrollo propuesto no solo busca contribuir a la seguridad de los sistemas embebidos, sino también a la investigación académica, proporcionando una plataforma experimental abierta para el estudio de técnicas de protección de hardware y evaluación de la confiabilidad y resistencia de los PUFs ante amenazas modernas.

3. Contexto y Antecedentes

3.1. Descripción de la empresa

El Instituto Tecnológico de Costa Rica (TEC) es una institución pública de educación superior creada en 1971 con el objetivo de impulsar el desarrollo científico y tecnológico del país. A lo largo de las décadas, el TEC ha consolidado una sólida reputación como referente nacional en formación profesional e investigación aplicada en áreas clave para la transformación productiva y social. Su enfoque se basa en la excelencia académica, la innovación tecnológica y el compromiso con el desarrollo sostenible.

El proyecto propuesto será desarrollado en la Escuela de Ingeniería en Computadores, una unidad académica del TEC orientada a la integración de conocimientos en Electrónica y Ciencias de la Computación. Esta escuela fomenta activamente la participación estudiantil en proyectos de investigación y desarrollo en temas como diseño digital, sistemas embebidos, verificación de hardware, inteligencia artificial y seguridad informática.

3.2. Áreas de conocimiento

El trabajo se desarrollará principalmente en el área de sistemas embebidos, ya que contempla el diseño e implementación de un módulo hardware sobre una arquitectura reconfigurable basada en FPGA, así como su integración dentro de un sistema System-on-Chip que incluye un procesador y periféricos de comunicación.

Paralelamente, el proyecto se vincula con el campo de la seguridad de hardware, debido a la implementación de una función física no clonable (PUF) como mecanismo de raíz de confianza, orientado a la generación de identificadores únicos, protección de datos y autenticación de dispositivos sin requerir almacenamiento permanente de claves criptográficas.

4. Descripción del Proyecto

4.1. Justificación y definición del problema

4.1.1. Contexto

La implementación de sistemas seguros en plataformas reconfigurables, como las FPGAs se ha vuelto una necesidad crítica en aplicaciones modernas que requieren protección frente a clonación, falsificación o acceso no autorizado. Si bien actualmente existen mecanismos criptográficos para asegurar el contenido de un dispositivo, muchos de estos dependen de claves almacenadas de manera permanente, lo que los

vuelve vulnerables a ataques físicos, especialmente en contextos de IoT o sistemas expuestos.

Una alternativa innovadora para enfrentar este desafío es el uso de funciones físicas no clonables (PUFs), que generan identificadores únicos aprovechando las variaciones físicas del hardware. Sin embargo, las implementaciones disponibles suelen estar cerradas, ser poco flexibles o difíciles de integrar dentro de arquitecturas modernas de sistemas embebidos.

4.1.2. Justificación de la necesidad

Actualmente no se dispone de un módulo PUF abierto, programable y compatible con procesadores suaves como el MicroBlaze V (Un procesador suave, o *soft processor*, es una unidad de procesamiento de propósito general cuya arquitectura e instrucciones se implementan enteramente utilizando la lógica programable de una FPGA, a diferencia de un procesador físico integrado permanentemente en el silicio), que utilice la interfaz de comunicación AXI. Esto limita su aplicabilidad en proyectos académicos o de investigación donde se requiera adaptar y experimentar con esquemas de autenticación o generación dinámica de claves.

El desarrollo de un módulo PLPUF programable y de integración directa representa una solución que no solo mejora la seguridad a nivel de hardware, sino que también habilita el diseño de plataformas flexibles para evaluar técnicas criptográficas emergentes. Además, permite su incorporación en entornos educativos y prototipos de investigación, extendiendo el alcance de las PUFs hacia nuevas aplicaciones prácticas.

4.1.3. Enunciado del Problema

Actualmente existe una vulnerabilidad crítica en los sistemas embebidos debido a la dependencia de claves criptográficas almacenadas en memorias no volátiles, las cuales son susceptibles a ataques físicos y de extracción. Además, se carece de módulos de seguridad de hardware de código abierto y programables que faciliten una integración flexible y eficiente mediante estándares como AXI en arquitecturas basadas en procesadores suaves dentro de FPGAs.

4.2. Especificación de Objetivos

4.2.1. Objetivo General

Diseñar un módulo PLPUF programable, compatible con el procesador MicroBlaze V y la interfaz de comunicación AXI, mediante el uso de lenguajes de descripción de hardware (HDL) y herramientas de síntesis e implementación en FPGA, para su integración en sistemas embebidos

orientados a la seguridad.

4.2.2. Objetivos Específicos

1. Implementar el módulo PLPUF en HDL con ancho parametrizable, para que genere identificadores únicos aprovechando las variaciones físicas del hardware, mediante síntesis e implementación en FPGA con AMD Vivado.
2. Desarrollar una interfaz AXI-slave que conecte el PLPUF al procesador MicroBlaze V, permitiendo su control vía software mediante registros de control y estado.
3. Integrar el módulo PLPUF en un sistema embebido completo con MicroBlaze V, memoria y UART, utilizando AMD Vitis para el desarrollo del software de control y comunicación serial que permita la interacción con el módulo en un entorno real.
4. Evaluar el módulo PLPUF con métricas de seguridad (uniformidad, unicidad, confiabilidad), para que verifique su idoneidad para aplicaciones criptográficas y de autenticación, mediante pruebas automatizadas de desafío-respuesta y análisis estadístico de los resultados.

4.3. Impactos del proyecto y sus resultados esperados

Impacto Técnico: Se generará un componente reutilizable, eficiente en recursos y compatible con arquitecturas modernas, lo que puede ser aprovechado en futuros diseños de SoC seguros. La implementación del módulo permitirá evaluar directamente propiedades clave como unicidad, reproducibilidad y configurabilidad de la respuesta del PLPUF.

Académico y de investigación: El proyecto proporcionará una plataforma funcional para estudiar mecanismos de autenticación basados en características físicas del hardware. Esto servirá como base para investigaciones futuras en seguridad embebida, generación dinámica de claves y resistencia a ataques físicos. Además, permitirá validar resultados experimentales descritos en la literatura con implementaciones reales.

Social y organizacional: El fortalecimiento de capacidades locales en el diseño de módulos seguros en FPGA promueve el desarrollo de soluciones tecnológicas adaptadas al contexto nacional. También puede estimular el interés de estudiantes e investigadores por temas de seguridad de hardware, aportando al crecimiento del ecosistema académico-tecnológico.

Ético: Al tratarse de una tecnología que no almacena claves de forma permanente, se minimiza el riesgo de filtración o robo de información confidencial, lo cual contribuye a buenas prácticas en el diseño de sistemas seguros.

Como resultado esperado, se obtendrá un módulo funcional documentado,

validado y disponible para su reutilización o extensión en otros proyectos académicos o de investigación.

4.4. Supuestos y Limitaciones

4.4.1. Supuestos

- Se contará con acceso a una FPGA provista por la Escuela de Ingeniería en Computadores durante el desarrollo y validación del proyecto. Se utilizará la placa Basys3 que integra una FPGA Artix-7 (específicamente el modelo XC7A35T-1CPG236C).
- Se dispondrá de acceso a las herramientas AMD Vivado y Vitis con las licencias necesarias para síntesis, implementación, depuración y desarrollo de software embebido.
- La documentación oficial de AMD/Xilinx sobre el bus AXI, el procesador MicroBlaze V y los IP cores estará disponible y será suficiente para lograr una integración correcta del sistema.
- El PLPUF diseñado será capaz de extraer suficiente entropía de las variaciones físicas de la FPGA objetivo para generar respuestas con métricas de unicidad y confiabilidad aceptables para su análisis.

4.4.2. Limitaciones

- El diseño estará limitado a la arquitectura y recursos disponibles en la FPGA específica asignada, lo que puede condicionar parámetros como el ancho del PLPUF o la complejidad del sistema integrado.
- Dado que AMD Vivado/Vitis serán las únicas herramientas de síntesis y validación utilizada, el diseño estará restringida al conjunto de herramientas que estas plataformas ofrecen.
- La evaluación de las métricas de seguridad (uniformidad, unicidad, confiabilidad) se realizará únicamente en el dispositivo FPGA disponible, por lo que los resultados pueden no ser generalizables a otros dispositivos o lotes de fabricación.

4.5. Análisis de riesgos

Escenario de riesgo	Acción de mitigación
La FPGA asignada presenta fallas o no está disponible durante el desarrollo.	Simular y validar el módulo completamente en AMD Vivado utilizando testbenches o cargando el archivo .elf que genera AMD Vitis para una simulación más realista del sistema.

Incompatibilidad entre el módulo PLPUF y el procesador MicroBlaze V en el entorno de AMD Vivado/Vitis.	Verificar previamente los requisitos de la interfaz de comunicación AXI y realizar pruebas por etapas.
Limitaciones en el conocimiento previo del manejo de herramientas HDL o AMD Vivado/Vitis.	Revisar documentación oficial, consultar con docentes y tutores, y realizar pruebas incrementales.
El módulo no cumple con el tamaño esperado o excede la capacidad de la FPGA.	Realizar optimizaciones tempranas en el diseño, como reducción de ancho, uso eficiente de lógica y estructuras compactas.
Retrasos en el cronograma diseñado	Establecer un cronograma realista que tome en cuenta posibles retrasos con saldos de horas extras de riesgo.

5. Propuesta Metodológica

5.1. Tipificación del trabajo a realizar

Este proyecto corresponde a una evaluación técnica de una nueva opción tecnológica, enfocada en el diseño, integración y validación de un módulo PLPUF programable dentro de un sistema embebido basado en FPGA.

5.2. Descripción general del proceso por realizar


El desarrollo se organizará en cuatro etapas principales:

1. **Diseño del módulo PLPUF:** Se definirán los parámetros configurables y la lógica interna del generador pseudoaleatorio basado en la estructura PLPUF. Se implementará en lenguaje HDL (VHDL o Verilog).
2. **Comunicación entre el procesador MicroBlaze V y el PLPUF:** Se agregará la lógica que permita al procesador modificar los parámetros del módulo PLPUF mediante software, utilizando el estándar de comunicación AXI.
3. **Integración del sistema embebido completo:** Se construirá un sistema SoC que incluya el procesador MicroBlaze V, memoria, interfaz UART y el módulo PLPUF con interfaz AXI, permitiendo la comunicación con un computador externo para la extracción de respuestas.
4. **Caracterización y evaluación del módulo PLPUF:** Se realizarán pruebas masivas de desafío-respuesta para evaluar las métricas de seguridad del PLPUF (uniformidad, unicidad y confiabilidad) mediante software de prueba desarrollado en C y análisis estadístico de los resultados.

5.3. Tabla de relación entre objetivos del proyecto y proceso por realizar

Objetivo específico	Principales actividades	Entregables	Técnicas / Herramientas	Estrategias de verificación y validación
Implementar el módulo PLPUF en HDL con ancho parametrizable para generar identificadores únicos.	• Definir arquitectura PLPUF. • Implementar en HDL. • Simulación y síntesis. • Optimización de recursos.	• Código HDL del PLPUF. • Reportes de síntesis. • Resultados de simulación.	• Vivado. • Verilog/VHDL. • Testbenches.	• Simulación funcional. • Revisión de tiempos y uso de recursos.
Desarrollar la interfaz AXI-slave para el PLPUF al MicroBlaze V.	• Diseño del mapa de registros. • Implementación AXI-slave. • Integración preliminar. • Pruebas de lectura/escritura.	• Módulo AXI-slave funcional. • Mapa de registros documentado.	• Vivado IP Integrator. • AXI4 de AMD/Xilinx.	• Validación con simulación AXI. • Pruebas de comunicación con software.
Integrar el PLPUF en un sistema embebido completo con MicroBlaze V, memoria y UART.	• Construcción del SoC. • Conectar PLPUF vía AXI. • Generación bitstream. • Desarrollo de software en Vitis para control y comunicación serial.	• Sistema SoC funcional. • Software de control del PLPUF. • Bitstream final.	• Vivado. • Vitis. • UART. • MicroBlaze V.	• Pruebas de comunicación serial exitosa. • Depuración con Vitis y extracción de respuestas del PLPUF.
Evaluar el PLPUF con métricas de seguridad (uniformidad, unicidad, confiabilidad).	• Realizar pruebas masivas de desafío-respuesta. • Automatizar recolección. • Análisis estadístico. • Comparación con métricas esperadas.	• Dataset de respuestas. • Informe de evaluación. • Gráficos y análisis.	• Scripts en C/Python. • Herramientas estadísticas. • Software de prueba.	• Verificación repetida de muestras. • Análisis estadístico. • Revisión de consistencia.

5.4. Cronograma



Anexo 1. Ficha de contactos del proyecto

Datos del estudiante

Nombre	Emanuel Antonio Marín Gutiérrez
Correo electrónico	emarin702740530@estudiantec.cr
Teléfonos	+506 71448465

Datos del proyecto

Nombre	Diseño e integración de un módulo PLPUF programable para sistemas embebidos.
Breve descripción	Diseño e integración de un módulo PLPUF programable con interfaz AXI para el procesador MicroBlaze V, que genera identificadores únicos a partir de variaciones físicas del hardware, destinado a autenticación y seguridad en sistemas embebidos.
Fecha de inicio	Lunes 16 de febrero del 2026.

Datos de la empresa u organización

Nombre	Instituto Tecnológico de Costa Rica
Nombre contacto	Jeferson González Gómez
Correo electrónico	jgonzalez@itcr.ac.cr
Teléfonos	+506 25502605