



Instituto Tecnológico de Costa Rica

Escuela Ingeniería en Computadores

CE-5600 Trabajo Final Graduación

Informe de Avance 1

Elaborado por:

Emanuel Marín Gutiérrez

2019067500

Primer Semestre 2026

Informe de Avance	
Nombre del estudiante	Emanuel Marín Gutiérrez
Fecha	17/04/2026
Número de informe	1
Periodo reportado	16/02/2026 - 17/04/2026
Nombre del proyecto	Diseño e Integración de un Módulo PLPUF Programable para Sistemas Embebidos
Centro de investigación	Instituto Tecnológico de Costa Rica (TEC) - Escuela de Ingeniería en Computadores.

Las actividades realizadas durante este primer período (16/02/2026 – 17/04/2026) abarcan la revisión bibliográfica, el diseño e implementación del módulo PLPUF, su integración como periférico AXI en un SoC con MicroBlaze V, y la evaluación intra-dispositivo mediante métricas estándar de PUFs. A continuación, se detallan las actividades agrupadas por objetivo específico del TFG.

Actividades realizadas en el periodo reportado	
Actividad	Descripción
ACT-00 – Revisión bibliográfica y redacción del documento TFG	Se realizó una revisión exhaustiva de la literatura relacionada con Funciones Físicas No Clonables (PUFs), con énfasis en la variante Pseudo-LFSR PUF (PLPUF) propuesta por Hori et al. (2011). Se revisaron además estándares de interfaz AXI4-Lite (ARM AMBA), las guías UG1037 y UG1629 de AMD/Xilinx para el IP Integrator y el procesador MicroBlaze V, y métricas de evaluación de PUFs (uniformidad, confiabilidad, unicidad) siguiendo la metodología de Maiti et al. (2012) y Wilde & Pehl (2020). Con base en esta revisión se redactó y completó el Capítulo 1 – Introducción del documento TFG, incluyendo planteamiento del problema, justificación, objetivos, alcances y limitaciones. El Capítulo 2 – Marco Teórico se encuentra en estado de redacción (aproximadamente 60 % completado).

ACT-01 – Implementación del módulo PLPUF en HDL (Objetivo Específico 1)	Se diseñó e implementó el núcleo PLPUF (plpuf_core.v) en Verilog con las siguientes características: • Ancho parametrizable: 128 bits (parámetro WIDTH). • Polinomio primitivo: $x^{128} + x^{126} + x^{102} + x^{99} + 1$; posiciones de taps: 125, 101 y 98. • Estructura: 128 celdas, cada una con MUX y un inversor con atributo DONT_TOUCH="TRUE" para preservar variaciones físicas de fabricación durante la síntesis. • Topología Fibonacci LFSR: retroalimentación desde la salida del vecino superior con XOR en las posiciones de tap. • Máquina de estados finitos (FSM): IDLE → LOAD → ACTIVE → DONE. En LOAD se carga el desafío con enable=0 (1 ciclo); en ACTIVE el lazo oscila libremente durante activation_duration ciclos; en DONE la respuesta se captura en flip-flops y se emite el pulso done de 1 ciclo. Se definieron y documentaron las restricciones XDC necesarias para el correcto funcionamiento del lazo combinacional: ALLOW_COMBINATORIAL_LOOPS en las redes core_in, DONT_TOUCH en las celdas del módulo y set_false_path a través de dichas redes. Estas restricciones fueron verificadas en síntesis e implementación, confirmando que el bitstream se genera sin errores.
ACT-02 – Desarrollo de la interfaz AXI4-Lite (Objetivo Específico 2)	Se diseñó e implementó la interfaz AXI4-Lite (axi_plpuf_slave_lite_v1_0_S00_AXI.v) que conecta el núcleo PLPUF con el procesador MicroBlaze V. El mapa de registros implementado es: • 0x00 CTRL [R/W]: bit 0 = start (auto-clear), bit 1 = soft_reset (auto-clear). • 0x04 STATUS [R]: bit 0 = busy, bit 1 = done (sticky, limpiado por start o soft_reset).

	• 0x08 DURATION [R/W]: [15:0] duración de activación en ciclos de reloj. • 0x0C–0x18 CHAL_0..3 [R/W]: desafío de 128 bits en cuatro palabras de 32 bits. • 0x1C–0x28 RESP_0..3 [R]: respuesta de 128 bits (solo lectura, controlada por hardware). C_S_AXI_ADDR_WIDTH = 6 (16 slots de registro × 4 bytes). Se implementaron tres niveles de prioridad en el bloque always para garantizar escritura correcta desde el maestro AXI y actualización de STATUS/RESP desde hardware. El módulo top-level (axi_plpuf.v) actúa como pasarela de señales AXI. El IP fue empaquetado en Vivado usando el IP Packager, generando los archivos IP-XACT (component.xml), la interfaz de personalización gráfica (xgui/) y los scripts de automatización de block design (bd/). Se documentó y corrigió el parámetro <code>FREQ_HZ</code> del bus <code>S00_AXI_CLK</code> para eliminar advertencias de SmartConnect.
ACT-03 – Integración del SoC con MicroBlaze V (Objetivo Específico 3)	Se construyó el sistema embebido completo en Vivado (vivado-axi-plpuf/) sobre la placa Basys 3 (Artix-7 XC7A35T-1CPG236C). El block design integra: • MicroBlaze V (procesador suave RISC-V). • SmartConnect (interconexión AXI). • AXI PLPUF (periférico en ip_repo/axi_plpuf_1_0). • AXI UartLite (comunicación serial a 9600 baudios). • Clocking Wizard (100 MHz). • BRAM (memoria local de instrucciones y datos). Se aplicaron las restricciones XDC (plpuf.xdc) para el reloj, el lazo combinacional y la configuración del dispositivo. El proceso de síntesis e implementación concluyó exitosamente, se generó el bitstream y se exportó el hardware (.xsa) para AMD Vitis.

	Se desarrolló el driver en C con la API completa del periférico (axi_plpuf.h / axi_plpuf.c): Plpuf_Initialize, Plpuf_SoftReset, Plpuf_SetDuration, Plpuf_SetChallenge, Plpuf_Start, Plpuf_IsBusy, Plpuf_IsDone, Plpuf_WaitDone, Plpuf_GetResponse y Plpuf_Evaluate. Este driver fue integrado en el workspace AMD Vitis (vitis-axi-plpuf/).
ACT-04 – Evaluación intra-dispositivo del PLPUF (Objetivo Específico 4 – EN PROGRESO)	Se desarrollaron y ejecutaron en hardware (Basys 3) dos aplicaciones de prueba: Test App 1 – Validación básica (plpuf_test_app1): verifica lectura/escritura de registros, evaluación básica de un par desafío-respuesta, repetibilidad con 5 repeticiones del mismo desafío, sensibilidad al cambio de desafío, y barrido de duración $c = 1..10$. Test App 2 – Validación exhaustiva intra-dispositivo (plpuf_test_app2): evaluación con 20 desafíos $\times$ 50 repeticiones $\times$ 10 duraciones ($\approx 14\,000$ evaluaciones). Métricas calculadas en dispositivo para cada valor de c: • Uniformidad: 47–51 % en todos los valores de c (ideal: 50 %) $\rightarrow$ Excelente. • Confiabilidad ($c = 3$): 97,18 % $\rightarrow$ Muy buena. • BER ($c = 3$): 2,82 % $\rightarrow$ Consistente con la literatura. • HD intra-dispositivo ($c = 3$): 4,50 bits promedio $\rightarrow$ Bajo, como se espera. • Efecto avalancha ($c = 5$): 5,05 % $\rightarrow$ Bajo, inherente a la estructura LFSR. • Bits estables ($c = 5$, ≥ 95 % confiabilidad): 56/128. • Bits ruidosos ($c = 5$, < 80 %): 1/128.

	Los resultados confirman que el punto de operación óptimo del PLPUF se encuentra en $c = 3-5$, donde se logra un equilibrio adecuado entre confiabilidad y variabilidad, siendo apto para aplicaciones de identificación de dispositivo. Pendiente: evaluación inter-dispositivo (se requieren múltiples placas Basys 3 adicionales) y scripts Python para procesamiento estadístico offline de los datos recolectados por UART.
--	---

Dificultades encontradas	
Actividad	Descripción
ACT-01 – Implementación HDL (Lazo combinacional y síntesis)	El principal desafío fue preservar el lazo combinacional de inversores durante la síntesis. Vivado elimina por defecto la lógica que detecta como lazo combinacional (optimización de timing). Se resolvió aplicando los atributos <code>DONT_TOUCH="TRUE"</code> en las redes y celdas críticas, junto con las restricciones <code>XDC ALLOW_COMBINATORIAL_LOOPS</code> y <code>set_false_path</code>. Adicionalmente, se identificó que los nombres de nets post-síntesis (<code>core_in[N]</code>, <code>core_in_inferred_i_N</code>) difieren de los nombres del bloque generate (<code>gen_core[N]</code>), por lo que las restricciones debieron ajustarse para usar comodines que coincidan con los nombres reales en la netlist sintetizada.
ACT-02 – Interfaz AXI e IP Packager (Parámetro <code>FREQ_HZ</code> vacío)	Al empaquetar el IP en Vivado, el SmartConnect generaba advertencias sobre incompatibilidad de dominios de reloj porque el parámetro <code>FREQ_HZ</code> del bus <code>S00_AXI_CLK</code> se creaba con valor vacío. La dificultad radica en que Vivado no permite editarlo directamente desde la GUI del IP Packager en todos los flujos. Se resolvió mediante comandos Tcl en la consola del IP Packager para fijar <code>FREQ_HZ = 100 000 000</code>, seguido de <code>ipx::merge_project_changes</code> e <code>ipx::save_core</code>.

ACT-03 – Integración SoC (Advertencia DRC LUTLP-1)	Durante la implementación en Vivado se presentó la advertencia crítica DRC LUTLP-1 relacionada con el lazo combinacional del PLPUF. Sin las restricciones adecuadas, el proceso de implementación se detiene. Se resolvió confirmando que las restricciones XDC (ALLOW_COMBINATORIAL_LOOPS y set_false_path) estaban correctamente aplicadas sobre las redes post-síntesis y no sobre los nombres de los bloques RTL.
ACT-04 – Evaluación (Repetibilidad y efecto avalancha)	Los resultados de repetibilidad (Test App 1) mostraron que el PLPUF no es perfectamente repetible a $c = 5$, con una BER aproximada del 5 %. Esto era esperado según la literatura para este tipo de PUF, pero requirió ajustar la metodología de evaluación para incorporar votación por mayoría (majority voting) en Test App 2. El efecto avalancha resultó bajo (~5 %), lo cual también es una limitación conocida de la arquitectura LFSR (el desafío tiene difusión limitada hacia la respuesta). Ambas limitaciones fueron documentadas y analizadas en el contexto del TFG.

Cambios en el alcance y/o actividades		
Actividad	Descripción	Costo agregado/reducido
Ninguna	No se realizaron cambios en el alcance ni en las actividades respecto al anteproyecto aprobado. Todos los objetivos específicos planificados avanzaron según lo previsto y tres de los cuatro se encuentran completados.	Sin impacto en cronograma ni entregables.

Estado general del proyecto

Al 17 de abril de 2026, el proyecto se encuentra en un estado de avance sólido respecto al cronograma establecido en el anteproyecto.