

CONTROL DE ACCESO REMOTO: PUERTAS DE GARAJE

Diseño de Sistemas Electrónicos



GRUPO 10

MARINA RUIZ IZU	16374
JUAN ANTONIO MONLEÓN DE LA LLUVIA MAZAGATOS	16485
CRISTINA RATERO TALAVERA	14477

Control de acceso remoto: puertas de garaje

A. Diagrama de bloques del trabajo y objetivos principales

El trabajo consiste en el diseño de dos sistemas independientes: un transmisor y un receptor; e implementar el acoplamiento entre ambos sistemas. El trabajo responde al control del acceso remoto de las puertas de un garaje o coche, controlando así su apertura o cierre. Para poder realizarlo, se nos ha facilitado en el enunciado el diagrama de bloques a seguir, el cual hemos ido construyendo bloque a bloque, y que se muestra a continuación:




Figura 1: Diagrama de bloques del sistema

En cuanto al transmisor, es necesario generar una señal sinusoidal (dada por el primer armónico de la señal) mediante el empleo de un NE555 a estable con una frecuencia de 1kHz y un filtro paso banda. Posteriormente, esta señal obtenida se conecta al interruptor ADG1612, de la que se obtendrá la señal modulada. Para ello, el ADG estará también conectado a la clave digital de 8 bits diseñada por nosotros y funcionaría dejando pasar la tensión (mediante el cierre del interruptor) cuando la clave digital valga un '1' lógico, y no dejando pasar la señal cuando la clave valga '0'.

Una vez se tiene la señal modulada, se hace pasar por un rectificador de precisión de doble onda con un condensador de salida que aumente el valor medio de la tensión, posteriormente se amplifica esta tensión ya rectificada y se lleva hasta un comparador,

el cual convertirá la senoide rectificada en una señal digital que deberá coincidir con la clave digital de 8 bits ya mencionada.

Para acoplar estos dos sistemas (transmisor y receptor), se indica en el enunciado del trabajo que se haga mediante el uso de un transformador y así poder simular la transferencia de información.

B. Bloques empleados

En esta sección se explicará el funcionamiento y los criterios de diseño de cada uno de los bloques que se han utilizado para la realización de este trabajo.

1. Tensiones de referencia

En primer lugar, se debe diseñar el bloque de alimentación para todo el circuito partiendo de una alimentación de +15V y -15V. Dado que el nivel de tensión puede sufrir desviaciones de hasta un 20%, se ha utilizado un diodo Zener predeterminado de tensión Zener 6.2V de forma que el nivel de tensión se mantenga en un valor constante sin riesgo de variaciones. Además, para adaptar el nivel deseado de 15V se ha añadido un amplificador no inversor y así amplificar el nivel de 6.2 V por una ganancia de $1 + \frac{R2}{R1}$ según las resistencias ilustradas en la figura. Para el caso de tensión negativa, se ha optado por una estructura inversora y de esta manera obtener el nivel de -15V.




Figura 2: Generación de alimentación +15V




Figura 3: Generación de alimentación -15V

2. NE555

El NE555 es un circuito integrado empleado para la realización de pulsos, temporizadores y oscilaciones. En nuestro caso necesitamos utilizarlo para generar la señal portadora, que tal y como se especifica en el enunciado debe ser de una frecuencia de 1kHz. Esta señal generada por el NE555 será con forma cuadrada y pasará a tener forma senoidal tras atravesar los filtros correspondientes al siguiente bloque.

El componente tiene un total de 8 pines. La función de cada uno de ellos puede consultarse en la hoja de especificaciones del circuito integrado (Figura 4).



Pinouts**Functional Block Diagram**

Figura 4: Información del NE555

Al ser un componente habitual, es sencillo encontrar documentación acerca de los circuitos electrónicos necesarios para generar señales de ondas cuadradas. El circuito empleado para nuestro trabajo es el mostrado en la Figura 5, que tiene por salida la señal representada en la Figura 6.




Figura 5: Circuito generador de onda cuadrada de 1kHz

La señal de salida tiene algunas imperfecciones con relación a una señal cuadrada ideal. El primer pulso tiene un retraso que hace que esté a cero durante un tiempo más prolongado que el resto de la señal y el periodo de la señal no es exactamente 1kHz si no que es mínimamente superior, lo que provoca que las ondas cuadradas vayan retrasándose un poco con cada ciclo.




Figura 6: Señal de salida de la onda cuadrada de 1kHz

3. Filtros

En el enunciado del trabajo piden un filtro paso banda de orden 2, o lo que es lo mismo, un filtro paso bajo seguido de un filtro de paso alto, ambos de orden 1. Sin embargo, puesto que se aborda únicamente la parte relacionada con la simulación y no es necesario montaje de los circuitos físicamente, se ha decidió aumentar el orden del filtro a 5.

En nuestro caso el filtro está formado por un filtro de paso bajo de orden 3 seguido de un filtro paso alto de orden 2. A su vez, el filtro de paso bajo de orden 3 está formado por un filtro del mismo tipo de orden 1 seguido de otro de orden 2.

Para analizar en profundidad el bloque del filtro paso banda de orden 5, se va a analizar cada uno de los filtros que lo forman por separado, analizando en cada caso la señal de salida que producen. Previamente, es necesario remarcar el modelo de amplificadores operacionales que se han empleado para los seguidores de tensión de los filtros, que en este caso han sido OP113. Las siguientes figuras muestran algunas de las características más importantes que se deben considerar para este uso:

ELECTRICAL CHARACTERISTICS
@ $V_S = \pm 15.0\text{ V}$, $T_A = 25^\circ\text{C}$, unless otherwise noted.

Figura 7: Tensión de alimentación

Input Bias Current	I_B	$V_{CM} = 0\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	240	600	600	nA
Input Offset Current	I_{OS}	$V_{CM} = 0\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$		700	700	nA
				50	50	nA

Figura 8: Corrientes entre polo positivo y negativo del AO




Figura 9: Ganancia en lazo cerrado vs. Frecuencia

La Figura 7 muestra la tensión con la que deben alimentarse los AO ($\pm 15V$). La Figura 8 sirve para identificar la magnitud que se debe emplear en las resistencias del circuito para que no se creen corrientes equivalentes a la de dentro del operacional. Puesto que dicha corriente es del orden de centenas de nA, unos valores adecuados de resistencias serían $k\Omega$ o decenas/centenas de $k\Omega$. Por último, la Figura 9 muestra el ancho de banda del componente para distintos valores de ganancia. A la vista de esta gráfica podemos concluir que el componente cumple sobradamente con el ancho de banda requerido para el ejercicio (1kHz). Cabe destacar que en caso de que el circuito tuviese que ser montado físicamente, este amplificador operacional estaría sobredimensionado y sería necesario buscar uno que se ajuste mejor a las necesidades del ejercicio, con vistas a ajustar al máximo el precio total del circuito.

3.1. Filtro paso bajo de orden 1

El esquema del circuito para el filtro paso bajo de orden 1 es el siguiente:




Figura 10: Circuito del filtro paso bajo de orden 1

Los valores de las resistencias y condensadores en los filtros, tanto de este como en los posteriores, se han asignado según los criterios vistos en las clases teóricas de la asignatura y teniendo en cuenta los grados de libertad. Para la elección arbitraria de la resistencia se ha optado por $10 k\Omega$, por ser un valor que según la magnitud de las tensiones con las que se trabaja, ofrece un valor de corriente adecuado para los amplificadores operacionales.

El diagrama de Bode correspondiente al filtro pase bajo de orden uno es el que se muestra a continuación:




Figura 11: Diagrama de Bode del filtro paso bajo de orden 1

La frecuencia de corte está situada en 1500Hz. A partir de ese momento se observa como cae la ganancia a un ritmo de -20 dB/dec hasta llegar a los 3MHz en donde se sale del ancho de banda del operacional y se desploma la ganancia.

La fase sigue el comportamiento esperado para este tipo de filtro. Una década antes de que descienda la ganancia, la fase desciende a -90° . Una vez que el amplificador operacional comienza a salir de su zona de trabajo la fase cae en picado junto con la ganancia.

3.2. Filtro paso bajo de orden 2

El esquema del circuito para el filtro paso bajo de orden 2 es el siguiente:




Figura 12: Circuito del filtro paso bajo de orden 2

El diagrama de Bode correspondiente al filtro pase bajo de orden dos es el que se muestra a continuación:




Figura 13: Diagrama de Bode del filtro paso bajo de orden 2

La frecuencia de corte al igual que en el de orden 1 se sitúa en 1500Hz. A partir de esa frecuencia comienza un descenso de la ganancia de -40 dB/dec hasta llegar de nuevo a la frecuencia de 3MHz en dónde desciende de manera brusca la ganancia por salirse del ancho de banda. La fase se comporta de manera análoga a la del filtro de paso bajo de orden 1.

3.3. Filtro paso alto de orden 2

El esquema del circuito para el filtro paso bajo de orden 2 es el siguiente:




Figura 14: Circuito del filtro paso alto de orden 2

El diagrama de Bode correspondiente al filtro paso alto de orden dos es el que se muestra a continuación:




Figura 2: Diagrama de Bode del filtro paso alto de orden 2

En este caso la frecuencia de corte se sitúa en los 500Hz, frecuencia a partir de la cual la ganancia se mantiene constante hasta la frecuencia límite de las condiciones de trabajo del amplificador operacional, que se sitúa entre 1MHz y 10MHz.

3.4. Filtro paso banda de orden 5

Por último, es necesario unir todos los filtros en serie para obtener el filtro paso banda de orden 5. Para disminuir posibles señales de ruido asociadas a frecuencias altas, primero situamos el filtro paso bajo y a continuación el filtro paso alto. El resultado es el mostrado en la siguiente simulación.




Figura 16: Diagrama de Bode del filtro paso banda de orden 5

4. ADG1612

El circuito integrado ADG1612 funciona como un interruptor en el que tenemos como entradas la señal sinusoidal V_s proveniente del filtro paso banda de orden 2 y la señal V_4 que será la clave de entrada de 8 bits. De esta forma, el circuito deja pasar a la señal V_s siempre que la señal v_4 indique un 1, mientras que se prohíbe el paso cuando la señal valga 0. Según las especificaciones se coloca en la parte inferior una señal V_{ss} y la conexión a tierra.




Figura 17: Circuito Integrado ADG1612

A continuación, vemos superpuestas (Figura 18) la señal moduladora que es la clave de bits V_4 marca el intervalo en el que deja pasar a la señal portadora sinusoidal. De esta forma, con la aplicación del circuito integrado como interruptor se obtiene la señal modulada ASK que evoluciona de la siguiente manera en la Figura 19:




Figura 18: Superposición de señal moduladora y portadora






Figura 19: Señal modulada ASK

5. Clave digital 8bits

La generación de la clave de 8 bits (señal V_4) se ha basado en la fuente de tensión en modo PWL permitiendo obtener una señal tipo escalón donde los 1 se representan con tensión de 5V y los 0 con tensión de 0V. De esta forma, podemos elegir la combinación de 0 y 1 mediante la configuración previa de dicha fuente de tensión. Cada bit se prolonga en el tiempo durante 5 ms.



```
PWL(0 0 4.9m 0 5m 5 14.9m 5 15m 0 19.9m 0 20m 5 24.9m 5 25m 0 29.9m 0 30m 5 34.9m 5 35m 0)
```

Figura 20: Configuración en LTSPICE modo PWL

A continuación, se muestra la clave de 8 bits: 01010100




Figura 21: Clave de 8 bits

6. Transformador

Los sistemas transmisor y receptor están conectados mediante un acoplamiento magnético con el uso de un transformador el cual se simula mediante dos bobinas en LTSPICE. Se trata de enviar la señal ASK (Vout) desde la salida del circuito integrado ADG1612 a la entrada del rectificador (Vo). En este caso, se ha decidido reducir la amplitud de la tensión en el 2º bobinado, pasando de 14V a 2V.




Figura 22: Circuito del transformador

Como ya se mencionó en el enunciado, el objetivo de este circuito es simular el transporte de información desde el transmisor al receptor. En la figura se observa como la tensión en el circuito primario y secundario, es decir, el envío de la señal desde la salida del ADG1612 a la entrada del rectificador se realiza sin pérdida de información, por lo que se mantiene con precisión la señal ASK. Dado que es un transformador reductor, la tensión del secundario adquiere un valor de 2V reduciendo la señal de 14 V de la señal ASK del transmisor.




Figura 23: Señales en el 1º y 2º bobinado

7. Rectificador de precisión (doble onda) + condensador de salida

El rectificador de precisión diseñado en primer lugar no contaba con los transistores bipolares npn y pnp. En ese caso, se observó que la corriente demandada por la carga (el condensador y la resistencia R14) era tan elevada que provocaba la saturación del operacional OP113. Por este motivo, se decidió incorporar los transistores bipolares npn y pnp con el objetivo de que aumentasen la corriente de salida del operacional OP113 y evitar así su saturación. Se han seleccionado los valores de las resistencias atendiendo al criterio recomendado en clase de usar resistencias del orden de $k\Omega$, por lo que se han diseñado $R_9=R_{10}=R_{13}=R=1\text{ k}\Omega$, y $R_{11}=R/2=500\Omega$.

En el caso de la capacidad del condensador, este valor se determinó mediante la prueba y error de estos valores, hasta que dimos con el valor que hace que el condensador responda correctamente, $C=750\text{ }\mu\text{F}$. Para valores inferiores a $750\mu\text{F}$, el condensador se descargaba muy rápidamente y hasta 0V , imposibilitando el correcto funcionamiento del comparador que se describirá más adelante; y para valores superiores, el condensador se carga y descarga muy lentamente debido a su alta capacidad. Es necesario, por tanto, un valor que permita que el comparador pueda determinar correctamente cuándo hay tensión y cuándo no de la manera más precisa posible.




Figura 24: Circuito del rectificador de precisión de doble onda

A continuación, se muestra la evolución de la tensión de salida $V(\text{sal})$ correspondiente a la salida del rectificador de doble onda, frente a la tensión de entrada $U_e = V_{\text{trafo}}$, asociada a la tensión obtenida en el transformador previamente descrito. Como se observa en el trazado verde, el proceso de carga y descarga del condensador es lo suficientemente rápido como para que exista una diferencia adecuada entre el valor medio de la tensión de la señal en las que hay pulsos y en las que no.




Figura 25: Evolución de las tensiones de entrada y salida en el rectificador de precisión

8. Amplificador de tensión

Como su nombre indica, el amplificador de tensión se encarga de amplificar el valor de la tensión de entrada. Para ello se ha utilizado una **Estructura No Inversora**, ya que al conectar la entrada al terminal $+$ del operacional no se produce un desfase entre la entrada y la salida que sí ocurriría al emplear una Estructura Inversora.




Figura 26: Circuito del amplificador de tensión

La señal amplificada se corresponde con el trazado azul, y se decidió de manera arbitraria triplicar el valor de la señal de entrada. Para ello, dado que la expresión que determina el valor de la tensión de salida es de la forma: $U_s = V_{sal} \cdot (1 + R_{20}/R_{19})$; se han elegido los valores de $R_{20} = 10k\Omega$ y $R_{19} = 5k\Omega$ (la mitad que R_{20}), de tal manera que la relación entre las tensiones de salida y entrada sea de 3. Vemos que, en efecto, se consigue el efecto deseado observando la Figura 27.




Figura 27: Evolución de la señal de entrada y la señal amplificada en el amplificador

Esta señal de salida U_s será la propia entrada del siguiente bloque, correspondiente al comparador.

9. Comparador

El objetivo de este bloque es recuperar la señal original de 8 bits que se había transmitido a partir de la salida del rectificador. Para ello es necesario realizar una comparación en los niveles de tensión de manera que sature la señal cuando el nivel pase un determinado valor y sea cero de lo contrario.

Existen componentes diseñados para este fin como por ejemplo el LT1017, el cual hemos empleado para nuestro circuito. Un ejemplo de esquema en el que se emplea este comparador es el mostrado en la Figura 28. En este caso la Salida tendrá el valor de V_{cc} cuando la señal de entrada A sea superior a la señal de entrada B y cero en caso contrario.




Figura 28: Esquema del circuito del comparador




Figura 29: Ejemplo de funcionamiento del comparador con señales de prueba

Aplicando este esquema a la señal de salida del rectificador, vemos que el valor de tensión necesario de referencia para realizar de manera correcta la comparación es de 0.8V. Dado que la señal de referencia del comparador debe ser exacta y no puede estar sometida a variaciones debido a picos de tensión provenientes de la fuente, es necesario hacer un circuito que permita obtener un valor de tensión constante.

El circuito empleado para ofrecer una señal exacta es el mostrado en la Figura 30, en donde el valor de la tensión Zener es de 6.2V. Las resistencias del divisor de tensión se han calculado para conseguir la tensión de salida deseada (0.8V). Además, se ha añadido un seguidor de tensión para evitar las posibles fluctuaciones en el valor debido al paso de la corriente por las resistencias.




Figura 30: Esquema de circuito de tensión de referencia

C. Funcionamiento del sistema completo

Una vez se han desarrollado cada uno de los bloques implicados en el diseño del dispositivo para la apertura y cierre de las puertas de un garaje o coche, se muestra el sistema completo en el que se pueden ver cómo se han acoplado estos bloques entre sí, así como que el funcionamiento del conjunto sea el adecuado.




Figura 31: Esquema del sistema completo

En la Figura 32 se muestra la comparación entre la clave digital de 8 bits (v4) y la tensión obtenida en el comparador (s_comp). El objetivo principal era recuperar la clave digital a la salida del receptor. Como se observa en dicha figura, ambas señales son muy similares, por lo que consideramos cumplido el objetivo del trabajo. La señal obtenida a partir del rectificador de precisión y del comparador es ligeramente más larga que la clave digital, probablemente debido al funcionamiento no ideal de los elementos utilizados.




Figura 32: Comparación entre la señal digital de 8 bits y la obtenida en el comparador