1930 THE THE PROPERTY OF THE P

МИНОБРНАУКИ РОССИИ

федеральное государственное бюджетное образовательное учреждение высшего образования

«Национальный исследовательский университет «МЭИ»

Институт	ЕЧИ	
Кафедра	ЭиН	

ВЫПУСКНАЯКВАЛИФИКАЦИОННАЯ РАБОТА (МАГИСТЕРСКАЯ ДИССЕРТАЦИЯ)

Направлени	ие 11.	11.04.04 Электроника и наноэлектроника					
		(код и наименование)					
Образовате	льная						
программа		Твердотельн	ая микро- и н	аноэлектроника			
Фотого объ							
Форма обуч	ения	(ourned/on	ОЧНАЯ но-заочная/заочна	·a)			
17		`					
-	-	-	•	го устройства для			
Тема:	A	ЦП и Фурье про	еобразования				
-							
Студент	ЭР-05м-21		-	аринин Н.С.			
	группа	подпись	фам	илия и инициалы			
Руководите	ЛЬ						
ВКР	к.т.н.	доцент		Мирошников Б.Н.			
	уч. степень	должность	подпись	фамилия и инициалы			
Консультан	IT						
	уч. степень	должность	подпись	фамилия и инициалы			
Внешний							
консультан	T						
V	уч. степень	должность	подпись	фамилия и инициалы			
D 7		организация					
	ущена к защит	e»	-				
Заведующи	Й			Мирошникова			
кафедрой	д.т.н.	профессор		И.Н.			
	уч. степень	звание	подпись	фамилия и инициалы			
			Дата				
			дата				

Москва, 2023



МИНОБРНАУКИ РОССИИ

федеральное государственное бюджетное образовательное учреждение высшего образования

«Национальный исследовательский университет «МЭИ»

Институт	ЕЧИ	
Кафедра	ЭиН	

ЗАДАНИЕ НА ВЫПУСКНУЮ КВАЛИФИКАЦИОННУЮ РАБОТУ (МАГИСТЕРСКУЮ ДИССЕРТАЦИЮ)

Направл	ение 11.	11.04.04 Электроника и наноэлектроника				
	"	(код и наименование)				
Образова	тельная					
программ	ма	Твердотельн	ная микро- и	наноэлектроника		
Форма об	бучения		очная			
		(очная/о	чно-заочная/заоч	ная)		
	Проектирование и	моделирование	з малошумяц	цего устройства для		
Тема:	• •	ЦП и Фурье пр	•	• •		
-		, ,,				
Студент	ЭР-05м-21		\mathbf{N}	Г аринин Н.С.		
	группа	подпись	фа	милия и инициалы		
Руководи	ІТ ЕЛЬ					
ВКР	к.т.н.	доцент		Мирошников Б.Н.		
	уч. степень	должность	подпись	фамилия и инициалы		
Консульт				·		
	уч. степень	должность	подпись	фамилия и инициалы		
Внешний	Í					
консульт	ант					
	уч. степень	должность	подпись	фамилия и инициалы		
		организация				
Заведуюі	ций					
кафедрой		профессор		Мирошникова И.Н.		
	уч. степень	звание	подпись	фамилия и инициалы		
Место вь	полнения работы	ΦΓ	БОУ ВО «Н	ИУ «МЭИ»		

1.000снование выобра темы выпуски	ои квалификационной рассты
Тема была выбрана исходя из личного	
алгоритмов цифровой обработки сигна	
Фурье преобразования. А также в целях	х общего развития навыков
описания цифровой аппаратуры и вери	фикации цифровых схем.
Научный руководитель	дата
Студент	
2.Консультации по разделу	
Подпись консультанта	дата
3 Канауль танин на разлалу	
3.Консультации по разделу	
Полпись консультанта	лятя

4. План выполнения выпускной квалификационной работы

№ п\п	Содержание разделов	Срок выпол- нения	Трудоём- кость, %
I.	Теоретическая часть	c	20
		16.02	
		по	
		16.03	
II.	Экспериментальная часть	c	70
		16.03	
		по	
		16.04	
III.	Публикации		
IV.	Оформление диссертации	c	10
	- I -L	16.05	- •
		ПО	
		16.06	
		10.00	

5. Рекомендуемая литература				

Примечания:

- 1. Задание брошюруется вместе с выпускной работой после титульного листа (страницы задания имеют номера 2, 3, 4, 5).
- 2. Отзыв руководителя, рецензия(и), отчет о проверке на объем заимствований и согласие студента на размещение работы в открытом доступе вкладываются в конверт (файловую папку) под обложкой работы.

1. Аннотация

Для решения задачи получения спектральной плотности мощности шума фоторезистора была изучена методика измерения шума, спроектирован АЦП последовательного приближения и спроектирована цифровая схема Фурье преобразования на основе метода Гёрцеля.

Также цифровая схема Фурье преобразования имеет регистровую модель для более широкого спектра измерений.

Также для связи с внешним устройством управления, в цифровой схеме встроен SPI интерфейс.

2. Сокращения

СПМШ - спектральная плотность мощности шума

ФР – фоторезист

ПЛИС – программируема логическая интегральная схема

АЦП – аналого-цифровой преобразователь

SPI – Serial Peripheral Interface, последовательный периферийный интерфейс

LVDS — low-voltage differential signaling, низковольтная дифференциальная передача сигналов

AXI – Advanced eXtensible Interfac, расширенный расширяемый интерфейс

3. Оглавление

1.	Аннотация	6
2.	Сокращения	7
3.	Оглавление	8
4.	Введение	9
5.	Литературный обзор	10
5.	1. Типы шумов и их природа	10
5.	2. Метод измерения шума	16
5	3. Установка измерения шума	20
5.	4. АЦП	22
5	5. Преобразование Фурье	24
6.	Разработка схемы	27
6.	1. АЦП	28
6.	2. LVDS	30
6.	3. Модуль Фурье преобразования	32
6.	4. Тестирование модуля Фурье преобразования	58
7.	Заключение	59
8.	Приложение 1	60
9.	Приложение 2	61
9.	1. Тест модуля Фурье преобразования	61
9.	2. Описание SPI интерфейса для тестирования	67
9.	3. Результаты моделирования	70
10.	Приложение 3	77
10).1. АЦП	77
10	0.2. LVDS	83
10	0.3. Модуль преобразования Фурье	84
11	Список питературы	120

4. Введение

Данная работа относится к области цифровой схемотехники, цифровой обработке сигналов. А именно рассматривается метод цифрового Фурье преобразования.

В качестве основной задачи необходимо перевести данные полученные при измерении сигнала шума фоторезистора из временной области в частотную. Для этого необходимо провести измерение шума, оцифровать полученные данные, преобразовать одним из методов Фурье преобразования и передать полученные данные на персональный компьютер для последующего анализа и использования.

Для решения этой задачи была изучена методика измерения шума, спроектирован АЦП последовательного приближения и спроектирована цифровая схема Фурье преобразования на основе метода Гёрцеля.

Главной особенностью метода Гёрцеля является то, что вычисления могут производиться по мере поступления входных данных, что является довольно привлекательным в связке с АЦП, с которого поступают данные.

Для связи с внешним устройством управления, в нашем случае это персональный компьютер, в цифровой схеме встроен SPI интерфейс.

5. Литературный обзор

5.1. Типы шумов и их природа

Шум напряжения и тока - это важная характеристика фотоприемника, которая определяет пороговую чувствительность, то есть минимальный полезный сигнал который можно различить. Шум проявляется в виде случайных флуктуаций напряжения или тока на клеммах прибора.

Выделяют несколько групп шума. Шум бывает радиационным (внешний) - флуктуации потока излучения, падающего на фотоприемник и приводящие к флуктуациям напряжения. Шум этого вида не может быть полностью исключен, но можно использовать оптимальную конструкцию оптической системы и фотоприемника для минимизации его влияния. Внешний шум в идеальных условиях, то есть при отсутствии внутреннего шума является единственным пределом для фотоприёмника. Но реальный шум в большинстве случаев значительно превосходит внешний шум. [1]

Спектральная плотность внешнего шума равна:

$$P(f) = 2J \cdot \frac{\exp(h\nu/kT)}{\exp(h\nu/kT) - 1}$$

Внутренний шум – это шум возникающий в фотоприёмнике в результате случайных, флуктакционных физических процессах. Для фоторезисторных фотоприемников выделяют следующие виды шумов:

- шум типа 1/f^α
- тепловой шум
- генерационно-рекомбинационный

Также сущёствует дробовой (барьерный) шум, но он в основном проявляется в фотодиодах. В фоторезистах он может проявиться только в случае плохих контактов.

Для характеристики шума используют среднеквадратичное значение, то есть его мощность. Под спектральной плотностью мощности шума (СПМШ) понимают следующую величину:

$$P_{U}(f) = \frac{\overline{U^{2}(f)}}{\Delta f}, \Delta f \to 0$$

 $\overline{U^2(f)}$ - Фурье-образ временных флуктуаций напряжения:

$$\overline{U^2(f)} = F(\omega; t)\overline{U^2(t)}$$

Различные виду шумов имеют свою различную природу происхождения, что отражается на СПМШ. Таким образом, исследуя СПМШ в различных условиях (температура, освещенность и так далее), можно делать выводы о природе шума и методах его уменьшения [1].

Общий спектр плотности мощности шума следующий:

$$P_U(f) = \frac{\overline{U_{\text{iii}}^2}}{\Delta f} = \frac{A \cdot U_{\text{\PhiP}}^2}{f^{\alpha} \cdot V} + \frac{4U_{\text{\PhiP}}^2 \overline{\Delta p^2}}{p^2 \cdot V} \cdot \frac{\tau}{1 + (2\pi \cdot f)^2 \tau^2} + 4kT_d R$$

На рисунке 1 приведен классический вид спектра плотности мощности шума фотоприемника.




Рисунок 1 Структура спектра плотности мощности шума фотоприемника

Получив СПМШ определённого фотоприемника, можно выбрать оптимальную частоту модуляции сигнала и полосу пропускания системы, чтобы минимизировать влияние шума на чувствительность прибора.

5.1.1. Тепловой шум

Тепловой шум или шум Джонсона-Найквиста является результатом флуктуации проводимости в материалах, вызванных случайными изменениями скорости свободных носителей заряда. Это приводит к появлению случайных микроскопических диффузионных токов, которые вызывают флуктуацию тока в системе и флуктуацию напряжения на электрических контактах [1].

Спектр плотности мощности этого шума может быть определен с помощью формулы Найквиста:

$$P_u(f) = \frac{\overline{U_{\text{III}}^2}}{\Delta f} = 4kT_dR$$

 U_{III} – среднеквадратическое значение напряжения шума

 Δf — полоса пропускания измерительного тракта

 T_d — рабочая температура $\Phi \mathrm{P}$

R — электрическое сопротивление ΦP

5.1.2. Генерационно-рекомбинационный шум

В среднем диапазоне частот можно выделить участок «белого» шума, который не зависит от частоты. Это – генерационно-рекомбинационный шум.

Генерационно-рекомбинационный возникает из-за случайных флуктуаций скоростей генерации и рекомбинации носителей заряда, вызванных различными причинами, такими как неоднородности в структуре материала. Что приводит к флуктуации плотности заряда и появлении шума.

Этот тип шума может проявляться как при генерации через запрещенную зону материала, так и через разрешенные уровни в запрещенной зоне, обусловленные дефектами структуры, то есть через ловушки. Генерационно-рекомбинационный шум на ловушечных центрах является наиболее распространенным типом шума в полупроводниках так требует генерационно-рекомбинационных как меньше энергии ДЛЯ процессов. Шум же при генерации через запрещённую зону существенен в материалов узкой запрещенной зоной основном ДЛЯ c концентрацией дефектов, образующих разрешенные уровни в запрещенной зоне [1].

Он может проявляться по-разному, в зависимости от внешних условий, таких как температура, внешнее электрическое поле, концентрация носителей заряда и других параметрах влияющих на процессы генерации. Данный шум не наблюдается при малом времени жизни носителей заряда.

$$P_u(f) = \frac{4U_{\Phi P}^2}{V} \cdot \frac{(b+1)^2}{(bn+p)} \cdot \frac{np}{n+p} \cdot \frac{\tau}{1+\omega^2 \tau^2}$$

 $V = A_{
m e \varphi \varphi} \cdot d$ — объём полупроводникового слоя

п, р – концентрация электронов и дырок

5.1.3. Фликкер-шум

Фликкер-шум проявляется при низких частотах и имеет обратную зависимость от частоты:

$$P_{u}(f) = \frac{\overline{U_{u}^{2}}}{\Delta f} = \frac{AU_{\Phi P}^{2}}{f^{\alpha}}$$

A и α — коэффициенты, зависящие от многих факторов параметра A, показателя степени α и частоты перехода шума $\frac{1}{f^{\alpha}}$ в «белый» шум. Параметр A варьируется от $2\cdot 10$ -6 до $5\cdot 10$ -2; значение α — от 0,5 до 3 [1].

Данный тип шума сильно зависит от условий окружающей среды, но при этом слабо зависит от температуры. Фликкер-шум имеет важное значение для полупроводников с малым объемом или для тонкослойных полупроводников.

Есть четыре теории происхождения этих шумов: контактная теория, теория модуляции проводимости полупроводника, теория флуктуации концентрации носителей и теория флуктуации подвижности носителей.

Модель флуктуации концентрации носителей, предложенная Мак-Уортером, объясняет шум $1/f^{\alpha}$ флуктуациями числа носителей заряда в результате захвата части носителей «глубоко лежащими ловушками», которые могут находиться в слое над поверхностью полупроводника.

Захват носителей ловушками имеет два следствия. Захват вызывает непосредственное изменение числа свободных носителей основного типа, имеющихся в данном образце. И происходит косвенное изменение числа носителей в образце. Изменение заполнения поверхностных ловушек влияет на генерацию неосновных носителей в центрах быстрой рекомбинации вблизи поверхности.

Данная теория объясняет также сильное влияние на величину шума окружающей среды, которая влияет на состояние поверхности. Альтернативная модель флуктуации подвижности носителей Хоухе не связана с поверхностными явлениями, а определяется только рассеянием носителей на акустических фононах.

Формула для расчёта частотной характеристики шума из теории Хоухе:

$$P_i(f) = \frac{\alpha_H I_{\rm H}^2}{N \cdot f^{\alpha}}$$

 $N = V \cdot n$ – число носителей заряда

V — объем исследуемого образца

n — концентрация носителей

 α_H – постоянная Хоухе.

5.2. Метод измерения шума

Шум фотоприемников (напряжение или ток) измеряют, используя либо узкополосные усилители с полосой пропускания Δf , либо метод дискретных измерений шумового аналогового сигнала с последующей математической обработкой по алгоритму преобразования Фурье для получения частотного спектра мощности шума.

Точные значения условий измерения, а также схемы измерений были взяты из ГОСТа [5].

Измерение следует проводить на установке, структурная схема которой приведена на рисунке 2.

Конструкция измерительной установки должна исключать влияние рассеянного света и посторонних источников излучения на результаты измерений.




Рисунок 2 1 - источник излучения; 2 - модулятор; 3 - испытуемый фотоприёмник; 4 - усилительное устройство; 5 - регистрирующий прибор; 6 - источник питания фотоприёмника

При выборе источника излучения рекомендуется применять лампу накаливания типа при цветовой температуре $2856 \pm 100 \ \mathrm{K}$

В качестве источников излучения рекомендуется использовать полупроводниковые лазерные диоды или светодиоды, нестабильность выходной мощности которых не должна выходить за пределы интервала $\pm 5\%$ за время измерений.

В состав источников излучения для ослабления потока излучения или для увеличения плотности мощности могут входить ослабители (аттенюаторы), зеркала, линзы, объективы и другие оптические элементы. Влияние оптических элементов не должно учитываться, если они изменяют

коэффициент использования излучения за счет изменения его спектрального состава не более чем на 2%. Под коэффициентом использования излучения следует понимать

$$\varphi = \frac{\int_0^\infty S_{\text{OTH}}(\lambda) r_{\lambda} d\lambda}{\int_0^\infty r_{\lambda} d\lambda}$$

где $S_{\text{отн}}(\lambda)$ - относительная спектральная характеристика чувствительности фотоприёмника.

 r_{λ} - спектральная плотность потока излучения.

Максимальное значение потока излучения, падающего на фотоприёмник, должно выбираться из условия работы фотоприёмника на линейном участке его энергетической характеристики.

Частота модуляции должна быть 800 ± 12 Гц. Конструкция модулятора должна быть такой, чтобы закон изменения потока излучения приближался к синусоидальному. Нестабильность частоты модуляции не должна выходить за пределы интервала $\pm 1,5\%$.

Тип усилительного устройства должен выбираться в зависимости от требований к частоте и форме модуляции потока излучения, уровня регистрируемого сигнала, вида измеряемого параметра. В зависимости от этих требований в состав усилительного устройства могут входить селективные и широкополосные усилители, а также регистрирующие приборы.

Измерители тока и напряжения должны обеспечивать измерение, погрешность которых не должна выходить за пределы $\pm 3\%$. Полоса пропускания таких приборов при измерении напряжения (тока) шума должна не менее чем в десять раз превышать эквивалентную шумовую полосу измерительной цепи.

Источник питания фотоприёмника должен обеспечивать установление напряжения питания фотоприёмника с погрешностью, которая не должна выходить за пределы интервала $\pm 3\%$.

Коэффициент пульсации должен находиться в пределах $\pm 10\%$ и не оказывать влияние на результат измерения параметров фотоприёмника.

Климатические условия проведения измерений Климатические условия окружающей среды, в которых проводят измерение, должны соответствовать следующим требованиям, если иные не оговорены в технических условиях на фотоприёмник конкретного типа:

температура, °C 20±5 относительная влажность, % 65±15 атмосферное давление, кПа 100±4

К испытуемому фотоприёмнику подключают сопротивление нагрузки. Устанавливают режим питания на фотоприёмник и регистрируют значение напряжения шума по показаниям регистрирующего измерительного прибора. Продолжительность измерения и значения напряжения шума следует регистрировать по максимальным повторяющимся показаниям прибора за время не менее 10 с.

Если напряжение шума близки к напряжению шума измерительной установки, то сначала необходимо зарегистрировать напряжение шума без подачи напряжения на фотоприёмник, затем суммарное напряжение шума при подаче на него напряжения.

Напряжение шума в вольтах следует вычислять по формуле:

$$U_{\text{III}} = \sqrt{U_{\text{III}2}^2 - U_{\text{III}1}^2}$$

где U_{m2} - суммарное напряжение шума при подаче напряжения, питания фотоприёмника.

 $U_{
m m1}$ - напряжение шума без подачи напряжения питания фотоприёмника.

Если в состав измерительной установки входит преобразователь токнапряжение, то сначала необходимо измерить ток без подключения фотоприёмника, а затем ток с подключенным фотоприёмником. На испытуемый фотоприёмник подают модулированный поток излучения и регистрируют напряжение фотосигнала по показаниям регистрирующего прибора.

5.3. Установка измерения шума

Основными измерительными стендами ДЛЯ измерения фотоэлектрических параметров И оценки качества промышленных фоторезисторов в России являются две установки: К54.410, разработанная НПО «Орион» и изготовленная на заводе «Кварц» и изготовленная на заводе «Сапфир» установка ИФР-3. Обе установки позволяют определить значение напряжения сигнала и шума на разных частотах (установка К54.410 на частотах 400, 800 и 1200 Гц, а установка ИФР-3 на частотах 800 и 2000 Гц). Структурная схема установок показана на рисунке 3.




Рисунок 3 Структурная схема установки для измерения параметров ФЧЭ

В состав блока излучателя (БИ) входят: источник излучения — абсолютно чёрное тело (АЧТ) с подключенными к нему контактным термометром и блоком питания (БП1), благодаря которым осуществляется точная настройка температуры АЧТ; модулятор излучения — перфорированный диск, вращающийся с фиксированной частотой (в зависимости от модели она варьируется от 400 до 2000 Гц); заслонка, которая перекрывает поток излучения во время измерения шумового сигнала на ФП.

В состав измерительного блока (ИБ) входит: БПУ – блок предварительного усиления; БП2 – блок питания измерительной части

установки; $ИУ - измерительный усилитель; <math>OCЦ - осциллограф; B - вольтметр; <math>\Phi\Pi - \phi$ отоприемник, в специальном металлическом корпусе.

При измерении параметров фоточувствительного элемента в качестве источника излучения обычно используется модель абсолютно черного тела (АЧТ), представляющая собой изотермическую замкнутую полость с площадью отверстия много меньше внутренней поверхности полости.

Излучение, соответствующее заданной температуре АЧТ, проходит через модулятор и при открытой заслонке попадает на фоточувствительную площадку образца. При этом происходит изменение концентрации носителей заряда, изменяется проводимость фоточувствительного слоя. Это изменение проводимости фиксируется как изменение напряжения, падающего на нагрузочном сопротивлении, включенном последовательно с ФР.

Действующее значение изменения напряжения измеряется с помощью встроенного вольтметра, форма сигнала контролируется осциллографом.

Измерение шумовых характеристик идентично измерению параметров сигнала, за исключением положения заслонки, установленной после диафрагмы модулятора. Для снятия шумовых характеристик она закрыта и тем самым перекрывает поток излучения от АЧТ.

Измерив напряжение шума, усиленный и отфильтрованный сигнал поступает на 8-ти разрядный АЦП последовательного типа.

Процесс измерения заключается в последовательной регистрации и запоминании шумовых сигналов через интервал времени. Далее спектр плотности мощности шума вычисляется по алгоритму преобразования Фурье.

5.4. АЦП

ΑЦП Существуют встроенные В микроконтроллеры, ПЛИСы, системы-на-кристалле, ΑЦП микропроцессоры, последовательного приближения (SAR) другие. Конвейерные АЦП используются в тех приложениях где требуется высочайшая скорость выборок. Диапазон скоростей выборок АЦП лежит в пределах от 10 выб/с до свыше 10 Гвыб/с. Разрядность от 8 до 32 бит. На рисунке 4 приведено примерное сравнение трёх самых распространенных типов АЦП.




Рисунок 4 Соответствие скорости преобразования и разрешающей способности для трех основных типов интегральных аналого-цифровых преобразователей

АЦП последовательного приближения имеет разрядность данных, как правило, в пределах 6...8 до 20 бит, скорость же — от нескольких Квыб/с до 10 Мвыб/с. SAR АЦП подходит для приложений со средним диапазоном скоростей.

АЦП последовательного приближения показан рисунке 5 и работает по принципу весов. В роли неизвестного веса выступает входной сигнал $U_{\text{вх}}$, из которого происходит выборка и хранение значений напряжения. Для этого это напряжение сравнивается эталонным напряжением полученного с ЦАП из цифрового начального кода с помощью компаратора. В случае несовпадения напряжений, эталонное напряжение с помощью регистра последовательного приближения изменяется на половину своего предыдущего значения, за счёт изменения цифрового кода с которого оно

получено. С каждой итерацией точность будет увеличиваться пока цифровой код не исчерпает свою размерность и не будет получена выборка. Итоговый код запишется в выходной регистр и будет передан в данном проекте на LVDS драйвер для передачи в цифровую схему на ПЛИС. Весь необходимый контроль производится с помощью схемы управления.




Рисунок 5 АЦП последовательного приближения

Реализация данной схемы представлена в приложении 3 на рисунках 28-32. Работа схемы представлена на рисунках 33-34.

5.5. Преобразование Фурье

Преобразование Фурье — операция, сопоставляющая одной функции вещественной переменной другую функцию вещественной переменной. Эта новая функция описывает коэффициенты амплитуды при разложении исходной функции на элементарные составляющие — гармонические колебания с разными частотами.

$$f(\omega) = \frac{1}{\sqrt{2\pi}} \int_{-\infty}^{\infty} f(x) e^{-ix\omega} dx$$

То есть данное преобразование раскладывает исходный сигнал на гармонические функции с разными частотами.

По полученным частотам далее можно построить спектральную характеристику входного сигнала и далее в отдельных случаях построить и спектральную характеристику мощности. В нашем случае СПМШ фоторезиста.

На рисунке 6 примерно представлено примерный принцип преобразования временного сигнала в частотный.




Рисунок 6 Входной сигнал слева, преобразованный через Фурье справа

Для цифровой схемотехники применяют дискретное преобразование Фурье:

$$M(f) = \frac{1}{N} \sum_{k=0}^{N-1} g(t_k) \cdot [\cos(2\pi f t_k) + i \cdot \sin(2\pi f t_k)],$$

Где $g(t_k)$ – входной дискретный сигнал (шум фоторезиста)

N- количество значений входного дискретного сигнала

 t_k - k-ое время дискретного сигнала

$$f = 0, 1, ... N$$
 - частота

Данное преобразование, то есть нахождение M(f) из g(t) можно представить как вычисление среднего значения (центра масс) всех элементов дискретного сигнала на комплексной плоскости при текущей f.

Если f не совпадает с частотой сигнала, то среднее значение на комплексной плоскости будет равно нулю. И на спектральной характеристике при текущей f будет ноль. Если f совпадает с частотой сигнала, то среднее значение на комплексной плоскости не будет равно нулю. И на спектральной характеристике при текущей f будет пик.

В нашем случае дискретный сигнал будет сигналом с АЦП. Данные с АЦП будут поступать последовательно по мере их оцифровки.

В самом простом случае поступивший код $g(t_k)$ должен будет затем умножен на поворотные коэффициент:

$$[cos(2\pi f t_k) + i \cdot sin(2\pi f t_k)]$$

После ожидать появления нового оцифрованного кода. Новый код также умножается на коэффициент, и далее суммируется с предыдущим значением.

Так продолжается до получения необходимого количества значений. После модуль суммы делится на N для получения среднего значения.

Таким образом, простейший алгоритм следующий:

- Приём оцифрованного кода с АЦП
- Вычисление $cos(2\pi ft_k)$ и $sin(2\pi ft_k)$
- Умножение кода на комплексные коэффициенты
- Сложение с предыдущим значением
- Вычисление модуля
- Деление для получения среднего

Для всего этого потребуется N операций вычисления cos, sin, умножения для вычисления одной частоты. Что довольно затратно. Поэтому для

вычислений спектра будет использоваться алгоритм Герцеля. Данный алгоритм позволяет вычислить значения для отдельного набора частот, но с меньшими вычислительными затратами.

Учитывая, что СПМШ фоторезиста обычно строится в логарифмическом масштабе, в нашем случае от 1 Гц до 100 КГц. То для построения графика можно использовать соответствующие частоты 1, 10, 100...100000.

То есть, понадобится 7 вычислений или для большей точности провести вычисление ещё и промежуточных значений. Тогда понадобится 13 вычислений частот.

Также для облегчения вычислений можно заранее определиться с числом измерений, то есть с частотой выборки. В данном случае она должна составлять как минимум 200 КВыб/с для оцифровки сигнала частотой в 100 КГц. Таким образом, время одной выборки - $\Delta t = 0.5$ мкс.

Далее полученные данные будут переданы в графическую систему отображения информации для построения графика.

6. Разработка схемы

Для решения поставленной задачи был разработан проект, структура которго выглядит следующим образом:

- АЦП
 - о АЦП
 - o LVDS
- FourierTransform
 - o resync_nrst
 - o resync_data
 - o spi2axi_wrap
 - o HerzelRegs
 - o div_all
 - o Angel
 - o Cordic
 - o DataScale
 - o Herzel

6.1. АЦП

Полученная частота выборки может быть более 200 КГц, чего достаточно для оцифровки шумов фоторезиста частотой 100 КГц.

Разрядность — 8 бит, но может быть легко масштабирована добавлением новых триггеров.

Схема моделировалось с учётом задержек логических элементов. А также с применением библиотечных реально существующих моделей операционного усилителя (AD8045) и компаратора (MAX9010).

Моделирование проводилось в МісгоСар.

Интерфейс модуля представлен в таблице 1.

Таблица 1 Описание сигналов АЦП

Название	Тип	Разрядность	Описание
ANALOG	ВХОД	[0]	Аналоговый сигнал который необходимо оцифровать
CLK	ВХОД	[0]	Тактовый сигнал
START	ВХОД	[0]	Сигнал запуска преобразования
RESET	ВХОД	[0]	Сигнал сброса
VALID	выход	[0]	Готовность данных
ADC_Q	выход	[7:0]	Выходной цифровой код

Предварительно произведя инициализацию всех триггеров с помощью RESET, преобразование начинается с приходом импульса на START.

Сигнал ANALOG сравнивается с начальным значением напряжения с ЦАП на компараторе как показано на рисунке 5. Начальное значение напряжения равняется половине максимального напряжения. Максимальное напряжение в свою очередь регулируется резисторами ЦАП.

В зависимости от результата текущий выбранный с помощью сдвигового регистра бит меняется или нет на схеме последовательного приближения.

Изменённый или нет, код поступает на ЦАП и снова сравнивается с входным сигналом.

Так продолжается пока не будут пройдены все биты. После полученный код запишется в выходные регистры и поступит на выходы ADC_Q.

Также установится сигнал VALID, говорящий о готовности передачи оцифрованных данных.

Далее начнётся оцифровка нового значения.

6.2. LVDS

Интерфейс LVDS широко применяется для высокоскоростной передачи данных и распределения тактовых сигналов по соединительным линиям, кабелям и межплатным соединениям и других соединениях.

Интерфейс LVDS обладает следующими достоинствами:

- Скорость передачи до 1 Гбит/с и выше.
- Пониженный уровень электромагнитных излучений.
- Повышенная устойчивость к шуму.
- Низкое энергопотребление.

В LVDS одна сигнальная линия является неинвертирующей (то есть при передаче логической единицы на ней устанавливается высокий уровень напряжения, a при передаче логического нуля низкий инвертирующей (то напряжения), a другая ЛИНИЯ есть передаваемый по ней, является комплементарным по отношению к сигналу в неинвертирующей линии). Разность напряжений между двумя сигнальными линиями называется дифференциальным напряжением — VOD. Сигнал в каждой из двух сигнальных линий имеет максимальный размах |VOD| и центрирован относительно синфазного напряжения VOC. Стандартные значения этих напряжений показаны на рисунке 7.




Рисунок 7 Уровни сигналов в LVDS и M-LVDS

Выходные данные с АЦП поступают на вход LVDS драйвера и далее по дифференциальной линии на вход ПЛИС. Большинство плат поддерживают стандарт входа LVDS, необходимо только в файле с ограничениями (constraints.xdc) указать необходимый стандарт у соответствующего порта. А также добавить входные дифференциальные буферы (IBUFDS) в Verilog дизайне, чтобы плата смогла правильно всё развести.

Данные LVDS драйверы устанавливаются для каждого бита выходного кода АЦП и параллельно передаются на ПЛИС. Общая схема данного соединения показана на рисунке 8. Терминирующий резистор R_T имеет номинал в 100 Ом и необходим для согласования.



Рисунок 8 Канал связи между приёмником и передатчиком

Схема драйвера LVDS и его моделирования показанна на рисунках 35-36.

6.3. Модуль Фурье преобразования

Данный модуль назван FourierTransform и является главным уровнем всего RTL дизайна. Интерфейс модуля представлен в таблице 2.

Таблица 2 Интерфейс модуля FourierTransform

Название	Тип	Разрядность	Описание
rstn	ВХОД	[0]	Сигнал сброса
clk	ВХОД	[0]	Тактовый сигнал
spi_sck	ВХОД	[0]	Тактовый сигнал SPI
spi_ss_n	ВХОД	[0]	Разрешение приёма/передачи данных SPI
spi_mosi	ВХОД	[0]	Данные от ведущего
spi_miso	выход	[0]	Данные от ведомого
enable_p enable_n	ВХОД	[0]	Разрешение приёма данных
sample_p sample_n	вход	[7:0]	Входной цифровой код

Модуль включает в себя следующие подмодули:

- o resync_nrst
- o resync_data
- o spi2axi_wrap
- o HerzelRegs
- o div_all
- o Angel
- o Cordic
- DataScale
- o Herzel

Упрощённая стректурная схема модуля FourierTransform показана на рисунке 9.




Рисунок 9 Структурная схема модуля FourierTransform

Для управления модулем предусмотрен SPI интерфейс.

Также содуль имеет следующие входные параметры:

NF – количество частот для вычисления.

DW – разрядность умножителя в модуле Herzel.

В параметре необходимо использовать 32 или 64 бита. При других разрядностях модуль не проверялся.

Соответствующие сигналы SPI интерфейса поступают на модуль spi2axi для преобразования SPI транзакции в AXI-lite транзакции, которые в свою очередь идут на модуль HerzelRegs для дешифрации и записи/считывания соответствующих регистров.

Карта памяти главного уровня представлена в таблице 3.

Таблица 3 Карта памяти модуля FourierTransform

Адрес	Тип	Сброс	Название	Описание
0x00	RW	0x29042023	VERSION	Версия модуля

Адрес	Тип	Сброс	Название	Описание
0x04	RW	0xF0F0F0F0	DEBUG	Тестовый регистр
0x0C	RW	0x000186A0	NUM_SAMP	Количество выборок для измерения
0x10	RW	0x00030D40	SAMP_FREQ	Частота выборки
0x14	RW	0x0	EN_CORDIC	Разрешение начала вычисления поворотных коэффициентов
0x18	R	0x0	STATUS	Регистр с информацией о стадиях вычисления: 0 бит — вычислены углы в Angel 1 бит — вычислены коэффициенты в Cordic 2 бит — вычислены данные по каждому модулю Herzel
0x1C	RW	0x0	RESET_ALL	Сброс всех модулей кроме регистров для нового расчёта
0x20	RW	0x0	RESET_H	Сброс только модуля Herzel для нового расчёта
от 0x10000000 до 0x1000000 + 0x4 * NF	RW	0x0	FREQ	Частота. Число регистров и соответственно число частот для расчёта задаётся параметром NF главного модуля.
от 0x20000000 до 0x2000000 + 0x4 * NF	RW	0x0	DATA	Рассчитанные данные для частот.

RW — регистр для записи и чтения.

R- регистр тольео для чтения.

Для начала работы сначала необходимо записать в регистры FREQ_1-FREQ_NF необходимые значения частот. А также если необходимо записать в регистры NUM_SAMP, SAMP_FREQ число выборок, которые будут считаны с АЦП и частоту с которой эти выборки будут производиться. Далее необходимо записать в EN_CORDIC 0x1 для запуска вычисления поворотных коэффициентов. После того как коэффициенты будут вычислены в регистре STATUS выставятся соответствующие биты (0 и 1 биты) и с регистра будет считываться 0x3.

После считывания 0х3 с регистра STATUS можно будет начинать отправлять действительные данные выборок с АЦП, используя sample_p, sample_n, enable_p, enable_n порты. Полученные данные, пройдя несколько вспомогательных модулей, будут последовательно поступать на модуль Herzel для расчёта. После прихода необходимого количества данных и завершения вычислений в бите 2 регистра STATUS установятся 1, после чего можно будет считывать данные с регистров DATA_1- DATA_NF.

6.3.1. IBUFDS

Bходы sample_p, sample_n, enable_p, enable_n являются дифференциальными и для их преобразования в обычные сигналы используются специальный модуль IBUFDS.

Интерфейс модуля представлен в таблице 4.

Таблица 4 Интерфейс модуля IBUFDS

Название	Тип	Разрядность	Описание
I	ВХОД	[0]	Положительный вход дифференциального сигнала
IB	ВХОД	[0]	Отрицательный вход дифференциального сигнала
О	выход	[0]	Выходной цифровой сигнал

Данный модуль является библиотечным элементом и необходим для синтеза, но не моделирования.

Данный модуль является одним из требований для приёма ПЛИС LVDS сигнала. Одновременно с его установкой, в файле с ограничениями необходимо указать необходимый стандарт принимаемого сигнала:

```
set_property -dict {IOSTANDARD LVDS PACKAGE_PIN ???} [get_ports enable_p]
set_property -dict {IOSTANDARD LVDS PACKAGE_PIN ???} [get_ports enable_n]
set_property -dict {IOSTANDARD LVDS PACKAGE_PIN ???} [get_ports sample_n[i]]
```

И так далее для каждого дифференциального сигнала.

При этом, стоит отметить, что данный модуль может не использоваться в определённых программах синтеза.

6.3.2. resync_nrst

Данный модуль просто пересинхронизирует входной сигнал сброса для безопасной инициализации схемы.

Интерфейс модуля представлен в таблице 5.

Таблица 5 Интерфейс модуля resync_nrst

Название	Тип	Разрядность	Описание
clk	ВХОД	[0]	Тактовый сигнал
rstn_i	ВХОД	[0]	Асинхронный сброс
rstn_o	выход	[0]	Синхронный сброс

6.3.3. resync_data

Данный модуль просто пересинхронизирует входной сигнал данных.

Делается это из-за того, что данные выходящие с АЦП и данные обрабатываемые в цифровой схеме находятся в асинхронных тактовых доменах.

Интерфейс модуля представлен в таблице 6.

Таблица 6 Интерфейс модуля resync_data

Название	Тип	Разрядность	Описание
rstn	ВХОД	[0]	Сброс
clk	ВХОД	[0]	Тактовый сигнал
data_i	ВХОД	[DW-1:0]	Асинхронные данные
data_o	выход	[DW-1:0]	Синхронные данные

Параметр DW – ширина пересинхронизируемых данных.

6.3.4. spi2axi

Данный модуль преобразует SPI транзакции в AXI-lite транзакции. Интерфейс модуля представлен в таблице 7.

Таблица 7 Интерфейс модуля resync_data

Название	Тип	Разрядность	Описание
axi_arstn_i	ВХОД	[0]	Сброс
axi_aclk_i	ВХОД	[0]	Тактовый сигнал
spi_sck_i	ВХОД	[0]	Тактовый сигнал SPI
spi_ss_n_i	ВХОД	[0]	Разрешение приёма/передачи данных SPI
spi_mosi_i	ВХОД	[0]	Данные от ведущего
spi_miso_o	выход	[0]	Данные от ведомого
axio_o	выход	axi_lite_mosi	AXI-lite шина от ведущего
axii_i	ВХОД	axi_lite_miso	AXI-lite шина от ведомого

Модуль работает в режиме 00: Clock polarity (CPOL) = 0, Clock Phase (CPHA) = 0. То есть Уровень ожидания равен 0, данные записываются по переднему (нарастающему) фронту тактового сигнала.

Модуль основан на машине состояний состоящей из двух частей:

1. Машина состояний SPI:

- SPI_IDLE ожидание падения сигнала spi_ss_n_i, сигнализирующего начала spi2axi транзакции.
- SPI_CMD считывание с spi_mosi_i байта инструкции для последующей передачи по ахі.

- SPI_ADDR считывание с spi_mosi_i четырёх байт адреса для последующей передачи по ахі.
- SPI_WDATA считывание с spi_mosi_i четырёх байт данных для последующей передачи по ахі.
- SPI_RDATA считывание с ахі четырёх байт данных для последующей передачи по spi_miso_i.
- SPI_DUMM пустая передача одного байта с целью дать ахі интерфейсу завершить свою транзакцию считывания/записи данных.
- SPI_STAT передача статуса spi2axi транзакции. В реализации передаёт статус ахі транзакции: 0 всё хорошо, 3 всё плохо.

Граф машины состояний SPI показан на рисунке 10.




Рисунок 10 Граф состояний модуля HerzelRegs

2. Машина состояний АХІ

• AXI_ IDLE – сброс ахі сигналов.

- AXI_CMD ожидание записи cmd по spi и сброс некоторых регистров.
- AXI_RADDR отправка по ахі адреса.
- AXI_RDATA считывание по ахі данных.
- AXI_WADDR отправка по ахі адреса.
- AXI_WDATA запись по ахі данных.
- AXI_WRESP считывание по ахі ответа.

Граф машины состояний AXI показан на рисунке 11.




Рисунок 11 Граф состояний модуля HerzelRegs

Для передачи транзакции чтения/записи необходимо соблюсти протокол – таблица 8 и таблица 9. Данный протокол используется в SPI интерфейсе spi_if во время моделирования для создания транзакций.

Таблица 8 SPI транзакция записи

Байт	MOSI	MISO	Комментарий
0	0x00	0x00	Байт инструкции записи
1	address[31:24]	0x00	Адрес записи (старший байт)
2	address[23:16]	0x00	Адрес
3	address[15:8]	0x00	Адрес
4	address[7:0]	0x00	Адрес записи (младший байт)
5	wr_data[31:24]	0x00	Запись данных (старший байт)
6	wr_data[23:16]	0x00	Данные
7	wr_data[15:8]	0x00	Данные
8	wr_data[7:0]	0x00	Запись данных (младший байт)
9	don't care	0x00	Пустой байт
10	don't care	status	Статус транзакции от ведомого

Таблица 9 SPI транзакция чтения

Байт	MOSI	MISO	Комментарий
0	0x01	0x00	Байт инструкции чтения
1	address[31:24]	0x00	Адрес чтения (старший байт)
2	address[23:16]	0x00	Адрес
3	address[15:8]	0x00	Адрес
4	address[7:0]	0x00	Адрес чтения (младший байт)
5	don't care	0x00	Пустой байт
6	don't care	rd_data[31:24]	Чтение данных (старший байт)
7	don't care	rd_data[23:16]	Данные
8	don't care	rd_data[15:8]	Данные
9	don't care	rd_data[7:0]	Чтение данных (младший байт)
10	don't care	status	Статус транзакции от ведомого

6.3.5. HerzelRegs

Данный модуль предназначен для приёма AXI-lite транзакций, их дешифрации, записи/чтения регистров и возвращения ответа.

Интерфейс модуля представлен в таблице 10.

Таблица 10 Интерфейс модуля HerzelRegs

Название	Тип	Разрядность	Описание
rstn	ВХОД	[0]	Сброс
clk	ВХОД	[0]	Тактовый сигнал
freq_arr_o	выход	[NF-1:0][31:0]	Массив частот для вычисления
en_cordic_o	выход	[0]	Разрешение работы модуля Cordic
valid_angel_i	ВХОД	[0]	Сигнал завершения вычисления модуля Angel
valid_cordic_i	ВХОД	[0]	Сигнал завершения вычисления модуля Cordic
valid_herzel_i	ВХОД	[NF-1:0]	Сигналы завершения вычисления модулей Herzel
data_arr_i	ВХОД	[NF-1:0][31:0]	Массив данных по каждой частоте
num_samp_o	выход	[31:0]	Количество выборок
samp_freq_o	выход	[31:0]	Частота выборки
reset_all_o	выход	[0]	Сброс всех модулей
reset_h_o	выход	[0]	Сброс модуля Herzel
axio_i	ВХОД	axi_lite_miso	AXI-lite шина от ведущего

Назва	ние	Тип	Разрядность	Описание
axii_	_0	выход	axi_lite_miso	AXI-lite шина от ведомого

Модуль основан на машине состояний:

- IDLE ожидание появления транзакции чтения/записи (arvalid/awvalid).
- RADDR считывание адреса и отправление ответа (arready)
- RDATA отправка данных по принятому адресу с сигналом действительности данных (rvalid) и сигналом ответа (rresp). Ожидание ответа (rready). После получения ответа (rready) транзакция завершается и переходит в IDLE.
- WADDR считывание адреса и отправление ответа (awready)
- WDATA ожидание сигнала записи (wwalid). После запись данных по принятому адресу, отправление ответа (wready) и переход в следующее состояние.
- WRESP отправка статуса (bresp) с сигналом действительности данных (bvalid) и ожидание ответа (bready). После получения ответа (bready) транзакция завершается и переходит в IDLE. Граф машины состояний показан на рисунке 12.




Рисунок 12 Граф состояний модуля HerzelRegs

Также поток данных удобно представить в таблице 11.

Таблица 11 Сигналы участвующие в обмене транзакций

Запись Адрес	Запись Данные	Запись Отчёт	Чтение Адрес	Чтение Данные
AWVALID	WVALID	BVALID	ARVALID	RVALID
AWREADY	WREADY	BREADY	ARREADY	RREADY
AWADDR	WDATA	BRESP	ARADDR	RDATA
				RRESP

6.3.6. div_all

Данный модуль предназначен для деления различных данных в схеме. Для этого модуль включает в себя делитель divu.sv [2] с целой и фракционной частью.

Интерфейс модуля представлен в таблице 12.

Таблица 12 Интерфейс модуля resync_data

Название	Тип	Разрядность	Описание
rstn	ВХОД	[0]	Сброс
clk	вход	[0]	Тактовый сигнал
en	ВХОД	[0]	Разрешение начала вычисления
valid	выход	[0]	Сигнал завершения расчёта
num_samp_i	вход	[31:0]	Количество выборок
samp_freq_i	ВХОД	[31:0]	Частота выборки
freq_i	вход	[NF-1:0][31:0]	Массив частот для расчёта
k_arr_o	выход	[NF-1:0][31:0]	Индексы частот
ang_coef_o	выход	[63:0]	Коэффициент для Cordic
ns_coef_o	выход	[63:0]	Коэффициент для Herzel

Модуль основан на машине состояний:

- IDLE ожидание сигнала разрешения начала вычислений.
- DF вычисление минимальной разницы между двумя частотами по samp_freq_i/num_samp_i.

- KARR вычисление индексов частот по freq/df.
- ANGC вычисление коэффициента для Cordic модуля.
- NS вычисление коэффициента для Herzel модуля.
- VALID установка сигнала готовности данных и завершение вычислений.

Граф машины состояний показан на рисунке 13.




Рисунок 13 Граф состояний модуля div_all

6.3.7. Angel

Данный модуль является одним из этапов вычисления поворотных коэффициентов, а также специального коэффициента alpha. В частности данный модуль вычисляет угол, который будет передан модулю Cordic для вычисления углов.

Интерфейс модуля представлен в таблице 13.

Таблица 13 Интерфейс модуля Angel

Название	Тип	Разрядность	Описание
rstn	вход	[0]	Сброс
clk	вход	[0]	Тактовый сигнал
en	вход	[0]	Разрешение начала вычисления
valid	выход	[0]	Сигнал завершения расчёта
k_arr_i	вход	[NF-1:0][31:0]	Массив индексов частот
ang_coef_i	вход	[63:0]	Коэффициент для вычисления
angel_o	выход	[NF-1:0][63:0]	Вычисленный массив углов

В модуль заходит массив частот, записанных в регистры FREQ_1-FREQ_NF. До этого для каждой частоты рассчитывается в модуле div_all номерной коэффициент k по формуле:

$$k=rac{FREQ}{df}$$
, где $df=rac{f}{NS}=2Hz$

f – частота дискретизации (200 к Γ ц).

NS- число выборок (100 т.шт).

Так как df = 2Hz, то данная операция заменяется сдвигом вправо.

После коэффициент k домножается на $2\pi/N$ — коэффициент (ang_coef_i), который также заранее рассчитывается в модуле div_all. Таким образом, получается угол для последующих расчётов.

6.3.8. Cordic

Данный модуль производит поворотных коэффициентов, а также специального коэффициента alpha по углам передаваемых с модуля Angel. Расчёт производится с помощью алгоритма CORDIC [3].

Интерфейс модуля представлен в таблице 14.

Таблица 14 Интерфейс модуля Cordic

Название	Тип	Разрядность	Описание
rstn	вход	[0]	Сброс
clk	вход	[0]	Тактовый сигнал
en	вход	[0]	Разрешение начала вычисления
valid	выход	[0]	Сигнал завершения расчёта
ang_i	вход	[NF-1:0][31:0]	Массив углов для вычисления
cos_o	выход	[NF-1:0][63:0]	Вычисленный массив косинусов
sin_o	выход	[NF-1:0][63:0]	Вычисленный массив синусов
alpha	выход	[NF-1:0][63:0]	Вычисленный массив коэффициента альфа

Алгоритм был придуман для поворота вектора на плоскости с помощью операций «сдвиг регистра вправо» и «сложение регистров». Другими словами — для реализации поворота вектора аппаратно (при помощи цифровой схемотехники).

Суть заключается в последовательном, итерационном повороте вектора на заранее рассчитанный угол, арктангенс которого кратен степени 2 (для операции сдвига).

С каждой итерацией угол поворота уменьшается, достигая необходимой точности расчета.

Вышеизложенную последовательность алгоритма можно увидеть на рисунке 14.




Рисунок 14 CORDIC алгоритм

Координаты х и у вычисляются по формулам:

$$x_{i+1} = x_i \cdot \cos \varphi - y_i \cdot \sin \varphi$$

$$y_{i+1} = x_i \cdot \sin \varphi + y_i \cdot \cos \varphi$$

После преобразования:

$$x_{i+1} = \cos \varphi \cdot (x_i - y_i \cdot \tan \varphi)$$

$$y_{i+1} = \cos \varphi \cdot (y_i + x_i \cdot \tan \varphi)$$

Умножение на $\tan \varphi$ заменяется сдвигом, а $\cos \varphi$ заменяется коэффициентом масштабирования K, который рассчитывается заранее в зависимости от количества итераций. Умножение на K происходит в самом конце только один раз.

Итоговая формула:

$$x_{i+1} = x_i - \sigma_i \cdot y_i \cdot 2^{-i}$$

$$y_{i+1} = y_i + \sigma_i \cdot x_i \cdot 2^{-i}$$

$$ang_{i+1} = ang_i - \tan \varphi_i$$

$$\sigma_i = \frac{ang}{|ang|} = \pm 1$$

$$K(n) = \prod_{i=0}^{ns-1} \frac{1}{\sqrt{1+2^{-2i}}} = 0.607253, ns = 24$$

При этом данный алгоритм верен для случая $\phi < \pi/2$, в ином случае сперва надо определить квадрант, и с помощью вычитания перевести угол в

первый квадрант, и после стандартного вычисления воспользоваться формулами приведения.

Модуль основан на машине состояний, её граф приведён на рисунке 15.




Рисунок 15 Граф состояний модуля Cordic

- IDLE ожидание сигнала разрешения начала вычислений.
- INIT выбор угла для расчёта.
- QUAD расчёт квадранта выбранного угла. И приведение угла к первому квадранту.
- CALC расчёт косинуса и синуса приведённого угла по алгоритму CORDIC.
- MULC умножение рассчитанного косинуса на коэффициент масштабирования *K*.
- PRIVC приведение косинуса к начальному квадранту, определённому в QUAD состоянии, по формулам приведения.
- ALPHA вычисление коэффициента альфа.
- MULS умножение рассчитанного синуса на коэффициент масштабирования *K*.

- PRIVS приведение синуса к начальному квадранту, определённому в QUAD состоянии, по формулам приведения.
- NEXT сброс значений, увеличение счётчика выбора угла.
- VALID завершение вычислений, установка сигнала действительности данных valid.

6.3.9. DataScale

Данный модуль предназначен для масштабирования входных данных по следующей формуле:

$$data = \frac{13}{256} \cdot sample$$

13/256 – коэффициент, определяемый АЦП.

Также выходные данные доводятся до нужного формата и ширины.

Интерфейс модуля представлен в таблице 15.

Таблица 15 Интерфейс модуля DataScale

Название	Тип	Разрядность	Описание
rstn	вход	[0]	Сброс
clk	вход	[0]	Тактовый сигнал
enable	вход	[0]	Разрешение начала вычисления
valid	выход	[0]	Сигнал завершения расчёта
data_i	вход	[7:0]	Данные с АЦП
data_o	выход	[31:0]	Преобразованные данные

6.3.10. Herzel

Данный модуль по поступающим поворотным коэффициентам и коэффициенту alpha, а также данным вычисляет спектр.

Подробный вывод формул – [4]

Интерфейс модуля представлен в таблице 16.

Таблица 16 Интерфейс модуля Herzel

Название	Тип	Разрядность	Описание	
rstn	вход	[0]	Сброс	
clk	вход	[0]	Тактовый сигнал	
en	вход	[0]	Разрешение начала вычисления	
valid	вход	[0]	Сигнал завершения расчёта	
ns_i	вход	[31:0]	Количество выборок	
ns_coef_i	вход	[63:0]	Специальный коэффициент	
alpha_i	вход	[63:0]	Коэффициент альфа	
cW_re_i	вход	[63:0]	Косинус	
cW_im_i	вход	[63:0]	Синус	
data_i	вход	[31:0]	Входные данные	
data_o	выход	[31:0]	Выходные данные	

Для реализации Фурье преобразования, то есть для перевода данных из временного в частное измерение был использован алгоритм Гёрцеля. Данный

алгоритм позволяет произвести расчет лишь фиксированного количества спектральных отсчетов.

По алгоритму спектральный отсчет S(k) равен:

$$S(k) = y_{N-1}(k) = W_N^{-k} \cdot v(N-1) - v(N-2)$$

 Γ де v - промежуточные значения, которые рассчитываются итерационно:

$$v(r) = s(r) + 2\cos\left(2\pi \frac{k}{N}\right)v(r-1) - v(r-2)$$

W – поворотный коэффициент

$$W_N^{nk} = exp\left(-j\frac{2\pi}{N}nk\right), k = 0...N-1$$

Таким образом, для расчета потребуется N вещественных умножений, а не комплексных. Также требуется одно комплексное умножение на W_N^{-k} на последней итерации.

Коэффициент ns_coef_i рассчитывается как 1/NS. Необходим для вычисления точного выходного значения, которое искажается из-за рекурсивного характера преобразования.

Таким образом, понадобится несколько операций умножения. Для уменьшения использования площади схемы и потребляемых ресурсов платы модуль основан на машине состояний, которая позволяет использовать один умножитель на одну расчётную частоту.

Модуль основан на машине состояний:

- CALC вычисление промежуточных значений v.
- MULR умножение *v* на Re часть поворотного коэффициента.
- MULI умножение v на Im часть поворотного коэффициента.
- NORMR деление на NS Re часть.
- NORMI деление на NS Im часть.
- GRADR возведение в степень Re часть.
- GRADI возведение в степень Im часть.

• VALID — завершение вычислений, установка сигнала действительности данных valid.

Граф машины состояний представлен на рисунке 16.




Рисунок 16 Граф состояний модуля Herzel

Для реализации операции умножения используется модуль mult_sign_clk [6].

6.4. Тестирование модуля Фурье преобразования

Алгоритм тестирования модуля Фурье преобразования описан в модуле FourierTransform_tb и приведён в приложении 2. Также в этом приложении привидены результаты теста и описание тестового SPI интерфейса - spi_if для моделирования SPI транзакций во время теста.

Работа модуля тестирования основана на сравнении результатов вычисления из MatchCad и результатов моделирования FourierTransform.

Для этого считываются данные из файлов sample.csv, freq.csv, data.csv которые генерируются в MatchCad.

sample.csv – содержит данные выборок, которые поступают на вход sample_p.

freq.csv — содержит значения частот, которые будут вычисляться. Для этого они записываются в регистры FREQ.

data.csv – рассчитанные данные из MatchCad по эталонной модели.

После того как FourierTransform завершит расчёт, данные для каждой частоты из FourierTransform будут стравниваться с данными из MatchCad (data.csv). Если значения не будут совпадать с 5% погрешностью, то тест будет провален.

Примеры некоторых моделирований приведены в приложении 2.

Выборки выбирались с разной частотой из сигнала сгенерированного по следующей формуле:

$$f(t) = \sum_{i=0}^{NF-1} [amp_i \cdot (cos(2\pi \cdot freq_i) + 1)]$$
 (1)

7. Заключение

Был спроектирован АЦП последовательного приближения и спроектирована цифровая схема Фурье преобразования на основе метода Гёрцеля.

В цифровой схеме Фурье преобразования была реализованна регистровая модель, а также SPI интерфейс для связи с внешним устройством управления.

Полученный модуль преобразования Фурье последовательно обрабатывает данные приходящие с АЦП, что не требует в свою очередь хранения оцифрованных данных в памяти и ожидания конца оцифровывания всех необходимых данных.

Недостатком данного метода является его рекурсивная природа. Из-за чего при большом количестве измерений требуется большая точность, что в свою очередь увеличивает число используемых элементов. Так для добавления одной частоты для расчёта требуется 800 элементов (при реализации на ПЛИС).

8. Приложение 1

Была синтезирована схема, которая показана на рисунке 17. Число используемых элементов на ПЛИС приведено на рисунке 18.




Рисунок 17 Синтезированная схема проекта

Flow Status	Flow Failed - Mon Jun 05 23:30:55 2023	Total logic elements	15,289 / 10,320 (148 %)
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition	Total registers	8131
Revision Name	SRW	Total pins	33 / 92 (36 %)
Top-level Entity Name	FourierTransform	Total virtual pins	0
Family	Cyclone IV E	Total memory bits	0 / 423,936 (0 %)
Device	EP4CE10E22C8	Embedded Multiplier 9-bit elements	46 / 46 (100 %)
Timing Models	Final	Total PLLs	0/2(0%)

Рисунок 18 Используемые элементы ПЛИС

9. Приложение 2

9.1. Тест модуля Фурье преобразования

```
`timescale 1ns/1ns
`include "./FourierTransformAM.sv"
`define TEST
module FourierTransform tb;
localparam CLK PER = 5 ;
localparam ADC CLK PER = 500 ;
localparam SPI_CLK_PER = 1000;
localparam NF = 12 ;
localparam DW = 64 ;
logic ok ;
integer fd_r_s;
integer fd r f;
integer fd_r_d;
integer fd_r_l;
integer fd_w_v;
integer fd w r;
spi_if #(.SPI_CLK_PER(SPI_CLK_PER), .DISPLAY(1)) spi_if();
logic [31:0] spi_data;
logic [31:0] spi_stat;
logic [NF-1:0][31:0] mcad freq;
logic [NF-1:0][31:0] mcad_data;
logic [NF-1:0][31:0] mcad flog;
logic [NF-1:0][31:0] vlog data;
logic
      rstn
logic
           clk
logic
           spi_sck;
logic
           spi ss n;
logic
           spi mosi;
logic
           spi_miso;
logic
           enable p;
logic     enable n;
logic [7 :0] sample p;
logic [7 :0] sample_n;
```

```
assign spi_sck = spi_if.sck;
assign spi_ss_n = spi_if.ss_n;
assign spi_mosi = spi_if.mosi;
assign spi_if.miso = spi_miso ;
assign enable n = ~enable p
assign sample_n[0] = ~sample_p[0];
assign sample n[1] = \sim sample p[1];
assign sample n[2] = \sim sample p[2];
assign sample n[3] = \sim sample p[3];
assign sample_n[4] = ~sample_p[4];
assign sample_n[5] = ~sample_p[5];
assign sample_n[6] = ~sample_p[6];
assign sample n[7] = \sim sample p[7];
FourierTransform #(
  .NF(NF),
  .DW(DW)
) DUT (
  .rstn
           (rstn
                    ),
  .clk
           (clk
                    ),
  .spi_sck (spi_sck ),
  .spi ss n(spi ss n),
  .spi mosi(spi mosi),
  .spi_miso(spi_miso),
  .enable_p(enable_p),
  .enable_n(enable_n),
  .sample p(sample p),
  .sample n(sample n)
);
initial forever #(CLK_PER/2) clk=~clk;
initial begin
  fdrs =
$fopen("D:/Desktop/Study_now/SRW/GoertzelAlgorithm/src/sim/data/sample.cs
v", "r");
  if (fd r s == 0) $finish;
  fdrf =
$fopen("D:/Desktop/Study_now/SRW/GoertzelAlgorithm/src/sim/data/freq.csv"
, "r");
  if (fd_r_f == 0) $finish;
```

```
fdrd =
$fopen("D:/Desktop/Study now/SRW/GoertzelAlgorithm/src/sim/data/data.csv"
, "r");
 if (fd_r_d == 0) $finish;
  fd_r_1 =
$fopen("D:/Desktop/Study now/SRW/GoertzelAlgorithm/src/sim/data/logic.csv
", "r");
  if (fd_r_l == 0) $finish;
  fd w v =
$fopen("D:/Desktop/Study now/SRW/GoertzelAlgorithm/src/sim/data/vector.cs
v", "w");
  if (fd w v == 0) $finish;
  fd w r =
$fopen("D:/Desktop/Study_now/SRW/GoertzelAlgorithm/src/sim/data/result.cs
v", "w");
 if (fd w r == 0) $finish;
end
final begin
  $fclose(fd_r_s);
  $fclose(fd r f);
  $fclose(fd r d);
  $fclose(fd r 1);
  $fclose(fd_w_v);
  $fclose(fd w r);
end
initial begin
  @(posedge enable_p);
  while (!(DUT.u Herzel.valid[0])) begin
    wait(&DUT.u Herzel.mul valid)
    @(posedge DUT.clkd);
    $fwrite(fd_w_v, "%h\n", DUT.u_Herzel.vm1[0]);
  $fwrite(fd w v, "%h\n", DUT.u Herzel.vm1[0]);
end
initial begin
  for (int i = 0; i < NF; i = i + 1) begin
    $fscanf(fd r f, "%d\n", mcad freq[i]);
  for (int i = 0; i < NF; i = i + 1) begin
    $fscanf(fd_r_d, "%d\n", mcad_data[i]);
    mcad_data[i] = mcad_data[i] * 32'h1_0000;
  end
  for (int i = 0; i < NF; i = i + 1) begin
```

```
$fscanf(fd_r_l, "%d\n", mcad_flog[i]);
  end
end
task end_of_test();
  if (ok)
    $display("[%010t] TEST SUCCESS", $time);
    $display("[%010t] TEST FAILED", $time);
  $display("Result:");
  for (int i = 0; i < NF; i = i + 1) begin
    if (mcad flog[i] == 1) begin
      $display(" %02d: %05d. MCAD - %08h, VLOG - %08h", i, mcad_freq[i],
mcad_data[i], vlog_data[i]);
    end
  end
endtask
task herzel_wait_all_valid();
  while (spi data&STATUS HERZEL MSK != STATUS HERZEL MSK) begin
    spi if.read data(STATUS, spi data, spi stat);
  end
endtask
task herzel();
  spi_if.write_data(EN_CORDIC, 1 , spi_stat);
  spi_if.read_data (STATUS , spi_data, spi_stat);
  while (!(spi_data&STATUS_CORDIC_MSK)) begin
    spi if.read data(STATUS, spi data, spi stat);
  end
  @(posedge DUT.clkd);
  if (fd_r_s != 0)
   $fclose(fd r s);
  fdrs =
$fopen("D:/Desktop/Study now/SRW/GoertzelAlgorithm/src/sim/data/sample.cs
  while (!$feof(fd_r_s)) begin
   #(ADC_CLK_PER/2);
   enable p = 1;
   $fscanf(fd r s, "%d\n", sample p);
   #(ADC_CLK_PER/2);
   enable p = 0;
  herzel wait all valid();
endtask
```

```
initial begin
  ok
           = 1;
  clk
           = 0;
  rstn
          = 0;
  enable p = 0;
  sample p = 0;
  spi_data = 0;
  vlog data = 0;
  spi if.init();
  repeat(20) @(posedge DUT.clkd);
  rstn = 1;
  repeat(20) @(posedge DUT.clkd);
  repeat(1) begin
    spi if.write data(RESET ALL, 32'd1, spi stat);
    repeat(20) @(posedge DUT.clkd);
    spi_if.write_data(RESET_ALL, 32'd0, spi_stat);
   $display("[%010t] Write freq", $time);
    for (int i = 0; i < NF; i = i + 1) begin
      spi if.write data(FREQ 1 + 32'h4*i, mcad freq[i], spi stat);
    end
    spi if.write data(NUM SAMP , 32'd5000, spi stat);
    spi_if.write_data(SAMP_FREQ, 32'd10000, spi_stat);
   $display("[%010t] Start Herzel", $time);
   herzel();
   $display("[%010t] Read result", $time);
    for (int i = 0; i < NF; i = i + 1) begin
      spi if.read data(DATA 1 + 32'h4*i, vlog data[i], spi stat);
      $fwrite(fd w r, "%d\n", vlog data[i][31:16]);
    end
    $display("[%010t] Start check", $time);
    for (int i = 0; i < NF; i = i + 1) begin
      if (mcad flog[i] == 1) begin
        if ((vlog data[i] < mcad data[i]*0.95) | (vlog data[i] >
mcad_data[i]*1.05)) begin
          $display("[%010t] Error at freq %0d: %0d. MCAD - %0h, VLOG -
%0h", $time, i, mcad_freq[i], mcad_data[i], vlog_data[i]);
          ok = 0;
        end
```

```
end
end
end

# 5000;
end_of_test();
$stop;
end
endmodule
```

9.2. Описание SPI интерфейса для тестирования

```
`timescale 1ns/1ps
// !!! CPOL and CPHA - 0 and 0 ONLY !!!
interface spi_if #(SPI_CLK_PER, DISPLAY = 0) ();
logic [31:0] write_instr = 32'h0000_0000;
logic [31:0] read instr = 32'h0000 0001;
logic [31:0] dummy_word = 32'h0000_0000;
logic sck;
logic ss_n;
logic mosi;
logic miso;
modport mst (
 output sck,
 output ss n,
 output mosi,
 input miso
);
modport slv (
 input sck,
 input ss_n,
 input mosi,
 output miso
);
task init();
 mst.sck = 0;
 mst.ss.n = 1;
 mst.mosi = 0;
endtask
task clk_en(input en);
  if (en) begin
   forever #(SPI_CLK_PER/2) sck = !sck;
  end
  else begin
   forever #(SPI CLK PER/2) sck = 0;
  end
endtask
```

```
task write(input int num bit, input [31:0] data);
  for (int i=num bit-1; i>=0; i=i-1) begin
    mst.mosi = data[i];
    @(negedge sck);
  end
  mst.mosi = 0;
endtask
task read(input int num bit, output [31:0] data);
  data = 0;
  for (int i=num bit-1; i>=0; i=i-1) begin
    @(posedge sck);
    data[i] = mst.miso;
  end
endtask
task read_data(input [31:0] addr, output [31:0] data, output [31:0]
status);
  fork
    begin
      clk_en(1);
    end
    begin
      // slave select
      mst.ss_n = 0;
      // instruction byte
      write(8, read_instr);
      // 4 address bytes
      write(32, addr);
      // dummy byte
      write(8, dummy_word);
      // 4 data bytes
      read(32, data);
      // status byte
      read(8, status);
      #(SPI_CLK_PER/2);
    end
  join any
  disable fork;
  #(SPI_CLK_PER/2);
  // slave select
  mst.ss_n = 1;
  if (DISPLAY) $display("[%010t] spi read : addr = 0x%08h, data = 0x%08h,
status = 0x%02h", $time, addr, data, status);
```

endtask

```
task write_data(input [31:0] addr, input [31:0] data, output [31:0]
status);
  fork
    begin
      clk en(1);
    end
    begin
     // slave select
     mst.ss n = 0;
     // instruction byte
     write(8, write_instr);
     // 4 address bytes
     write(32, addr);
     // 4 data bytes
     write(32, data);
      // dummy byte
     write(8, dummy_word);
     // status byte
      read(8, status);
      #(SPI CLK PER/2);
    end
  join any
  disable fork;
  #(SPI_CLK_PER/2);
 // slave select
 mst.ss_n = 1;
  if (DISPLAY) $display("[%010t] spi write: addr = 0x%08h, data = 0x%08h,
status = 0x%02h", $time, addr, data, status);
endtask
endinterface
```

9.3. Результаты моделирования

Тест 1. По формуле 1 формируется сигнал с параметрами, показанными на рисунке 19. После чего с сигнала делаются выборки с частотой 200 кГц, число выборок — 100 т.шт. Данные параметры записываются в нужные регистры и начинается расчёт.




Рисунок 19 Сгенерированный сигнал для теста 1 и его параметры

Итоговый результат можно увидеть на рисунке 20. Как видно рассчитанные частоты и амплитуды соответствуют заданным значениям.




Рисунок 20 Результат расчёта Verilog модуля и MatchCad

Тест 2. На рисунках 21-22. Приведён тот же тест, но с другими параметрами входного сигнала.




Рисунок 21 Сгенерированный сигнал для теста 2 и его параметры




Рисунок 22 Результат расчёта Verilog модуля и MatchCad

На рисунке 23. приведён вывод информации теста в консоль при выполнении тестов. По нему можно увидеть последовательность работы модуля.

```
# [ 90158000] spi write: addr = 0x0000001c, data = 0x00000001, status = 0x00
# [ 180238000] spi write: addr = 0x0000001c, data = 0x00000000, status = 0x00
# [ 180238000] Write freq
# [ 270238000] spi write: addr = 0x10000000, data = 0x000001f4, status = 0x00
# [ 360238000] spi write: addr = 0x10000004, data = 0x0000001f6, status = 0x00
# [ 450238000] spi write: addr = 0x10000008, data = 0x0000001f8, status = 0x00
# [ 540238000] spi write: addr = 0x1000000c, data = 0x0000001fa, status = 0x00
 [ 630238000] spi write: addr = 0x10000010, data = 0x000001fc, status = 0x00
# [ 720238000] spi write: addr = 0x10000014, data = 0x000001fe, status = 0x00
# [ 810238000] spi write: addr = 0x10000018, data = 0x00000200, status = 0x00
# [ 900238000] spi write: addr = 0x1000001c, data = 0x00000202, status = 0x00
# [ 990238000] spi write: addr = 0x10000020, data = 0x00000204, status = 0x00
# [1080238000] spi write: addr = 0x10000024, data = 0x00000206, status = 0x00
# [1170238000] spi write: addr = 0x10000028, data = 0x00000208, status = 0x00
# [1260238000] spi write: addr = 0x1000002c, data = 0x0000020a, status = 0x00
# [1350238000] spi write: addr = 0x0000000c, data = 0x00001388, status = 0x00
# [1440238000] spi write: addr = 0x00000010, data = 0x00002710, status = 0x00
# [1530238000] spi write: addr = 0x00000008, data = 0x00000000, status = 0x00
# [1530238000] Start Herzel
# [1620238000] spi write: addr = 0x00000014, data = 0x00000001, status = 0x00
# [1710238000] spi read : addr = 0x00000018, data = 0x00000003, status = 0x00
# [4210742000] Read result
# [4300742000] spi read : addr = 0x20000000, data = 0x01901d72, status = 0x00
# [4390742000] spi read : addr = 0x20000004, data = 0x014440bb, status = 0x00
# [4480742000] spi read : addr = 0x20000008, data = 0x01008d0e, status = 0x00
# [4570742000] spi read : addr = 0x2000000c, data = 0x00c47e61, status = 0x00
# [4660742000] spi read : addr = 0x20000010, data = 0x009004c0, status = 0x00
# [4750742000] spi read : addr = 0x20000014, data = 0x006418ce, status = 0x00
# [4840742000] spi read : addr = 0x20000018, data = 0x00510312, status = 0x00
# [4930742000] spi read : addr = 0x2000001c, data = 0x0030f4eb, status = 0x00
# [5020742000] spi read : addr = 0x20000020, data = 0x0019235c, status = 0x00
# [5110742000] spi read : addr = 0x20000024, data = 0x00090d51, status = 0x00
# [5200742000] spi read : addr = 0x20000028, data = 0x00090d91, status = 0x00
# [5290742000] spi read : addr = 0x2000002c, data = 0x0008fb5b, status = 0x00
# [5290742000] Start check
 [5295742000] TEST SUCCESS
# Result:
           500. MCAD - 01900000, VLOG - 01901d72
          502. MCAD - 01440000, VLOG - 014440bb
          504. MCAD - 01010000, VLOG - 01008d0e
          506. MCAD - 00c40000, VLOG - 00c47e61
           508. MCAD - 00900000, VLOG - 009004c0
          510. MCAD - 00640000, VLOG - 006418ce
          512. MCAD - 00510000, VLOG - 00510312
          514. MCAD - 00310000, VLOG - 0030f4eb
          516. MCAD - 00190000, VLOG - 0019235c
           518. MCAD - 00090000, VLOG - 00090d51
    10: 520. MCAD - 00090000, VLOG - 00090d91
   11: 522. MCAD - 00090000, VLOG - 0008fb5b
 ** Note: $stop : D:/Desktop/Study_now/SRW/GoertzelAlgorithm/src/sim/FourierTransform_tb.sv(256)
    Time: 5295742 ns Iteration: 0 Instance: /FourierTransform tb
```

Рисунок 23 Вывод в консоль

На рисунке 24. представлена осциллограмма модуля FourierTransform. На ней можно увидеть SPI транзакции чтения и записи регистров модуля, и следующие за ними AXI-lite транзакции. Начало работы модуля Cordic, его завершение. А также работу модуля Herzel, принимающего выборки с sample_p и чтение его результатов после завершения расчётов.




Рисунок 24 Осцилограмма модуля FourierTransform

На рисунке 25 показана AXI-lite транзакция записи данных в регистры. На ней можно увидеть соответствующие запросы от ведущего и следующие за ними ответы от ведомого и наоборот.




Рисунок 25 Осцилограмма AXI-lite транзакции

На рисунке 26. показана работа модуля Cordic. Последовательно происходит вычисление синусов и косинусов входящих углов. На схему при этом подавались частоты от 10, 500, 1000...5000 Гц при частоте выборки 10000 Гц и числа выборок 5000 шт.




Рисунок 26 Осцилограмма модуля Cordic

На рисунке 27. показана работа модуля Herzel. Можно увидеть работу умножителя, и машины состояний. Данные при еп записываются в временные регистры en_r и data_r и ждут пока завершит свою работу умножитель. После завершения умножения, вычисляются vm1, vm2 и снова идёт умножение. Также идёт работа и в остальных состояниях пока не будет получен окончательный результат.




Рисунок 27 Осцилограмма модуля Herzel

10.Приложение 3

10.1. АЦП




Рисунок 28 Интерфейс АЦП модуля и генераторы тактовых импульсов




Рисунок 29 Схема управления




Рисунок 30 Слева на право: сдвиговый регистр, схема изменения кода, выходной регистр. В целом представляют регистр последовательного приближения и выходной регистр.




Рисунок 31 Схема ЦАП




Рисунок 32 Общяя схема АЦП последовательного приближения




Рисунок 33 Осцилограмма




Рисунок 34 Осцилограмма

10.2. LVDS




Рисунок 35 Простейшая схема LVDS драйвера




Рисунок 36 Моделирование драйвера LVDS интерфейса

10.3. Модуль преобразования Фурье

10.3.1. FourierTransform

```
import axi_pkg::*;
module FourierTransform #(
  parameter NF = 11 , // NUM_FREQ
  parameter DW = 32 //
) (
  // CLK&RST
  input
               rstn
  input
               clk
  // SPI
  input
               spi_sck ,
  input
               spi_ss_n,
  input
               spi_mosi,
  output
               spi_miso,
  // CTRL
  input
               enable_p,
               enable_n,
  input
  // // DATA
  input [7:0] sample_p,
  input [7:0] sample_n
);
logic
            clkd;
logic
            enable
logic [7:0] sample
logic
            enable syn;
logic [7:0] sample_syn;
logic
            rstn_syn ;
logic reset all r;
logic reset_h_r ;
logic rstn all
logic rstn_h
logic
                     [31:0] num samp;
logic
                     [31:0] samp_freq;
logic
            [NF-1:0][31:0] freq_arr;
logic
             [NF-1:0][63:0] k_arr
```

```
logic
                    [63:0] ang coef;
logic
                    [63:0] ns coef ;
logic signed [NF-1:0][63:0] angel_arr;
logic signed [NF-1:0][63:0] coefW_re ;
logic signed [NF-1:0][63:0] coefW_im ;
logic signed [NF-1:0][63:0] alpha ;
logic signed
                    [63:0] data scl;
logic signed [NF-1:0][31:0] data_hrz ;
logic
              en cordic ;
logic
              en scl
logic
              valid div
              valid_angel;
logic
logic
              valid_cordic;
logic
              valid scl ;
logic [NF-1:0] valid herzel;
axi lite mosi axio;
axi_lite_miso axii;
assign rstn_all = rstn_syn && (~reset_all_r);
assign rstn h = rstn syn && (~reset all r) && (~reset h r);
assign clkd = clk;
  assign enable = enable_p;
 genvar gvar_buf;
 generate
   for (gvar buf = 0; gvar buf < 8; gvar buf = gvar buf + 1) begin :
assign sample
     assign sample[gvar buf] = sample p[gvar buf];
   end
  endgenerate
resync nrst u resync nrst(
  .clk (clkd
                 ),
  .rstn_i(rstn
  .rstn_o(rstn_syn)
);
resync_data #(
  .DW(1)
) u_resync_enable (
  .rstn (rstn syn ),
  .clk
        (clkd
                   ),
```

```
.data i(enable
  .data o(enable syn)
);
resync_data #(
  .DW(8)
) u resync sample (
  .rstn (rstn_syn
                     ),
  .clk
          (clkd
                     ),
  .data i(sample
  .data o(sample syn)
);
spi2axi_wrap u_spi2axi_wrap (
  .axi_rstn_i (rstn_syn),
  .axi clk i (clkd
  .spi_sck_i (spi_sck ),
  .spi_ss_n_i (spi_ss_n),
  .spi_mosi_i (spi_mosi),
  .spi_miso_o (spi_miso),
  .axio_o
               (axio
  .axii i
                        )
               (axii
);
HerzelRegs #(
  .NF(NF)
) u_HerzelRegs (
  .rstn
                  (rstn_syn
                                ),
  .clk
                  (clkd
                                ),
  .freq_arr_o
                  (freq_arr
                                ),
  .en cordic o
                  (en cordic
                                ),
  .valid_angel_i (valid_angel ),
  .valid_cordic_i(valid_cordic),
  .valid herzel i(valid herzel),
  .data arr i
                  (data hrz
                                ),
  .num_samp_o
                  (num_samp
                                ),
  .samp_freq_o
                  (samp_freq
  .reset_all_o
                  (reset_all_r),
  .reset_h_o
                  (reset_h_r
                                ),
  .axio i
                  (axio
                                ),
  .axii_o
                  (axii
                                )
);
div all #(
  .NF(NF)
```

```
) u div all(
  .rstn
              (rstn all ),
  .clk
              (clkd
                         ),
  .en
              (en_cordic),
              (valid_div),
  .valid
  .num_samp_i (num_samp ),
  .samp_freq_i(samp_freq),
  .freq_i
              (freq_arr ),
  .k_arr_o
              (k_arr
  .ang_coef_o (ang_coef ),
  .ns_coef_o (ns_coef )
);
Angel #(
  .NF(NF)
) u Angel (
  .rstn
             (rstn_all
                          ),
  .clk
             (clkd
                          ),
  .en
             (valid_div
  .valid
             (valid_angel),
  .k_arr_i
             (k_arr
                          ),
  .ang coef i(ang coef
  .angel_o (angel_arr
);
Cordic #(
  .NF(NF)
) u_Cordic (
  .rstn (rstn all
                      ),
  .clk (clkd
        (valid angel ),
  .en
  .valid(valid_cordic),
  .ang_i(angel_arr
  .cos o(coefW re
                      ),
  .sin o(coefW im
                      ),
  .alpha(alpha
                      )
);
assign en_scl = valid_cordic && enable_syn;
DataScale u_DataScale (
  .rstn (rstn all
                     ),
  .clk
         (clkd
                     ),
  .enable(en scl
                     ),
  .valid (valid scl ),
```

```
.data i(sample syn),
  .data o(data scl )
);
logic
                     [DW-1:0] tns_coef ;
logic signed [NF-1:0][DW-1:0] talpha
logic signed [NF-1:0][DW-1:0] tcoefW re ;
logic signed [NF-1:0][DW-1:0] tcoefW_im ;
logic signed
                     [DW-1:0] tdata scl;
assign tns coef = ns coef [64/2+DW/2-1:64/2-DW/2];
assign tdata scl = data scl[64/2+DW/2-1:64/2-DW/2];
genvar gvar;
generate
 for (gvar=0;gvar<NF;gvar=gvar+1) begin : bits slice</pre>
    assign talpha
                    [gvar] = alpha
                                     [gvar][64/2+DW/2-1:64/2-DW/2];
    assign tcoefW_re[gvar] = coefW_re[gvar][64/2+DW/2-1:64/2-DW/2];
    assign tcoefW_im[gvar] = coefW_im[gvar][64/2+DW/2-1:64/2-DW/2];
  end
endgenerate
Herzel #(
  .NF(NF),
  .DW(DW)
) u Herzel (
  .rstn
            (rstn_h
                         ),
  .clk
            (clkd
                         ),
  .en
            (valid scl
  .valid
            (valid herzel),
  .ns_i
            (num samp
                         ),
  .ns_coef_i(tns_coef
                         ),
  .alpha i (talpha
                         ),
  .cW re i (tcoefW re
                         ),
  .cW im i (tcoefW im
                         ),
  .data i
           (tdata scl
                         ),
  .data_o
            (data_hrz
);
endmodule
```

10.3.2. IBUFDS

```
IBUFDS IBUFDS inst
     .I (enable_p),
     .IB(enable_n),
     .0 (enable )
  );
  10.3.3. resync_nrst
module resync_nrst #(
 parameter NUM_STAGE = 3
) (
 input clk ,
 input rstn_i,
 output rstn_o
);
logic [NUM_STAGE-1:0] nrst_stg;
always_ff @(posedge clk, negedge rstn_i) begin
  if (!rstn_i) begin
    nrst_stg <= 0;</pre>
 end
  else begin
   nrst_stg <= {nrst_stg[NUM_STAGE-2:0], 1'b1};</pre>
 end
end
assign rstn_o = nrst_stg[NUM_STAGE-1];
endmodule
```

10.3.1. resync_data

```
module resync_data #(
  parameter NUM_STAGE = 3,
 parameter DW = 1
) (
  input
                rstn ,
  input
                 clk ,
 input [DW-1:0] data_i,
 output [DW-1:0] data o
);
localparam STG_DW = NUM_STAGE * DW;
logic [STG_DW-1:0] data_stg;
always_ff @(posedge clk, negedge rstn) begin
 if (!rstn) begin
   data_stg <= 0;</pre>
  end
  else begin
   data_stg <= {data_stg[STG_DW-DW-1:0], data_i};</pre>
 end
end
assign data_o = data_stg[STG_DW-1:STG_DW-DW];
endmodule
```

10.3.2. spi2axi

```
module spi2axi (
 // SPI
  input logic
                     spi sck
  input logic
                     spi ss
  input logic
                     spi_mosi
  output logic
                     spi miso
  // AXI
 input logic
                     axi clk
  input logic
                     axi rstn
  output logic
                     axi awvalid,
  output logic [31:0] axi_awaddr
  output logic [2:0] axi_awprot , //
  input logic
                     axi awready,
  output logic
                     axi wvalid ,
  output logic [31:0] axi wdata
  output logic [3 :0] axi_wstrb
                                 , //
  input logic
                     axi_wready
  input logic
                     axi bvalid
  input logic [1:0] axi bresp
  output logic
                     axi_bready
  output logic
                     axi arvalid,
  output logic [31:0] axi araddr
  output logic [2 :0] axi arprot
                                 , //
  input logic
                     axi arready,
  input logic
                     axi rvalid ,
  input logic [31:0] axi_rdata
  input logic [1:0] axi_rresp
 output logic
                     axi rready
);
typedef enum {
  SPI IDLE,
  SPI_CMD ,
  SPI ADDR ,
  SPI_WDATA,
  SPI_RDATA,
 SPI DUMM ,
 SPI STAT
} spi_state;
typedef enum {
```

```
AXI IDLE ,
 AXI CMD ,
 AXI_RADDR,
 AXI_RDATA,
 AXI_WADDR,
 AXI WDATA,
 AXI WRESP
} axi_state;
spi_state spi_cstate;
spi state spi nstate;
axi_state axi_cstate;
axi_state axi_nstate;
logic
             spi sck syn;
logic
             spi_sck_old;
logic
             spi_sck_re ;
logic
             spi_sck_fe;
logic [7 :0] spi_cntr ;
logic [7 :0] spi_cmd
logic [31:0] spi_addr
logic [31:0] spi_wdata
logic [31:0] spi rdata ; //
logic [7 :0] spi_dumm
logic [7 :0] spi stat ; //
logic
            spi_ss_syn ;
logic
            spi_ss_old ;
logic
            spi_ss_fe
resync_data u_resync_sck (
  .rstn (axi_rstn
                     ),
  .clk
         (axi_clk
                     ),
  .data i(spi sck
                     ),
  .data_o(spi_sck_syn)
);
resync data u resync ss (
  .rstn (axi_rstn
  .clk
         (axi_clk
                    ),
  .data_i(spi_ss
                    ),
  .data_o(spi_ss_syn)
```

```
always_ff @(negedge axi_clk, negedge axi_rstn) begin : spi_current_state
  if (!axi_rstn) begin
    spi cstate <= SPI IDLE;</pre>
  end
  else begin
    spi_cstate <= spi_nstate;</pre>
  end
end
always_ff @(posedge axi_clk, negedge axi_rstn) begin : spi_next_state
  if (!axi rstn) begin
    spi_miso <= 0;
    spi sck old <= 0;
    spi sck re <= 0;
    spi_sck_fe <= 0;</pre>
    spi_ss_old <= 0;</pre>
    spi_ss_fe <= 0;
    spi nstate <= SPI IDLE;</pre>
  end
  else begin
    spi sck old <= spi sck syn;
    spi_sck_re \leftarrow ((spi_sck_old == 1'b0) \&\& (spi_sck_syn == 1'b1));
    spi sck fe \leftarrow ((spi sck old == 1'b1) && (spi sck syn == 1'b0));
    spi_ss_old <= spi_ss_syn;</pre>
    spi ss fe \leftarrow ((spi ss old == 1'b1) && (spi ss syn == 1'b0));
    case (spi cstate)
      SPI_IDLE : begin
        spi cntr <= 0;
        spi cmd <= 0;
        spi addr <= 0;
        spi_wdata <= 0;
        spi_dumm <= 0;
        if (spi_ss_fe)
          spi_nstate <= SPI_CMD;</pre>
        else
           spi_nstate <= SPI_IDLE;</pre>
      end
      SPI CMD : begin
        if (spi cntr < 8) begin
```

);

```
if (spi sck re) begin
      spi cmd <= {spi cmd[6:0], spi mosi};</pre>
      spi_cntr <= spi_cntr + 1;</pre>
      spi_nstate <= SPI_CMD;</pre>
    end
  end
  else begin
    spi_cntr <= 0;</pre>
    spi nstate <= SPI ADDR;</pre>
  end
end
SPI ADDR : begin
  if (spi_cntr < 32) begin
    if (spi_sck_re) begin
      spi_addr <= {spi_addr[30:0], spi_mosi};</pre>
      spi cntr <= spi cntr + 1;</pre>
      spi_nstate <= SPI_ADDR;</pre>
    end
  end
  else begin
    spi cntr <= 0;
    if (spi cmd == 1'b1)
      spi_nstate <= SPI_DUMM;</pre>
    else
      spi nstate <= SPI WDATA;
  end
end
SPI_WDATA : begin
  if (spi cntr < 32) begin
    if (spi_sck_re) begin
      spi wdata <= {spi wdata[30:0], spi mosi};</pre>
      spi_cntr <= spi_cntr + 1;</pre>
      spi nstate <= SPI WDATA;
    end
  end
  else begin
    spi_cntr <= 0;</pre>
    spi_nstate <= SPI_DUMM;</pre>
  end
end
SPI_RDATA : begin
  if (spi_cntr < 32) begin</pre>
    if (spi_sck_fe) begin
      spi miso <= spi rdata[31-spi cntr];</pre>
      spi cntr <= spi cntr + 1;</pre>
```

```
spi nstate <= SPI RDATA;</pre>
         end
         else if (spi_sck_re) begin
           spi_miso <= 0;
         end
      end
      else begin
         spi_cntr <= 0;</pre>
         spi nstate <= SPI STAT;</pre>
      end
    end
    SPI DUMM : begin
      if (spi_cntr < 8) begin</pre>
         if (spi_sck_re) begin
           spi_dumm <= {spi_dumm[6:0], 1'b0};</pre>
           spi cntr <= spi cntr + 1;</pre>
           spi_nstate <= SPI_DUMM;</pre>
         end
      end
      else begin
         spi cntr <= 0;
         if (spi cmd == 1'b1)
           spi_nstate <= SPI_RDATA;</pre>
         else
           spi_nstate <= SPI_STAT;</pre>
      end
    end
    SPI_STAT : begin
      if (spi cntr < 8) begin
         if (spi_sck_re) begin
           spi_miso <= spi_stat[7-spi_cntr];</pre>
           spi_cntr <= spi_cntr + 1;</pre>
           spi nstate <= SPI STAT;</pre>
         end
      end
      else begin
        spi_cntr <= 0;</pre>
         spi_nstate <= SPI_IDLE;</pre>
      end
    end
    default: spi_nstate <= spi_cstate;</pre>
  endcase
end
```

end

```
always_ff @(negedge axi_clk, negedge axi_rstn) begin : axi_current_state
  if (!axi_rstn) begin
    axi cstate <= AXI IDLE;</pre>
  end
  else begin
    axi_cstate <= axi_nstate;</pre>
  end
end
always_ff @(posedge axi_clk, negedge axi_rstn) begin : axi_next_state
  if (!axi rstn) begin
    axi_awvalid <= 0;</pre>
    axi awaddr <= 0;
    axi awprot <= 0;
    axi_wvalid <= 0;</pre>
    axi_wdata <= 0;</pre>
    axi wstrb <= 0;
    axi bready <= 0;
    axi araddr <= 0;
    axi arprot <= 0;
    axi_arvalid <= 0;</pre>
    axi rready <= 0;
    spi rdata <= 0;
    spi_stat <= 0;
    axi_nstate <= AXI_IDLE;</pre>
  end
  else begin
    case (axi_cstate)
      AXI IDLE : begin
        axi_awvalid <= 0;</pre>
        axi awaddr <= 0;
        axi awprot <= 0;
        axi_wvalid <= 0;</pre>
        axi_wdata <= 0;</pre>
        axi_wstrb <= 0;</pre>
        axi_bready <= 0;</pre>
        axi araddr <= 0;
        axi arprot <= 0;
        axi_arvalid <= 0;</pre>
        axi_rready <= 0;</pre>
        if (spi cstate == SPI IDLE)
          axi nstate <= AXI CMD;</pre>
```

```
else
    axi nstate <= AXI IDLE;</pre>
end
AXI_CMD : begin
  spi_rdata <= 0;</pre>
  spi_stat <= 0;</pre>
  if (spi cstate > SPI CMD) begin
    if (spi_cmd == 1)
       axi nstate <= AXI RADDR;</pre>
    else
       axi nstate <= AXI WADDR;</pre>
  end
end
AXI_RADDR : begin
  if (spi_cstate > SPI_ADDR) begin
    axi araddr <= spi addr;</pre>
    axi_arvalid <= 1;</pre>
    if (axi arready == 1)
       axi_nstate <= AXI_RDATA;</pre>
    else
       axi nstate <= AXI RADDR;</pre>
  end
end
AXI RDATA : begin
  if (axi rvalid == 1) begin
    spi_rdata <= axi_rdata;</pre>
               <= axi_rresp;
    spi stat
    axi_rready <= 1;</pre>
    axi nstate <= AXI IDLE;</pre>
  end
  else
    axi_nstate <= AXI_RDATA;</pre>
end
AXI WADDR : begin
  if (spi cstate > SPI WDATA) begin
    axi_awaddr <= spi_addr;</pre>
    axi_awvalid <= 1;</pre>
    if (axi_awready == 1)
       axi_nstate <= AXI_WDATA;</pre>
    else
       axi_nstate <= AXI_WADDR;</pre>
  end
end
AXI_WDATA : begin
  if (spi cstate > SPI WDATA) begin
```

```
axi_wdata <= spi_wdata;</pre>
           axi_wvalid <= 1;</pre>
           if (axi_wready == 1)
              axi_nstate <= AXI_WRESP;</pre>
           else
              axi_nstate <= AXI_WDATA;</pre>
         end
       end
       AXI_WRESP : begin
         if (axi_bvalid == 1) begin
           spi_stat <= axi_bresp;</pre>
           axi_bready <= 1;</pre>
           axi_nstate <= AXI_IDLE;</pre>
         end
         else
           axi_nstate <= AXI_WRESP;</pre>
       end
       default: axi_nstate <= axi_cstate;</pre>
    endcase
  end
end
```

endmodule

10.3.3. HerzelRegs

```
import axi pkg::*;
module HerzelRegs #(
  parameter NF = 11
) (
 // CLK&RST
  input
                                      rstn
  input
                                      clk
 // REGS
  output logic
                     [NF-1:0][31:0] freq_arr_o
  output logic
                                      en_cordic_o
  input
                                      valid angel i ,
  input
                                      valid cordic i,
  input
                      [NF-1:0]
                                     valid herzel i,
  input
                      [NF-1:0][31:0] data_arr_i
  output logic
                               [31:0] num_samp_o
  output logic
                               [31:0] samp_freq_o
  output logic
                                      reset all o
 output logic
                                     reset h o
 // AXI
 input axi lite mosi
                                     axio i
 output axi lite miso
                                     axii o
);
localparam FREQ BA = 32'h1000 0000;
localparam DATA_BA = 32'h2000_0000;
// addres map of regs and default value
logic [31:0] version ; // RW 0x0000_0000
logic [31:0] debug ; // RW 0x0000_0004
logic [31:0] num_samp ; // RW 0x0000_000C
logic [31:0] samp freq ; // RW 0x0000 0010
logic [31:0] en_cordic ; // RW 0x0000_0014
logic [31:0] status ; // R 0x0000 0018
logic [31:0] reset_all ; // RW 0x0000_001C
logic [31:0] reset_h ; // RW 0x0000_0020
logic [NF-1:0][31:0] freq ; // RW 0x1000_0000
logic [NF-1:0][31:0] data ; // R  0x2000 0000
always comb begin
 num samp o = num samp
                                     ;
  samp freq o = samp freq
                                     ;
```

```
en_cordic_o = en_cordic[0]
  status
                = 0
  status[0]
               = valid_angel_i
  status[1]
               = valid_cordic_i
 status[2] = &valid_herzel_i
  reset_all_o = reset_all[0]
  reset h o
                = reset h[0]
 for (int i=0; i<NF; i=i+1) begin
   freq arr o[i] = freq[i];
  end
end
typedef enum {
 IDLE,
 RADDR,
 RDATA,
 WADDR,
 WDATA,
 WRESP
} state;
state curr_state;
state next state;
always_ff @(negedge clk, negedge rstn) begin
 if (!rstn) begin
   curr_state <= IDLE;</pre>
  end
 else begin
   curr state <= next state;</pre>
 end
end
always ff @(posedge clk, negedge rstn) begin
 if (!rstn) begin
 version <= 32'h2904_2023;</pre>
 debug <= 32'hF0F0_F0F0;</pre>
 num_samp <= 32'h0001_86A0;
  samp freq <= 32'h0003 0D40;</pre>
 en_cordic <= 32'h0000_0000;
  reset_all <= 32'h0000_0000;
  reset_h <= 32'h0000_0000;
  freq
           <= 32'h0000 0000;
  data <= 32'h0000 0000;
```

```
next state <= IDLE;</pre>
end else begin
  case (curr state)
    IDLE : begin
      if (status[2]) begin
        for (int i=0; i<NF; i=i+1) begin
           data[i] = data arr i[i];
        end
      end
      axii o.awready <= 0;
      axii o.wready <= 0;
      axii_o.bvalid <= 0;</pre>
      axii_o.arready <= 0;</pre>
      axii_o.rdata <= 0;</pre>
      axii o.rresp <= 0;
      axii o.rvalid <= 0;
      axii_o.bresp
                      <= 0;
      if (axio i.arvalid)
        next_state <= RADDR;</pre>
      else if (axio i.awvalid)
        next state <= WADDR;</pre>
      else
        next_state <= IDLE ;</pre>
    end
    RADDR: begin
      axii_o.arready <= 1;</pre>
      next state <= RDATA;</pre>
    end
    RDATA: begin
      axii o.rvalid <= 1;</pre>
      if (axio i.araddr[31:28] == 0) begin
        case (axio_i.araddr)
           32'h0000 0000: axii o.rdata <= version ;
           32'h0000 0004: axii o.rdata <= debug
           32'h0000 000C: axii o.rdata <= num samp ;
           32'h0000_0010: axii_o.rdata <= samp_freq;</pre>
           32'h0000_0014: axii_o.rdata <= en_cordic;</pre>
           32'h0000_0018: axii_o.rdata <= status
           32'h0000_001C: axii_o.rdata <= reset_all;</pre>
           32'h0000 0020: axii o.rdata <= reset h ;
           default: axii_o.rresp <= 2'h3;</pre>
        endcase
      end else if (axio_i.araddr[31:28] == 1) begin
        for (int i=0; i<NF; i=i+1) begin
           if (axio i.araddr == (FREQ BA + 4*i)) begin
```

```
axii o.rdata <= freq[i];</pre>
      end
    end
  end else if (axio_i.araddr[31:28] == 2) begin
    for (int i=0; i<NF; i=i+1) begin
      if (axio i.araddr == (DATA BA + 4*i)) begin
        axii o.rdata <= data[i];</pre>
      end
    end
  end else begin
    axii_o.rresp <= 2'h3;
  end
  if (axio_i.rready)
    next_state <= IDLE;</pre>
    next_state <= RDATA;</pre>
end
WADDR: begin
  axii_o.awready <= 1;</pre>
  next state <= WDATA;</pre>
end
WDATA: begin
  if (axio_i.wvalid) begin
    axii o.wready <= 1;</pre>
    if (axio i.awaddr[31:28] == 0) begin
      case (axio_i.awaddr)
        32'h0000 0000: version <= axio i.wdata;
        32'h0000_0004: debug <= axio_i.wdata;
        32'h0000 000C: num samp <= axio i.wdata;
        32'h0000 0010: samp freq <= axio i.wdata;
        32'h0000 0014: en cordic <= axio i.wdata;
        32'h0000_001C: reset_all <= axio_i.wdata;</pre>
        32'h0000 0020: reset_h <= axio_i.wdata;
        default: axii o.bresp <= 2'h3;</pre>
      endcase
    end else if (axio i.awaddr[31:28] == 1) begin
      for (int i=0; i<NF; i=i+1) begin
        if (axio i.awaddr == (FREQ BA + 4*i)) begin
           freq[i] <= axio i.wdata;</pre>
        end
      end
    end else begin
      axii_o.bresp <= 2'h3;</pre>
    end
  end
```

```
if (axio_i.wvalid)
           next_state <= WRESP;</pre>
         else
           next_state <= WDATA;</pre>
       end
      WRESP: begin
         axii_o.bvalid <= 1;</pre>
         if (axio_i.bready)
           next_state <= IDLE;</pre>
         else
           next_state <= WRESP;</pre>
       end
       default: next_state <= curr_state;</pre>
    endcase
  end
end
endmodule
```

10.3.4. Angel

```
module Angel #(
  parameter NF = 11
)(
  input
                                      rstn
  input
                                      clk
  input
                                      en
  output logic
                                      valid
                      [NF-1:0][63:0] k arr i , // (20.44)
  input
  input
                               [63:0] ang_coef_i, // (20.44)
  output logic signed [NF-1:0][63:0] angel_o // (20.44)
);
logic
        [7 :0] indx ;
logic signed [63:0] mul a; // (20.44)
logic signed [63:0] mul b; // (20.44)
logic signed [63:0] mul_c; // (20.44)
assign mul a = ang coef i ;
assign mul b = (indx < NF) ? k arr i[indx] : 0;</pre>
mult sign #(
  . DW
        (64),
  .INT1 I(20),
  .INT2_I(20),
  .INT3 O(20)
) u_mult_sign (
  .a_in (mul_a),
  .b in (mul b),
 .c_out(mul_c),
  .c_ful( )
);
always_ff @(posedge clk, negedge rstn) begin
    if (!rstn) begin
      valid <= 0;
      angel_o <= 0;
      indx
           <= 0;
    end
    else if (en && !valid) begin
      if (indx < NF) begin</pre>
        angel o[indx] <= mul c ;</pre>
        indx
                      \leq indx + 1;
      end
```

```
else begin
    valid <= 1;
    end
    end
end
end</pre>
```

10.3.5. Cordic

```
module Cordic #(
  parameter NF = 11
)(
  // CLK&RST
  input
                                    rstn ,
  input
                                    clk,
  // CTRL
  input
                                    en
  output logic
                                    valid,
  // DATA
  input
              signed [NF-1:0][63:0] ang_i, // (20.44)
  output logic signed [NF-1:0][63:0] cos_o, // (32.32)
  output logic signed [NF-1:0][63:0] sin o, // (32.32)
  output logic signed [NF-1:0][63:0] alpha // (32.32)
);
typedef enum {
  IDLE,
  INIT,
  QUAD ,
  CALC ,
  MULC,
  PRIVC,
  ALPHA,
  MULS,
  PRIVS,
  NEXT,
 VALID
} state;
state curr_state;
state next state;
logic signed [63:0] PI = 64'h00003 243F6A8885A; // (20.44)
logic signed [63:0] PI2 = 64'h00001_921FB54442D; // (20.44)
logic signed [63:0] COEF_DEF = 64'h00000_9B74EDA8436; // (20.44)
logic signed [63:0] ZERO = 64'h0;
logic signed [63:0] ang ; // (20.44)
logic signed [63:0] cos ; // (20.44)
logic signed [63:0] sin ; // (20.44)
logic signed [63:0] atan ; // (20.44)
logic
       [8 :0] indx0;
```

```
logic
        [8 :0] indx1;
logic [1:0] quad;
logic signed [63:0] mul_a; // (20.44)
logic signed [63:0] mul_b; // (20.44)
logic signed [63:0] mul_c; // (20.44)
assign mul_a = COEF_DEF;
mult sign #(
  . DW
        (64),
  .INT1 I(20),
  .INT2_I(20),
  .INT3_0(32)
) u_mult_sign (
 .a_in (mul_a),
  .b_in (mul_b),
 .c_out(mul_c),
  .c_ful( )
);
always_ff @(negedge clk, negedge rstn) begin
  if (!rstn) begin
    curr state <= IDLE;</pre>
  end
  else begin
    curr_state <= next_state;</pre>
  end
end
always ff @(posedge clk, negedge rstn) begin
  if (!rstn) begin
    cos_o <= 0;
    sin o <= 0;
    alpha <= 0;
    valid <= 0;
    ang <= 0;
    cos <= 64'h00001_00000000000;
    sin <= 64'h00000 00000000000;
    indx0 <= 0;
    indx1 \leftarrow 0;
    quad <= 0;
    mul_b <= 0;
    next state <= IDLE;</pre>
  end
```

```
else begin
  case (curr_state)
    IDLE : begin
      if (en)
        next_state <= INIT;</pre>
      else
        next state <= IDLE;</pre>
    end
    INIT : begin
      ang <= ang_i[indx0];</pre>
      next state <= QUAD;</pre>
    end
    QUAD : begin
      if (ang > PI) begin
        ang <= ang - PI;
        quad <= 2'b10 ;
      end
      else if (ang > PI2) begin
        ang <= ang - PI2;
        quad <= 2'b01 ;
      end
      else begin
        quad <= 2'b00;
      end
      next_state <= CALC;</pre>
    end
    CALC: begin
      if (indx1 < 45) begin
        if (ang[63] == 0) begin
          cos <= cos - (sin >>> indx1);
          sin <= sin + (cos >>> indx1);
          ang <= ang - atan
        end
        else begin
          cos <= cos + (sin >>> indx1);
          sin <= sin - (cos >>> indx1);
          ang <= ang + atan
        end
        indx1 <= indx1 + 1;
      if (indx1 < 45)
        next_state <= CALC;</pre>
      else
        next state <= MULC;</pre>
    end
```

```
MULC : begin
  if (quad == 2'b10) begin
    mul_b <= cos;</pre>
  end
  else if (quad == 2'b01) begin
    mul_b <= sin;</pre>
  end
  else begin
    mul_b <= cos;</pre>
  end
  next state <= PRIVC;</pre>
end
PRIVC : begin
  if (quad == 2'b10) begin
    cos_o[indx0] <= ZERO - mul_c;</pre>
  end
  else if (quad == 2'b01) begin
    cos_o[indx0] <= ZERO - mul_c;</pre>
  end
  else begin
    cos_o[indx0] <= mul_c;</pre>
  end
  next_state <= ALPHA;</pre>
end
ALPHA: begin
  alpha[indx0] <= cos_o[indx0] <<< 1;</pre>
  next_state <= MULS;</pre>
end
MULS : begin
  if (quad == 2'b10) begin
    mul b <= sin;
  end
  else if (quad == 2'b01) begin
    mul b <= cos;
  end
  else begin
    mul_b <= sin;</pre>
  end
  next_state <= PRIVS;</pre>
end
PRIVS : begin
  if (quad == 2'b10) begin
     sin_o[indx0] <= ZERO - mul_c;</pre>
  else if (quad == 2'b01) begin
```

```
sin o[indx0] <= mul c;</pre>
        end
        else begin
          sin_o[indx0] <= mul_c;</pre>
        end
        next_state <= NEXT;</pre>
      end
      NEXT : begin
        if (indx0 < NF) begin
          cos <= 64'h00001 00000000000;
                <= 64 h00000 000000000000;
          indx0 <= indx0 + 1
          indx1 <= 0
                                         ;
        end
        if (indx0 < NF - 1)
          next state <= INIT;</pre>
        else
          next_state <= VALID;</pre>
      end
      VALID : begin
        valid <= 1;
        next state <= VALID;</pre>
      end
      default: next state <= curr state;</pre>
    endcase
  end
end
always comb begin
  case (indx1)
    0
           : atan = 64'h00000 C90FDAA2217; // atanh(2^{-0})
    1
           : atan = 64'h00000_76B19C1586F; // atanh(2^{-1})
    2
           : atan = 64'h00000 3EB6EBF2590; // atanh(2^(-2))
    3
           : atan = 64'h00000 1FD5BA9AAC3; // atanh(2^(-3 ))
    4
           : atan = 64'h00000 0FFAADDB968;
                                             // atanh(2^(-4))
    5
                                             // atanh(2^(-5))
           : atan = 64'h00000 07FF556EEA6;
                                             // atanh(2^(-6 ))
    6
           : atan = 64'h00000_03FFEAAB777;
    7
           : atan = 64'h00000_01FFFD555BC;
                                             // a tanh(2^{-7})
    8
           : atan = 64'h00000 00FFFFAAAAE;
                                             // atanh(2^(-8 ))
    9
           : atan = 64'h00000 007FFFF5555;
                                             // atanh(2^{-9})
           : atan = 64'h00000_003FFFFEAAB;
    10
                                            // atanh(2^(-10))
                                             // atanh(2^(-11))
    11
           : atan = 64'h00000 001FFFFFD55;
           : atan = 64'h00000_000FFFFFFAB; // atanh(2^{-12})
    12
    13
           : atan = 64'h00000 0007FFFFFF5; // atanh(2^{-13})
           : atan = 64'h00000 0003FFFFFFF; // atanh(2^(-14))
    14
```

```
atanh(2^(-15))
    15
           : atan = 64'h00000 000200000000;
                                              //
           : atan = 64'h00000 000100000000;
                                              //
                                                  atanh(2^(-16))
    16
                                                  atanh(2^(-17))
    17
           : atan = 64'h00000 000080000000;
                                              //
    18
           : atan = 64'h00000 00004000000;
                                              //
                                                  atanh(2^(-18))
    19
           : atan = 64'h00000_000020000000;
                                              //
                                                  atanh(2^(-19))
    20
           : atan = 64'h00000 000010000000;
                                              //
                                                  atanh(2^{-20})
    21
           : atan = 64'h00000 000008000000;
                                              //
                                                  atanh(2^(-21))
           : atan = 64'h00000_00000400000;
    22
                                              //
                                                  atanh(2^{-22})
    23
           : atan = 64'h00000_00000200000;
                                              //
                                                  atanh(2^{-23})
    24
           : atan = 64'h00000 000001000000;
                                              //
                                                  atanh(2^{-24})
    25
           : atan = 64'h00000 00000080000;
                                              //
                                                  atanh(2^(-25))
           : atan = 64'h00000 00000040000;
                                              //
                                                  atanh(2^{-26})
    26
           : atan = 64'h00000 00000020000;
    27
                                              //
                                                  atanh(2^{-27})
           : atan = 64'h00000 00000010000;
                                              //
                                                  atanh(2^{-28})
    28
    29
           : atan = 64'h00000 00000008000;
                                              //
                                                  atanh(2^(-29))
    30
           : atan = 64'h00000 00000004000;
                                              //
                                                  atanh(2^{-30})
           : atan = 64'h00000_00000002000;
    31
                                              //
                                                  atanh(2^{-31})
                                                  atanh(2^{-32})
    32
           : atan = 64'h00000 00000001000;
                                              //
    33
           : atan = 64'h00000_00000000800;
                                              //
                                                  atanh(2^{-33})
           : atan = 64'h00000 00000000400;
    34
                                              //
                                                  atanh(2^{-34})
                                              //
                                                  atanh(2^{-35})
    35
           : atan = 64'h00000 00000000200;
           : atan = 64'h00000 00000000100;
                                              //
                                                  atanh(2^{-36})
    36
    37
           : atan = 64'h00000_000000000080;
                                              //
                                                  atanh(2^{-37})
                                                  atanh(2^{-38})
    38
           : atan = 64'h00000 00000000040;
                                              //
    39
           : atan = 64'h00000 000000000020;
                                              //
                                                  atanh(2^{-39})
    40
           : atan = 64'h00000 00000000010;
                                              //
                                                  atanh(2^{-40})
    41
           : atan = 64'h00000 00000000008;
                                              //
                                                  atanh(2^{-41})
                                                  atanh(2^{-42})
    42
           : atan = 64'h00000_00000000004;
                                              //
    43
           : atan = 64'h00000 000000000002;
                                              //
                                                  atanh(2^{-43})
                                                  atanh(2^{-44})
           : atan = 64'h00000 00000000001;
    default: atan = 64'h00000 000000000000;
  endcase
end
```

endmodule

10.3.6. DataScale

```
module DataScale (
  // CLK&RST
  input
                             rstn ,
  input
                             clk ,
  // CTRL
  input
                             enable,
  output logic
                             valid,
  // DATA
  input
                     [7 :0] data_i, // (8.0)
  output logic signed [63:0] data_o // (32.32)
);
logic [7 :0] SCALE COEF = 8'h0D; // 13/256 (0.8)
logic [15:0] data m; // (8.8)
logic enable_syn;
logic enable_old;
logic enable_re ;
assign data_o = {24'h0, data_m[15:0], 24'h0};
resync data #(
  .NUM STAGE(2)
) u_resync_enable (
  .rstn (rstn
                    ),
 .clk (clk
                    ),
 .data i(enable
 .data_o(enable_syn)
);
always_ff @(negedge clk, negedge rstn) begin
  if (!rstn) begin
   valid
          <= 0;
   data m
             <= 0;
   enable_old <= 0;
   enable_re <= 0;
  end
  else begin
   enable_old <= enable_syn;</pre>
   enable re <= ((enable old == 1'b0) && (enable syn == 1'b1));
   if (enable re) begin
```

```
valid <= enable ;
  data_m <= SCALE_COEF * data_i;
end
else begin
  valid <= 0;
  data_m <= 0;
end

end
end
end</pre>
```

10.3.7. Herzel

```
module Herzel #(
  parameter NF = 11,
  parameter DW = 64
)(
  // CLK&RST
  input
                                         rstn
  input
                                         clk
  // CTRL
  input
                                         en
  output logic
                       [NF-1:0]
                                         valid
  // data_i
                                [31 : 0] ns i , // (32.0)
  input
  input
                                [DW-1:0] ns coef i, // (32.32)
  input
                 signed [NF-1:0][DW-1:0] alpha i , // (32.32)
  input
                 signed [NF-1:0][DW-1:0] cW_re_i , // (32.32)
  input
                 signed [NF-1:0][DW-1:0] cW_im_i , // (32.32)
                               [DW-1:0] data_i , // (32.32)
  input
                 signed
  output logic unsigned [NF-1:0][31 :0] data_o // (16.16)
);
typedef enum {
  CALC,
  MULR,
  NORMR,
  GRADR,
  MULI,
  NORMI,
  GRADI,
 VALID
} state;
state curr state;
state next state;
logic signed [NF-1:0][DW-1:0] vm1 ; // (32.32)
logic signed [NF-1:0][DW-1:0] vm2; // (32.32)
logic signed [NF-1:0][DW-1:0] data; // (32.32)
logic
                     [31 :0] indx; // (32.32)
logic signed [NF-1:0][DW-1:0] mul_a; // (32.32)
logic signed [NF-1:0][DW-1:0] mul b; // (32.32)
logic signed [NF-1:0][DW-1:0] mul c; // (32.32)
```

```
logic
               en r
logic [DW-1:0] data r
logic
               mul en
logic
               mul_start;
logic
               mul_busy ;
logic [NF-1:0] mul_valid;
genvar gvar;
generate
  for (gvar = 0; gvar < NF; gvar = gvar + 1) begin : herzel</pre>
    mult sign clk #(
           (DW ),
      . DW
      .INT1_I(DW/2),
      .INT2_I(DW/2),
      .INT3_0(DW/2)
    ) u mult sign clk(
      .rstn (rstn
                             ),
      .clk (clk
                             ),
      .en (mul_start
                             ),
      .a in (mul a[gvar]
                             ),
      .b_in (mul_b[gvar]
                             ),
      .valid(mul valid[gvar]),
      .c_out(mul_c[gvar]
    );
  end
endgenerate
always_ff @(negedge clk, negedge rstn) begin
  if (!rstn) begin
    curr_state <= CALC;</pre>
  end
  else begin
    curr state <= next state;</pre>
  end
end
always_ff @(posedge clk, negedge rstn) begin
  if (!rstn) begin
    en r <= 0;
    data r <= 0;
    valid <= 0;
    data_o <= 0;</pre>
    vm1
          <= 0;
    vm2
          <= 0;
    data <= 0;
```

```
indx \langle = 0;
  next state <= CALC;</pre>
end
else begin
  if (en) begin
    en_r <= 1;
    data r <= data i;</pre>
  end
  if (&mul_valid || next_state == VALID) begin
    case (curr state)
       CALC: begin
         if (en_r) begin
            if (indx < ns_i) begin</pre>
              for (int i=0;i<NF;i++) begin</pre>
                vm1[i] <= data_r + mul_c[i] - vm2[i];</pre>
                vm2[i] <= vm1[i];</pre>
              end
              indx <= indx + 1;
            end
            en r <= 0;
            data_r <= 0;</pre>
         end
         if (indx < ns_i)</pre>
            next state <= CALC;</pre>
         else
            next_state <= MULR;</pre>
       end
       MULR : begin
         data <= mul c - vm2;</pre>
         next_state <= NORMR;</pre>
       end
       NORMR : begin
         data <= mul c;</pre>
         next state <= GRADR;</pre>
       end
       GRADR : begin
         for (int i=0;i<NF;i++)</pre>
            data_o[i] <= mul_c[i][DW/2+16-1:DW/2-16];</pre>
         next_state <= MULI;</pre>
       end
       MULI : begin
         data <= mul_c;</pre>
         next_state <= NORMI;</pre>
       end
       NORMI : begin
```

```
data <= mul c;</pre>
           next state <= GRADI;</pre>
        end
        GRADI : begin
           for (int i=0;i<NF;i++)</pre>
             data_o[i] <= data_o[i] + mul_c[i][DW/2+16-1:DW/2-16];</pre>
           next state <= VALID;</pre>
        end
        VALID : begin
          for (int i=0;i<NF;i++)</pre>
             valid[i] <= 1;</pre>
           next state <= VALID;</pre>
        end
        default: next_state <= curr_state;</pre>
      endcase
    end
  end
end
always ff @(posedge clk, negedge rstn) begin
  if (!rstn) begin
    mul_a <= 0;
    mul_b
              <= 0;
    mul en <= 0;
    mul start <= 0;
    mul busy <= 0;
  end
  else begin
    if (en) begin
      mul_en <= 1;
    if (!mul_busy && (next_state != VALID) && mul_en) begin
      mul_start <= 1;</pre>
      mul busy <= 1;
    end
    else begin
      mul_start <= 0;</pre>
    end
    if (&mul_valid) begin
      mul busy <= 0;
    end
    case (curr_state)
      CALC: begin
        mul a <= alpha i;</pre>
```

```
mul_b <= vm1;</pre>
       end
       MULR : begin
         mul_a <= vm1;</pre>
         mul_b <= cW_re_i;</pre>
       end
       NORMR : begin
         mul_a <= data;</pre>
         for (int i=0;i<NF;i++)</pre>
            mul_b[i] <= ns_coef_i;</pre>
       end
       GRADR : begin
         mul_a <= data;</pre>
         mul_b <= data;</pre>
       end
       MULI : begin
         mul_a <= vm1;</pre>
         mul_b <= cW_im_i;</pre>
       end
       NORMI : begin
         mul_a <= data;</pre>
         for (int i=0;i<NF;i++)</pre>
            mul_b[i] <= ns_coef_i;</pre>
       end
       GRADI : begin
         mul_a <= data;</pre>
         mul_b <= data;</pre>
       end
       default: begin
         mul_a \leftarrow 0;
         mul b <= 0;
       end
    endcase
  end
end
endmodule
```

10.3.8. mult_sign

```
module mult sign #(
 parameter DW = 32, //
 parameter INT1 I = 32, // (32.0)
 parameter INT2 I = 32, // (32.0)
 parameter INT3_0 = 32 // (32.0)
 input signed [DW-1 :0] a_in , // (INT1_I.FRQ1_I)
 input signed [DW-1 :0] b_in , // (INT2_I.FRQ2_I)
 output signed [DW-1 :0] c_out, // (INT3_0.FRQ3_0)
 output signed [DW*2-1:0] c ful // (INT3 0.FRQ3 0)
);
localparam FRQ1_I = DW - INT1_I; //
localparam FRQ2 I = DW
                         - INT2 I; //
localparam FRQ3_0 = DW - INT3_0; // 16
localparam INT3 = INT1_I + INT2_I; // 20
localparam FRQ3 = DW - INT3_0; // 44
logic signed [DW*2-1:0] c; // (INT3.FRQ3)
assign c = a_in * b_in;
assign c_out = \{c[DW*2-1], c[DW*2-INT3+INT3 O-2:DW*2-INT3], c[DW*2-INT3-INT3]\}
1:DW*2-INT3-FRQ3 0]};
assign c ful = c;
endmodule
```

11.Список литературы

- 1. Мирошников Б. Н. Методы управления фотоэлектрическими параметрами фоторезисторов на основе PbS для импульсных оптикоэлектронных систем: дис. канд. тех. наук. М., 2016. 206 с.
- 2. Fixed-Point Division. [Электронный ресурс] URL: https://projectf.io/posts/division-in-verilog/ (дата обращения: 20.05.2023).
- 3. Дайнеко Д. Реализация CORDIC-алгоритма на ПЛИС. [Электронный ресурс] URL: https://kit-e.ru/fpga/cordic/ (дата обращения: 20.05.2023).
- 4. Алгоритм Гёрцеля. [Электронный ресурс] URL: https://ru.dsplib.org/content/goertzel/goertzel.html (дата обращения: 20.05.2023).
- 5. ГОСТ Р 59606-2021. Оптика и фотоника. Устройства фотоприёмные второго и последующих поколений. Методы измерений фотоэлектрических параметров и определения характеристик. 12 октября 2021 г. N 132-ст.
- 6. Booth Multipliers in Verilog 2001. [Электронный ресурс] URL: https://github.com/MorrisMA/Booth_Multipliers.git (дата обращения: 20.05.2023).