# Σχεδιασμός Συστημάτων VLSI 2022

## Εργασία 5


## Ενότητα Α:

- 1)Δεν πρόλαβα να το υλοποιήσω, αλλά θα έφτιαχνα Full-Adder,Half-Adder και με τον συνδυασμό τους(ως components) μαζί με λογικές πύλες θα γινόταν ο πολλαπλασιασμός.
- 2) Οι διαφορές είναι ότι ο κώδικας από το cosimulation είναι πολύ μεγαλύτερος, με πολλά περισσότερα, processes και χρήση έτοιμων components.


#### ΧΩΡΙΣ PRAGMA

Οι κώδικες είναι στα αρχεία c\_multiplier.cpp,multiplier\_tb.cpp.


Simulation: Σωστά αποτελέσματα



Synthesis:



### CoSimulation:




# 3)ME PRAGMA

Ο κώδικας είναι στο pragma\_c\_multiplier.cpp.

Δεν υπάρχει διαφορά με το unroll=1 και αν είχαμε το 3 έβγαζε error ότι δεν μπορεί να πραγματοποιηθεί το store αφού έχει περιορισμένα ports. Με pipeline II=1 δεν έχουμε καμία διαφορά στις μετρήσεις.

Καλύτερα αποτελέσματα για cyclic factor=3 dim=2. Ίδια είναι

### και τα αποτελέσματα για block factor=3 dim=2



Οποιοσδήποτε άλλος τρόπος δεν μπορούσε να επιφέρει καλύτερα αποτελέσματα.


Η διαφορά με τα προηγούμενα vhdl files, είναι ότι σε αυτό έχουμε περισσότερα αντίγραφα addresses, τα οποία λογικά παράγονται εξαιτίας της παραλληλοποίησης που επιλέξαμε.

### Ενότητα Β:


### **ΧΩΡΙΣ PRAGMA**

Οι κώδικες βρίσκονται στα αρχεία c\_multiplier\_8.cpp, multiplier\_tb\_8.cpp.


Simulation: Όλα λειτουργούν σωστά.



# Synthesis:



#### CoSimulation:



#### **ME PRAGMA**

Ο κώδικας είναι στο pragma\_c\_multiplier\_8.cpp.

Στο unroll έχουμε το ίδιο error με πριν. Η βέλτιστη λύση με την μικρότερη καθυστέρηση είναι με cyclic factor=8 dim=2. Ουσιαστικά χωρίζουμε τον πίνακα σε μικρότερα arrays(8) και στις δυο διαστάσεις, με την διαδικασία της κυκλικής τοποθέτησης και με αυτά εκτελούμε την σχεδίαση των πολλαπλών αρχιτεκτονικών που επιθυμούμε.

