

Sesión 2: DPC++ avanzadoCarlos García Sánchez

Conoce de la mano de expertos oneAPI La solución para programadores de Intel







Agenda

- DPC++ básico
- Selección Device
- Manejo datos: Buffers y USM
- Ejec. y kernel schedule
- Sub-Groups







OBJETIVO

Introducir Data Parallel C++, la estructura de código y conceptos clave para conseguir que escribir código rápidamente!!





Crecimiento de cargas de trabajo especializadas


Variedad de hardware

No hay lenguaje de programación común o API

No existen herramientas en todas las plataformas

Cada plataforma requiere adaptar el software









ONEAPI INICIATIVA INDUSTRIAL ALTERNATIVA A SOLUCIÓN DE ÚNICO PROVEEDOR


Un lenguaje basado en estándares, DPC++, basado en C++ y SYCL

Potentes API diseñadas para acelerar funciones de dominio específico

Interfaz hardware a bajo nivel para proporcionar una capa de abstracción favorable a su adopción por los fabricantes

Estándar abierto para promover el apoyo de la comunidad y la industria

Permite la reutilización de código en diferentes arquitecturas y proveedores



Visit oneapi.com for more details







DPC++ básico





```
#include <CL/sycl.hpp>
using namespace sycl;

#define dpc_r access::mode::read
#define dpc_w access::mode::write
#define dpc_rw access::mode::read_write
```





1. Creación buffer y

DPC++ BÁSICO

```
int main() {
    float A[1024], B[1024], C[1024];
       buffer<float, 1> bufA { A, range<1> {1024} };
                                                                     usando punteros del host
       buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```





```
int main() {
    float A[1024], B[1024], C[1024];
    {
        buffer<float, 1> bufA { A, range<1> {1024} };
        buffer<float, 1> bufB { B, range<1> {1024} };
       buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```





```
int main() {
    float A[1024], B[1024], C[1024];
        buffer<float, 1> bufA { A, range<1> {1024} };
       buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```

2. Creación cola y emission del trabajo a la cola del dispositivo





```
int main() {
    float A[1024], B[1024], C[1024];
       buffer<float, 1> bufA { A, range<1> {1024} };
       buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```

3. Creación de accessors read/write: permite identificar dependencias de datos entre kernels consecutivos o acceso a los buffers desde el host





```
int main() {
    float A[1024], B[1024], C[1024];
        buffer<float, 1> bufA { A, range<1> {1024} };
        buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```

4. Suma de vectores mediante el kernel con la tarea encolada parallel_for.

Esquema lambda para expresar la ejeccuión paralela en los work-items





```
int main() {
    float A[1024], B[1024], C[1024];
        buffer<float, 1> bufA { A, range<1> {1024} };
        buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for<class vector add>(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```

En SYCL 1.2.1 se require incluir el nombre del la función lambda

Con el flag -fsyclunnamed-lambda se puede eliminar el requisito





```
int main() {
    float A[1024], B[1024], C[1024];
        buffer<float, 1> bufA { A, range<1> {1024} };
       buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get_access<dpc_r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```

El **range** define el espacio de iteraciones





```
int main() {
    float A[1024], B[1024], C[1024];
        buffer<float, 1> bufA { A, range<1> {1024} };
        buffer<float, 1> bufB { B, range<1> {1024} };
        buffer<float, 1> bufC { C, range<1> {1024} };
        queue q;
        q.submit([&](handler& h) {
            auto A = bufA.get access<dpc r>(h);
            auto B = bufB.get access<dpc r>(h);
            auto C = bufC.get access<dpc w>(h);
            h.parallel for(range<1> {1024}, [=](id<1> i) {
                C[i] = A[i] + B[i];
            });
        });
    for (int i = 0; i < 1024; i++)
        std::cout << "C[" << i << "] = " << C[i] << std::endl;
```

Cada iteración (work-item) tiene identificadores id (i) distintos







```
h.single task(
  [=](){
    // kernel function is executed EXACTLY once on a SINGLE work-item
h.parallel for(
  range<3>(1024,1024,1024), // using 3D in this example
  [=] (id<3> myID) {
    // kernel function is executed on an n-dimensional range (NDrange)
});
h.parallel for (
  nd range<3>({1024,1024,1024},{16,16,16}), // using 3D in this example
  [=] (nd item<3> myID) {
    // kernel function is executed on an n-dimensional range (NDrange)
h.parallel for work group (
 range<2>(1024,1024),
                             // using 2D in this example
  [=] (group<2> grp) {
    // kernel function is executed once per work-group
});
grp.parallel for work item(
  range<1>(1024)
[=](h item<1> myItem) {
                             // using 1D in this example
}); // kernel function is executed once per work-item
```

Basic data parallel

Explicit ND-Range

Hierarchical parallelism





Selección del Device





SELECCIÓN DE UN CUSTOM DEVICE

El código siguiente muestra la heurística para un device_selector específico.
 El dispositivo seleccionado prioriza un dispositivo GPU porque la clasificación de enteros devuelta es mayor que para la CPU u otro acelerador

```
#include <CL/sycl.hpp>
using namespace cl::sycl;
class my_device_selector : public cl::sycl::device_selector {
public:
 int operator()(const cl::sycl::device &Device) const override {
   int rating:
   if (dev.is_gpu() & (dev.get_info<info::device::name>().find("Intel") != std:string::npos))
      rating=3;
    else if (dev.is qpu()) rating=2;
    else if (dev.is_cpu()) rating=1;
    return rating;
int main() {
 my_device_selector selector;
 queue q(selector);
 std::cout << "Device: " << q.get_device().get_info<info::device::name>() << std:endl;</pre>
```





SELECCIÓN DE UN CUSTOM DEVICE

El código siguiente muestra la heurística para un device_selector específico.
 El dispositivo seleccionado prioriza un dispositivo GPU porque la clasificación de enteros devuelta es mayor que para la CPU u otro acelerador

```
#include <CL/sycl.hpp>
using namespace cl::sycl;
class my device selector public cl::sycl::device selector {
public
 int operator()(const cl::sycl::device &Device) const override {
   int rating:
   if (dev.is_gpu() & (dev.get_info<info::device::name>().find("Intel") != std:string::npos))
      rating=3;
   else if (dev.is_gpu()) rating=2;
   else if (dev.is_cpu()) rating=1;
   return rating;
int main() {
 my_device_selector selector;
 std::cout << "Device: " << q.get_device().get_info<info::device::name>() << std:endl;
```





SELECCIÓN DE UN CUSTOM DEVICE

El código siguiente muestra la heurística para un device_selector específico.
 El dispositivo seleccionado prioriza un dispositivo GPU porque la clasificación de enteros devuelta es mayor que para la CPU u otro acelerador

```
#include <CL/sycl.hpp>
using namespace cl::sycl;
class my device selector public cl::sycl::device selector {
public
 int operator()(const cl::sycl::device &Device) const override {
   if (dev.is gpu() & (dev.get info<info::device::name>().find("Intel") != td:string::npos))
      rating=3:
   else if (dev.is_gpu()) rating=2;
   else if (dev.is_cpu()) rating=1;
   retum rating,
int main() {
 my_device_selector selector;
 std::cout << "Device: " << q.get_device().get_info<info::device::name>() << std:endl;
```





EJECUCIÓN ASÍNCRONA

- Una aplicación SYCL contiene dos partes:
 - Código Host
 - Un grafo de ejecuciones de los kernel
- La ejecución independiente se produce excepto en aquellos puntos de sincronización necesario
 - El código de host envía trabajo, se crea grafo de dependencias
 - El grafo de ejecución y los movimientos de datos necesarios se efectúa de forma asíncrona desde el host, manejado por el runtime SYCL





EJECUCIÓN ASÍNCRONA

Host Ejecución host


Encola kernel en grafo y continúa

```
main.cpp:
```

```
#include <iostream>
int main() {
    const size_t array_size = 16;
    int data[array_size];
        buffer<int, 1> resultBuf{ data, range<1>{array_size} };
        queue q;
        q.submit([&](handler& h) {
            auto resultAcc = resultBuf.get access<access::mode::write>(h);
            h.parallel_for(range<1>{array_size}, [=](id<1> i) {
                resultAcc[i] = static cast<int>(i.get(0));
      <del>-});</del>-});
    for( int i = 0; i < array_size; i++ ) {</pre>
        std::cout << "data[" << i << "] = " << data[i] << std::endl;
    return 0;
```

Graph

Grafo se ejecuta de forma asíncrona por el programa ppal








EJECUCIÓN ASÍNCRONA


```
int main() {
auto R = range<1>{ num };
buffer<int> A{ R }, B{ R }; //Create Buffers A and B
queue Q; //Create a device queue
Q.submit([&](handler& h) {//Submit Kernel 1
  auto out = A.get_access<access::mode::write>(h); //Accessor for buffer A
  h.parallel_for(R, [=](id<1>idx) {
                                                                                    kernel1
    out[idx] = idx[0]; ); );
Q.submit([&](handler& h) { //This task will wait till the first queue is complete
 auto out = A.get_access<access::mode::write>(h); //Accessor for buffer A
                                                                                    kernel2
  h.parallel for(R, [=](id<1>idx) {
    out[idx] = idx[0]; ); );
Q.submit([&](handler& h)
auto out = B.get_access<access::mode::write>(h); //Accessor for buffer B
                                                                                    kernel3
  h.parallel for(R, [=](id<1>idx) {
    out[idx] = idx[0]; ); );
Q.submit([&](handler& h) //This task will wait till kernel 2 and 3 are complete
  auto in = A.get_access<access::mode::read>(h);
  auto inout = B.get_access<access::mode::read_write>(h);
                                                                                     kernel4
  h.parallel_for(R, [=](id<1>idx)
    inout[idx] *= in[idx]; }); });
  // And the following is back to device code
  auto result = B.get access<access::mode::read>();
  for (int i=0; i<num; ++i) std::cout << result[i] << "\n";
 return 0;
```



HANDS ON CODING

- Acceder a <u>Intel DevCloud</u>
- Jupyter Notebook: <u>Essentials of Data</u>
 Parallel C++
 - Para actualizar los Jupyter Notebooks ejecutar el script: /data/oneapi_workshop/get_jupyter_notebooks.sh
- Iniciar sesión en <u>Intel DevCloud</u>: **UUID** recibido por mail










HANDS ON CODING

- Acceder a Intel DevCloud
- Jupyter Notebook: <u>Essentials of Data</u>
 <u>Parallel C++</u>
 - 02: Program structure










Manejo datos





- Históricamente, los modelos de memoria compartida proporcionan una vista única de la memoria
 - Los dispositivos aceleradores (por ejemplo, GPU integradas) comparten memoria con una CPU host
 - Los aceleradores discretos tienen sus propias memorias locales separados de la de la CPU como se ve en la figura








Manejo de multiples memorias

Movimiento explícito de datos: control complejo pero tedioso y propenso

a errores



 Movimiento de datos implícito: el runtime es responsable de transferir los datos necesarios






Tres abstracciones

- Memoria compartida unificada (Unified Shared Memory USM)
 - Fácil integración que están familiarizados con C++
- Búfer
 - Plantilla en matrices 1D, 2D y 3D
 - No se accede directamente al búfer: mediante descriptores de acceso (*accessors*)
- Imágenes
 - Incluye soporte especial para el formato de imágenes





MODELO DE MEMORIA



Memoria Global:

- Accesible por todos los work-ítems en todos los work-groups
- Las lecturas y escrituras pueden cachearse
- Perdura entre invocaciones de kernels





MODELO DE MEMORIA

- Acceso a la memoria & Consistencia
 - La aplicación que se ejecuta host puede usar buffer para asignar memoria en el espacio de memoria global
 - Para acceder a los datos de los búferes dentro de un kernel, el usuario debe crear un objeto de descriptor de acceso (accessor)
 - Read-only/write-only/read-write
 - atomic






Cualquier variable definida dentro del **parallel_for** se almacena en mem. privada del device



MODELO DE MEMORIA

- Manejo de memoria entre host y devices
 - El almacenamiento y el acceso a la memoria se separan a través de búferes y descriptores de acceso







```
#include <CL/sycl.hpp>
#include<array>
using namespace sycl;
constexpr int N = 42;
int main() {
 queue Q;
 std::array<int,N> host array;
 int *device array = malloc device<int>(N, Q);
 for (int i = 0; i < N; i++)
 host array[i] = N;
 // We will learn how to simplify this example later
 Q.submit([&] (handler &h) {
  // copy hostArray to deviceArray
  h.memcpy(device array, &host array[0], N * sizeof(int));
 });
 Q.wait();
 Q.submit([&](handler &h) {
  h.parallel for (N, [=] (id<1> i) { device array[i]++; });
 });
 Q.wait();
 Q.submit([&](handler &b
   // copy deviceArray back to hostArray
  h.memcpy(&host array[0], device array, N * sizeof(int));
  });
 Q.wait();
 free (device array, Q);
 return 0;
```

Movimiento de datos explícito



- Unified Shared Memory (USM)
 - Sólo en DPC++ (no forma parte de la especificación SYCL 1.2.1)
 - Requiere soporte hw para espacio de direcciones virtuales unificadas


Туре	Description	Accessible on host?	Accessible on device?	Located on
device	Allocations in device memory	*	✓	device
host	Allocations in host memory	√	√	host
shared	Allocations shared between host and device	√	√	Can migrate between host and device





Visión de la USM


- Desarrolladores puede hacer referencia al mismo objeto de memoria en el código del host y del dispositivo mediante Unified-Shared-Memory
- Puntero a la memoria que facilitar la adopción de computación heterogénea







Manejo de memoria entre host y devices require la definición de los buffers y accessors: **sincronización requerida**







- Unified Shared Memory
 - Sigue la sintaxis tipo C++/C

```
constexpr int N = 42;
queue Q;

// Allocate N floats

// C-style
float *f1 = static_cast<float*>(malloc_shared(N*sizeof(float),Q));

// C++-style
float *f2 = malloc_shared<float>(N, Q);

// C++-allocator-style
usm_allocator<float, usm::alloc::shared> alloc(Q);
float *f3 = alloc.allocate(N);

// Free our allocations
free(f1, Q.get_context());
free(f2, Q);
alloc.deallocate(f3, N);
```





- SYCL proporciona un modelo de abstracción para la memoria: buffer
 - Dependencias de datos entre *kernels* de forma elegante
- Pero...
 - Reemplazar todos los punteros y los arrays por buffers en un programa C++ puede ser una tarea tediosa para los programadores
- USM es una alternativa al esquema de punteros en DPC++
 - Simplifica portabilidad en el acelerador
 - Proporciona al programador el nivel de control deseado
 - Complementario al modelo con buffers





```
#include <CL/sycl.hpp>
using namespace sycl;
constexpr int N = 42;
int main() {
  queue Q;
                                                                   USM (malloc)
  int *host array = malloc host<int>(N, Q);
  int *shared array = malloc shared<int>(N, Q);
  for (int i = 0; i < N; i++) {
   // Initialize hostArray on host
   host array[i] = i;
  // We will learn how to simplify this example later
                                                                   shared_array
  Q.submit([&](handler &h) {
     h.parallel for(N, [=](id<1> i) {
         // access sharedArray and hostArray on device
                                                              Acceso explícito en
         shared array[i] = host array[i] + 1;
       });
                                                                       el device
   });
  Q.wait();
  for (int i = 0; i < N; i++) {
   // access sharedArray on host
   host_array[i] = shared_array[i];
 free(shared array, Q);
  free(host array, Q);
  return 0;
```





USM

```
constexpr int N = 42;
queue Q;
std::array<int,N> host array;
int *device array = malloc device<int>(N, Q);
for (int i = 0; i < N; i++)
  host array[i] = N;
Q.submit([&](handler& h) {
  // copy hostArray to deviceArray
→ h.memcpy(device array, &host array[0], N * sizeof(int));
});
Q.wait(); // needed for now (we learn a better way later)
Q.submit([&](handler& h) {
  h.parallel for(N, [=](id<1> i) {
    device array[i]++;
  });
});
Q.wait(); // needed for now (we learn a better way later)
Q.submit([&](handler& h) {
  // copy deviceArray back to hostArray
h.memcpy(&host array[0], device array, N * sizeof(int));
Q.wait(); // needed for now (we learn a better way later)
free (device array, Q);
```

```
constexpr int N = 42;
queue Q;
int* host array = malloc host<int>(N, Q);
int* shared array = malloc shared<int>(N, Q);
for (int i = 0; i < N; i++)
  host array[i] = i;
O.submit([&](handler& h) {
 h.parallel for(N, [=] (id<1> i) {
    // access sharedArray and hostArray on device
   shared array[i] = host array[i] + 1;
  });
});
Q.wait();
free (shared array, Q);
free (host array, Q);
```






Exec. & Kernel schedule





Cómo las Command Groups declaran las dependencias (in-order queue)




Ejecución no puede Solaparse si hay tareas con dependencias





 Cómo las Command Groups declaran las dependencias (out-oforder queue)




```
constexpr int N = 42;
queue Q;
int *data1 = malloc shared<int>(N, Q);
int *data2 = malloc shared<int>(N, Q);
auto e1 = Q.parallel for (N,
           [=](id<1>i) { data1[i] = 1; });
auto e2 = Q.parallel for (N,
            [=](id<1>i) { data2[i] = 2; });
auto e3 = Q.parallel for(range{N}, {e1, e2},
            [=](id<1> i) { data1[i] += data2[i]; });
Q.single task(e3, [=]() {
  for (int i = 1; i < N; i++)
    data1[0] += data1[i];
 data1[0] /= 3;
});
Q.wait();
assert (data1[0] == N);
```





 Cómo las Command Groups declaran las dependencias (out-oforder queue)




```
constexpr int N = 42;
queue Q;
int *data1 = malloc shared<int>(N, Q);
int *data2 = malloc shared<int>(N, Q);
auto e1 = Q parallel for (N,
            [=](id<1>i) { data1[i] = 1; });
auto e2 = Q.parallel fo
                            data2[i] = 2; ));
auto e3 = Q.parallel for (range\{N\}, \{e1, e2\},
             [=](id<1> i) { data1[i] += data2[i]; });
Q.single task(e3, [=]() {
  for (int i = 1; i < N; i++)
    data1[0] += data1[i];
  data1[0] /= 3;
});
Q.wait();
assert (data1[0] == N);
```





 Como las Command Groups declaran las dependencias (out-oforder queue)



depends_on() método interno a un command group también disponible

(consultar: <u>Unified Shared Memory (intel.com)</u>)




```
constexpr int N = 42;
queue Q;
int *data1 = malloc shared<int>(N, Q);
int *data2 = malloc shared<int>(N, Q);
auto e1 = Q.parallel for (N,
           [=](id<1>i) { data1[i] = 1; });
auto e2 = Q.parallel for(N,
            [=](id<1>i) { data2[i] = 2; });
auto e3 = Q.parallel for(range{N}, {e1, e2},
            [=] (id<1> i) { data1[i] += data2[i]; });
Q.single task(e3, [=]() {
  for (int i = 1; i < N; i++)
    data1[0] += data1[i];
  data1[0] /= 3;
});
Q.wait();
assert(data1[0] == N);
```



HANDS ON CODING

- Acceder a <u>Intel DevCloud</u>
- Jupyter Notebook: <u>Essentials of Data</u>
 Parallel C++
 - 03: DPCPP Unified Shared Memory










Sub-groups








Vocabulario DPC++ sigue y extiendo el modelo CUDA, OpenCL, SYCL.





 Las funciones kernels son invocadas con la clase ND-Range.



ND-Range





Work-item

Representa una estanacia individual de la función kernel

Work-group

 Todo el espacio de iteración se divide en grupos más pequeños denominados work-groups, work-item dentro de un work-group se planifican en una sola unidad de cómputo (Compute Unit-CU) del hw


Sub-group

 Un subconjunto de work-items dentro de un work-group se ejecuta simultáneamente, y puede mapearse en un vector hw (DPC++)




Danysoft
Haciendo visible lo invisible

- SYCL (concurrentemente) proporciona work-groups
 - work-items pueden agruparse en single items (1D)
 - ... pero
 - work-groups pueden ser 3D (o 2D)
 - work-subgroup (solo en DPC++) nos dan la opción 2D (útil en espacios 3D)



Sub-group




Work-group






¿CÓMO SE MAPEA EN EL HW (INTEL GEN11 GRAPHICS)?







- Un subconjunto de work-items en un workgroup puede asignarse al hardware vectorial
- ¿Por qué usar subgrupos?
 - Los work-items de un sub-group pueden comunicarse directamente mediante operaciones shuffle, sin operaciones con memoria explícitas
 - Los work-items de un subgrupo pueden sincronizarse mediante barreras de subgrupo y garantizar la coherencia de la memoria mediante vallas de memoria de subgrupos
 - Los work-items de un subgrupo tienen acceso operaciones colectivas a nivel de subgrupos, lo que proporciona una rápida implementación de patrones paralelos comunes



Work-group





- Sub-Groups
 - El identificador de la clase sub_groups se puede obtener con el nd_item usando get_sub_group()
 - Una vez disponible en manejador del sub-group, más información está disponible e incluso se pueden hacer operaciones shuffle o collectivas

```
h.parallel_for(nd_range<1>(N,B), [=](nd_item<1> item) {
    ONEAPI::sub_group sg = item.get_sub_group();
    // KERNEL CODE
});
```





- El manejador del subgroup puede solicitar información extra:
 - get_local_id() devuelve el índice del work-item con el subgrupo
 - get_local_range() devuelve el tamaño del sub-grupo
 - get_group_id() devuelve el índice el sub-grupo
 - get_group_range() devuelve el número del sub-grupo con el workgroup asociado

```
Device: Intel(R) Gen9
sub_group id: 0 of 4, size=16
sub_group id: 3 of 4, size=16
sub_group id: 1 of 4, size=16
sub_group id: 2 of 4, size=16
```





- Op. Colectivas Sub-Group
 - Las funciones colectivas proporcionan la implementación de patrones paralelos comunes
 - Proporcionan implementaciones eficientes como la función incremento

```
h.parallel_for(nd_range<1>(N,B), [=](nd_item<1> item) {
    ONEAPI::sub_group sg = item.get_sub_group();
    size_t i = item.get_global_id(0);


    /* Collectives */
    data[i] = reduce(sg, data[i], std::plus<>());
    // data[i] = reduce(sg, data[i], std::maximum<>());
    // data[i] = reduce(sg, data[i], std::minimum<>());
    // data[i] = reduce(sg, data[i], std::minimum<>());
});
```



HANDS ON CODING

- Acceder a <u>Intel DevCloud</u>
- Jupyter Notebook: <u>Essentials of Data</u>
 Parallel C++
 - Para actualizar los Jupyter Notebooks ejecutar el script: /data/oneapi_workshop/get_jupyter_notebooks.sh
- Iniciar sesión en <u>Intel DevCloud</u>: **UUID** recibido por mail










HANDS ON CODING

- Acceder a <u>Intel DevCloud</u>
- Jupyter Notebook: <u>Essentials of</u>
 <u>Data Parallel C++</u>
 - 04: DPC++ Sub-groups







NOTICES & DISCLAIMERS

This document contains information on products, services and/or processes in development. All information provided here is subject to change without notice. Contact your Intel representative to obtain the latest forecast, schedule, specifications and roadmaps.

The products and services described may contain defects or errors known as errata which may cause deviations from published specifications. Current characterized errata are available on request. No product or component can be absolutely secure. Intel technologies' features and benefits depend on system configuration and may require enabled hardware, software or service activation. Learn more at intel.com, or from the OEM or retailer.

Software and workloads used in performance tests may have been optimized for performance only on Intel microprocessors. Performance tests, such as SYSmark and MobileMark, are measured using specific computer systems, components, software, operations and functions. Any change to any of those factors may cause the results to vary. You should consult other information and performance tests to assist you in fully evaluating your contemplated purchases, including the performance of that product when combined with other products. For more complete information visit www.intel.com/benchmarks.

INFORMATION IN THIS DOCUMENT IS PROVIDED "AS IS". NO LICENSE, EXPRESS OR IMPLIED, BY ESTOPPEL OR OTHERWISE, TO ANY INTELLECTUAL PROPERTY RIGHTS IS GRANTED BY THIS DOCUMENT. INTEL ASSUMES NO LIABILITY WHATSOEVER AND INTEL DISCLAIMS ANY EXPRESS OR IMPLIED WARRANTY, RELATING TO THIS INFORMATION INCLUDING LIABILITY OR WARRANTIES RELATING TO FITNESS FOR A PARTICULAR PURPOSE, MERCHANTABILITY, OR INFRINGEMENT OF ANY PATENT, COPYRIGHT OR OTHER INTELLECTUAL PROPERTY RIGHT.

Copyright ©, Intel Corporation. All rights reserved. Intel, the Intel logo, Xeon, Core, VTune, and OpenVINO are trademarks of Intel Corporation or its subsidiaries in the U.S. and other countries.

Optimization Notice

Intel's compilers may or may not optimize to the same degree for non-Intel microprocessors for optimizations that are not unique to Intel microprocessors. These optimizations include SSE2, SSE3, and SSSE3 instruction sets and other optimizations. Intel does not guarantee the availability, functionality, or effectiveness of any optimization on microprocessors not manufactured by Intel. Microprocessor-dependent optimizations in this product are intended for use with Intel microprocessors. Certain optimizations not specific to Intel microarchitecture are reserved for Intel microprocessors. Please refer to the applicable product User and Reference Guides for more information regarding the specific instruction sets covered by this notice.

Notice revision #20110804



ONEAPI RESOURCES Use Slideshow mode to click links



oneAPI Industry Initiative

oneAPI Initiative site Overview video [3.40]
oneAPI Industry Specification

Ecosystem Support

Data Parallel C++ (DPC++)

Videos

DPC++ Overview [3.41]
DPC++: Open Alternative for Cross-Architecture Development
Q&A - Intel Senior Fellow Geoff Lowney [12.05]
DPC++ open source project on Github
oneAPI Programming Guide

■ DPC++ book <u>4 preview chapters</u>


Intel® oneAPI Products

Includes domain-specific toolkits

- Intel® oneAPI Toolkits
 - Product Brief
 - Documentation
 - <u>Training</u>
 - Code Samples to get started (see domain-specific toolkits for their samples)
- Intel® DevCloud Test workloads, code & oneAPI tool on a variety of Intel® architecture - free-of-charge







Software





Contacto



Dirección

Avda. de la industria 4, edif. 1 28108 Alcobendas | Madrid | España



Teléfono

[+34] 91 663 8683



Correo:

info@danysoft.com



Sitio Web

www.danysoft.com/intel



