#### **Memorias Cache**

Estructura de Computadores Semana 15

#### Bibliografía:

[BRY16] Cap.6 Computer Systems: A Programmer's Perspective 3<sup>rd</sup> ed. Bryant, O'Hallaron. Pearson, 2016

Signatura ESIIT/C.1 BRY com

Transparencias del libro CS:APP, Cap.6

Introduction to Computer Systems: a Programmer's Perspective

Autores: Randal E. Bryant y David R. O'Hallaron

http://www.cs.cmu.edu/afs/cs/academic/class/15213-f15/www/schedule.html

#### Guía de trabajo autónomo (4h/s)

- **Lectura:** del Cap.6 CS:APP (Bryant/O'Hallaron)
  - Cache Memories (incl. *fully associative caches*)

- § 6.4 pp.650-669

- Writing Cache-Friendly Code

- § 6.5 pp.669-674

- Impact of Caches on Program Performance

- § 6.6 pp.675-684

- **Ejercicios:** del Cap.6 CS:APP (Bryant/O'Hallaron)
  - Probl. 6.9

§ 6.4.1, p.652

Probl. 6.10 – 6.11 § 6.4.2, p.660

■ Probl. 6.12 – 6.16 § 6.4.4, pp.664-666

Probl. 6.17 – 6.20 § 6.5, pp.672-675

Probl. 6.21

§ 6.6, p.679

#### Bibliografía:

[BRY16] Cap.6

Computer Systems: A Programmer's Perspective 3rd ed. Bryant, O'Hallaron. Pearson, 2016

Signatura ESIIT/C.1 BRY com

#### Memoria II: Cache

- Organización y Funcionamiento de la memoria cache
- Impacto de la cache en el rendimiento
  - Modelo de evaluación
  - La montaña de memoria
- Programación de código aprovechando la cache

#### Localidad (Recordatorio)


 Principio de localidad: Los programas tienden a usar datos e instrucciones con direcciones iguales o cercanas a las que han usado recientemente

#### Localidad temporal:




 Elementos referenciados recientemente probablemente serán referenciados de nuevo en un futuro próximo


#### ■ Localidad espacial:




 Elementos con direcciones cercanas tienden a ser referenciados muy juntos en el tiempo



#### **Conceptos Generales de Cache**




# Conceptos Generales de Cache: Acierto<sup>†</sup>



Se necesitan datos del bloque b

El bloque b está en cache: ¡Acierto!

# Conceptos Generales de Cache: Fallo



Se necesitan datos del bloque b

El bloque b no está en cache: iFallo!

El bloque b se capta de memoria

El bloque b se almacena en cache

- Política de colocación<sup>†</sup>: determina dónde va b
- Política de reemplazo<sup>†</sup>: determina qué bloque es desalojado<sup>†</sup> (víctima)

t cache miss [re]placement policy, evicted/victim block 8

# Conceptos Generales de Cache: 3 Tipos de Fallo de Cache (Recordatorio)

#### ■ Fallos en frío (obligados)

 Los fallos en frío ocurren porque la cache empieza vacía y esta es la primera referencia al bloque

#### Fallos por capacidad


 Ocurren cuando el conjunto de bloques activos (conjunto de trabajo) es más grande que la cache

#### Fallos por conflicto


- Mayoría caches limitan que los bloques a nivel k+1 puedan ir a pequeño subconjunto (a veces unitario) de las posiciones de bloque a nivel k
  - P.ej. Bloque i a nivel k+1 debe ir a bloque (i mod 4) a nivel k (corr. directa)
- Fallos por conflicto ocurren cuando cache nivel k suficientemente grande pero a varios datos les corresponde ir al mismo bloque a nivel k
  - P.ej. Referenciar bloques 0, 8, 0, 8, 0, 8, ... fallaría continuamente (ejemplo anterior con correspondencia directa)

#### **Memorias Cache**


- Las memorias cache son memorias pequeñas y rápidas basadas en SRAM gestionadas automáticamente por hardware
  - Retiene bloques de memoria principal accedidos frecuentemente
- La CPU busca los datos primero en caché
- Estructura típica del sistema:



#### Diseño moderno de CPU




## El aspecto que tiene realmente











Core i7-3960X



## El aspecto que tiene realmente (Cont.)




Dado† Procesador Intel Sandy Bridge

L1: 32KB Instrucciones + 32KB Datos

L2: 256KB

L3: 3-20MB

# Organización General de Cache (C, V, B, m†)



Indexar conjunto

• Si alguna línea tiene


#### Lectura de Cache

etiqueta coincidente  $V = 2^{v}$  líneas por conjunto • y es válida: Acierto • Localizar datos a partir del desplazamiento Dirección inicio<sup>†</sup> palabra: e bits c bits b bits m-1  $C = 2^c \text{ conj.}$ etiqueta índice despl.en conjunto bloque los datos empiezan en este desplazamiento etiqueta **B-1** 0 † Al haber dicho que 2<sup>b</sup> son bytes, y al haber bit válido B = 2<sup>b</sup> bytes por bloque

# Ej: Cache con Correspondencia Directa (V = 1)

Correspondencia directa: Una línea por conjunto


Suponer: tamaño bloque cache B=8 bytes



## Ej: Cache con Correspondencia Directa (V = 1)

Correspondencia directa: Una línea por conjunto


Suponer: tamaño bloque cache B=8 bytes



## Ej: Cache con Correspondencia Directa (V = 1)

Correspondencia directa: Una línea por conjunto

**Suponer: tamaño bloque cache B=8 bytes** 



Si etiqueta no coincide (= fallo): vieja línea desalojada y reemplazada

(nuevos datos y nueva etiqueta)

## Simulación cache correspondencia directa

e=1	c=2	b=1
X	XX	X

direcciones 4 bits (espacio direcnmto tam M=16 bytes) C=4 conjuntos, V=1 vía (bloq./conj.), B=2 bytes/bloque


Traza de direcciones (lecturas, un byte por lectura):

0	$[0000_2],$	fallo
1	$[0001_{2}],$	acierto
7	$[0111_2],$	fallo
8	$[1000_{2}^{-}],$	fallo
0	$[0000_{2}]$	fallo

	V	Etiq.	Bloque
Conj. 0	1	0	M[0-1]
Conj. 1	0		
Conj. 2	0		
Conj. 3	1	0	M[6-7]

## Cache Asociativa por Conjuntos de V vías (con V=2)

V = 2: Dos líneas por conjunto Suponer: tamaño bloque cache B=8 bytes




**C** conjuntos

## Cache Asociativa por Conjuntos de V vías (aquí V=2)

V = 2: Dos líneas por conjunto

Suponer: tamaño bloque cache B=8 bytes

Dirección de un short int:




desplazamiento dentro del bloque

## Cache Asociativa por Conjuntos de V vías (aquí V=2)

V = 2: Dos líneas por conjunto

Suponer: tamaño bloque cache B=8 bytes

Dirección de un short int:



short int (2 Bytes) está aquí

#### Si ninguna coincide o no válida (= fallo):

- Se escoge una línea del conjunto para desalojo y reemplazo
- Políticas de reemplazamiento: aleatoria, menos rec.uso (LRU), ...

# Simulación cache asociativa conjuntos 2-vías

e=2	c=1	b=1
XX	X	Х

direcciones 4 bits (M=16 bytes) C=2 conjuntos, V=2 vías (bloq./conj.), B=2 bytes/bloque

Traza de direcciones (lecturas, un byte por lectura):


0	$[0000_2],$	fallo
1	$[0001_2],$	acierto
7	$[01\underline{1}1_2],$	fallo
8	[10 <u>0</u> 0 <sub>2</sub> ],	fallo
0	$[0000_{2}]$	acierto

	V	Etiq.	Bloque
Conj. 0	1	00	M[0-1]
	1	10	M[8-9]
Conj. 1	1	01	M[6-7]
	0		

## ¿Qué hay de las escrituras?

#### Múltiples copias de los datos:

L1, L2, L3, Mem. principal, Disco bit válido bit sucio



#### ¿Qué hacer en acierto escritura?

- Write-through (escribir inmediatamente en la memoria) (Escritura directa)
- Write-back (diferir escritura hasta reemplazo de la línea) (Escritura diferida)
  - Cada línea caché necesita un bit sucio (=1 si línea difiere de bloque M)

#### ¿Qué hacer en fallo escritura?

- Write-allocate (cargar y actualizar línea en cache) (Asignación en Escritura)
  - Conveniente si van a haber más escrituras a ese bloque
- No-write-allocate (escribir directo a memoria, sin cargar en cache)

#### Usual

- Write-through + No-write-allocate
- Write-back + Write-allocate

(Escritura directa sin Asignación en Escritura)


(Post-Escritura con Asignación en Escritura)

# ¿Por qué indexar con los bits intermedios?

Correspondencia directa: Una línea por conjunto Suponer: tamaño bloque cache B=8 bytes Método estándar: Indexar con bits intermedios Dirección de un int: 0...01 100 e bits etiqueta localizar conjunto  $C = 2^{c} \text{ conj.}$ etiqueta 5 Método alternativo (hipotético): **Indexar con bits superiores** Dirección de un int: etiqueta 1...11 e bits 100 3 5 6 loc. conj.

# Ilustración de los métodos de indexación


- Memoria de 64 bytes
  - Direcciones de 6 bits
- Cache de 16B, corresp. directa
- T. bloque B=4 (⇒C=4 conj. ¿Por qué?)
- 2 bits etiq., 2 bits ind., 2 bits despl.



		0000xx
		0001xx
		0010xx
		0011xx
		0100xx
		0101xx
		0110xx
		0111xx
		1000xx
		1001xx
		1010xx
		1011xx
		1100xx
		1101xx
		1110xx
		1111xx
		2

## Indexado c/bits intermedios

- Direcciones de la forma TTSSBB
  - **TT** bits etiqueta
  - SS bits índice conjunto
  - BB bits desplazamiento bloque
- Hace buen uso de localidad espacial



		0000xx
		0001xx
		0010xx
		0011xx
		0100xx
		0101xx
		0110xx
		0111xx
		1000xx
		1001xx
		1010xx
		1011xx
		1100xx
		1101xx
		1110xx
		1111xx
		;

## Indexado c/bits superiores


- Direcciones de la forma SSTTBB
  - SS bits índice conjunto
  - TT bits etiqueta
  - BB bits desplazamiento bloque
- Programa con alta localidad espacial generaría muchos conflictos (fallos por conflicto)



		0000xx
		0001xx
		0010xx
		0011xx
		0100xx
		0101xx
		0110xx
		0111xx
		1000xx
		1001xx
		1010xx
		1011xx
		1100xx
		1101xx
		1110xx
		1111xx
		28

## Jerarquía de caches del Intel Core i7

#### **Paquete Procesador**



#### cache-i y cache-d L1:

32 KB, 8-vías, Acceso: 4 ciclos

#### cache unificada L2:

256 KB, 8-vías, Acceso: 10 ciclos

#### cache unificada L3:

8 MB, 16-vías,


Acceso: 40-75 ciclos

Tamaño de bloque: 64 B


en todas las caches

...pero el propio Intel prefiere Paquete

## Ejemplo: cache de datos L1 del Core i7



		Mr. arri
He	be,	Einary
0	0	0000
1	1	0001
2	2	0010
3	3	0011
0 1 2 3 4 5 6 7 8	0 1 2 3 4 5 6 7	0100
5	5	0101
6	6	0110
7	7	0111
8	8	1000
9	9	1001
A	10	1010
В	11 12	1011
A B C D		1100
D	13	1101
E	14 15	1110
F	15	1111
	-	·



despl. bloque: \_ bits indice conj.: \_ bits etiqueta: bits


Dirección de Pila: 0x00007f7262a1e010

despl. bloque: 0x??

indice conj.: 0x??

etiqueta: 0x??


## Ejemplo: cache de datos L1 del Core i7



		cimany Binary
He	be,	timary Binary
0 1 2 3 4 5 6 7 8	0	0000
1	1 2 3 4 5 6 7 8	0001
2	2	0010
3	3	0011
4	4	0100
5	5	0101
6	6	0110
7	7	0111
8	8	1000
9	9	1001
A	10	1010
В	11	1011
С	12	1100
A B C D	13	1101
E	14	1110
F	15	1111

2





despl. bloque: 6 bits indice conj.: 6 bits etiqueta: 35 bits



despl. bloque: 0x10


indice conj.: 0x0

etiqueta: 0x7f7262a1e


## Cache: resumen de políticas de colocación

- Organización (C,V,B,m)
  - La caché tiene  $2^c \times 2^v = 2^{c+v}$  líneas. Un bloque tiene  $2^b$  bytes. Una dirección física tiene m bits. La MP tiene  $2^m$  bytes ( $2^{m-b}$  bloques).
- Correspondencia directa
  - Bloque *i* de MP  $\Rightarrow$  línea *i* mod 2' de cache (L líneas= $2^{l}=2^{c+v}=2^{c}$  con v=0)
- Correspondencia totalmente asociativa
  - Bloque *i* de MP  $\Rightarrow$  cualquier línea de cache
- Correspondencia asociativa por conjuntos
  - Bloque *i* de MP  $\Rightarrow$  conjunto *i* mod  $2^c$  de cache (cualquier línea del conjunto)
- Consideraremos el "Ejemplo 1":
  - Tamaño de caché: 2K bytes. ⇒ c+v+b=11
  - 16 bytes por bloque.  $b=4 \Rightarrow c+v=7$ , 128 líneas en cache
  - Memoria principal máx: 256K bytes. ⇒ m=18, **16K bloques en MP**
  - (CxV=128, B=16, m=18), c+v=7, b=4, c+v+b=11, CxVxB=2K

- Correspondencia directa
  - Bloque i de MP ⇒ línea i mod 2¹ de caché.
  - A cada línea le corresponde sólo un subconjunto de bloques de MP.




Dirección de memoria principal:




- Identifica cada uno de los bloques de MP asociados a un mismo marco de bloque de caché
  - ✓ Simplicidad y bajo coste.
  - **×** Si dos o más bloques, utilizados alternativamente, corresponden al mismo marco de bloque ⇒ el índice de aciertos se reduce drásticamente.

- Correspondencia totalmente asociativa
  - Un bloque de MP puede residir en cualquier marco de bloque de caché.
  - Cuando se presenta una solicitud a la caché, todas las marcas se comparan <u>simultáneamente</u> para ver si el bloque está en la caché.



Dirección de memoria principal:




- ✓ Flexible. Permite cualquier combinación de bloques de MP en la caché. Elimina en gran medida conflictos entre bloques.
- Compleja y costosa de implementar (por la memoria asociativa).

# Cache: política de colocación


#### **■** Correspondencia asociativa por conjuntos

- La caché se subdivide en 2<sup>c</sup> conjuntos disjuntos
  - 2<sup>v</sup> marcos de bloque / conjunto
- Bloque *i* de MP  $\Rightarrow$  conjunto *i* mod 2° de caché. Dentro de ese conjunto puede estar en cualquier marco de bloque.
- Hay dos fases en el acceso a caché:
  - Selección directa del conjunto donde puede estar ese bloque.
  - Búsqueda asociativa (dentro del conjunto) de la marca.
- A la correspondencia asociativa por conjuntos con 2<sup>v</sup> marcos de bloque / conjunto también se le llama correspondencia asociativa de 2<sup>v</sup> vías.
  - La vía i está formada por todos los marcos de bloque de la caché que ocupan el lugar i-ésimo dentro de su conjunto.
  - Completar enunciado del Ejemplo 1 fijando v = 1, 2<sup>v</sup> = 2 vías.

# Cache: política de colocación



## Cache: política de colocación



c = 0 (1 conjunto)  $\Rightarrow$  corresp. totalmente asociativa.

c = n (1 marco de bloque / conjunto)  $\Rightarrow$  corresp. directa.

 $0 < c < n \Rightarrow$  se pretende reducir el coste de la totalmente asociativa manteniendo un rendimiento similar  $\Rightarrow$  es la técnica más utilizada.

✓ Resultados experimentales demuestran que un tamaño de conjunto de 2 a 16 marcos de bloque funciona casi tan bien como una corresp. totalmente asociativa con un incremento de coste pequeño respecto de la corresp. directa.

# Métricas para prestaciones de cache

#### Tasa de Fallo

- Fracción de referencias a memoria no encontradas en caché (fallos / accesos)
   = 1 tasa de acierto
- Valores típicos (en porcentaje):
  - 3-10% para L1
  - puede ser bastante pequeño (por ejemplo, <1%) para L2, dependiendo del tamaño, etc.
- **Tiempo en Acierto**<sup>†</sup> (tiempo de acceso en caso de acierto)
  - Tiempo para entregar una línea de cache al procesador
    - incluye el tiempo para determinar si la línea está en cache
  - Valores típicos :
    - 4 ciclos reloj para L1
    - 10 ciclos reloj para L2

#### Penalización por Fallo

- Tiempo adicional requerido debido a un fallo
  - típicamente 50-200 ciclos para M.principal (Tendencia: ¡aumentando!)

## Reflexionemos sobre esos valores

- **■** Enorme diferencia entre acierto y fallo
  - Podría llegar a 100x, si solo L1 y Memoria principal
- ¿Verosímil que 99% acierto es doble de bueno que 97%?
  - Considerar este ejemplo simplificado: tiempo en acierto cache de 1 ciclo penalización por fallo de 100 ciclos
  - Tiempo medio de acceso:

97% aciertos:  $1 \text{ ciclo} + 0.03 \times 100 \text{ ciclos} = 4 \text{ ciclos}$ 

99% aciertos: 1 ciclo + 0.01 x 100 ciclos = 2 ciclos

■ Por eso se usa "tasa de fallo" en lugar de "tasa de acierto"

# ¡Hora de juego!

Conectarse a:

https://swad.ugr.es > EC > Evaluación > Juegos

## Memoria II: Cache

- Organización y Funcionamiento de la memoria cache
- Impacto de la cache en el rendimiento
  - Modelo de evaluación
  - La montaña de memoria
- Programación de código aprovechando la cache

# Jerarquía de memoria

#### Parámetros que caracterizan cada nivel i

- Los dispositivos de almacenamiento (registros, memorias, discos y unidades de cinta), se caracterizan por:
  - Tiempo de acceso  $(t_i)$ :
    - Tiempo desde que se inicia una lectura hasta que llega la palabra deseada.
  - Tamaño de la memoria (s<sub>i</sub>):
    - Número de bytes, palabras, sectores, etc., que se pueden almacenar en el dispositivo de memoria.
  - Coste por bit o por byte  $(c_i)$ .
  - Ancho de banda  $(b_i)$ :
    - Velocidad a la que se transfiere información desde un dispositivo.
  - Unidad de transferencia (x<sub>i</sub>):
    - Tamaño de la unidad de información que se transfiere entre el nivel i y el i+1.

# Se verifica que:

$$t_i < t_{i+1}$$

$$C_i > C_{i+1}$$


$$b_i > b_{i+1}$$

$$X_i < X_{i+1}$$

# Jerarquía de memoria

#### ■ Propiedad de inclusión

- $M_1 \subset M_2 \subset M_3 \subset ... \subset M_n$
- Si una palabra se encuentra en  $M_i \Rightarrow$  copias de esa palabra también se encuentran en  $M_{i+1}$ ,  $M_{i+2}$ , ...,  $M_n$ .
- Sin embargo, una palabra almacenada en M<sub>i+1</sub> puede no estar en M<sub>i</sub>, y si es así, tampoco estará en M<sub>i-1</sub>, M<sub>i-2</sub>, ..., M<sub>1</sub>.



- Modelo de evaluación del rendimiento de una jerarquía de memoria (C. K. Chow, 1974\*)
  - Se asume que caches son inclusivas (  $\sum_{i=1}^{J} a_i = A_j$  )
    - y que compilador no reutiliza registros  $(A_0 = 0)$
  - Tasa de aciertos A; (hit ratio)
    - Porcentaje de información buscada que está en el nivel i.
    - En una jerarquía con *n* niveles:
      - $-A_{0}=0$
      - $-A_n=1$
    - *A<sub>i</sub>* depende de:
      - Capacidad del nivel  $i(s_i)$ .
      - Granularidad de la transferencia de información.
      - Estrategia de administración de memoria.

Tasa de fallos F<sub>i</sub>: (miss ratio)

$$- F_i = 1 - A_i$$
,  $i=0, ..., n$ .

- $F_0 = 1$
- $F_n = 0$
- <u>Tasa de aciertos específica del nivel i</u> a<sub>i</sub>:
  - Frecuencia de accesos con primer éxito al nivel i
  - Probabilidad de acceder con éxito a una información en nivel i y que esa información no se encuentre en los niveles 0 a i-1.

$$\sum_{i=1}^{n} a_i = 1$$

- Dado que la información de  $M_i$  está también en  $M_k$ , k > j:
  - $a_i = A_i A_{i-1}$ , i = 1, ..., n
  - $a_1 = A_1$
  - $a_n = 1 A_{n-1}$

- Los objetivos al diseñar una memoria con n niveles son:
  - $\odot$ Obtener un rendimiento cercano al de la memoria  $M_1$  (la más rápida).
  - ②Obtener un coste por bit cercano al de la memoria  $M_n$  (la más barata).

#### **①Rendimiento:**

- Cuantificable con el <u>tiempo medio</u> de acceso a la jerarquía  $(\overline{T})$ .

Tiempo de acceso efectivo al nivel i-ésimo de la jerarquía  $(T_i)$ :

$$\overline{T} = \sum_{i=1}^{n} a_i T_i$$

$$a_i = A_i - A_{i-1}$$

Sustituyendo  $a_i$  y  $T_i$ :

$$\overline{T} = \sum_{i=1}^{n} \left[ \left( A_{i} - A_{i-1} \right) \sum_{j=1}^{i} t_{j} \right] = \left( A_{1} - A_{0} \right) t_{1} + \left( A_{2} - A_{1} \right) \left( t_{1} + t_{2} \right) + \left( A_{3} - A_{2} \right) \left( t_{1} + t_{2} + t_{3} \right) + \\
+ \dots + \left( A_{n} - A_{n-1} \right) \left( t_{1} + t_{2} + t_{3} + \dots + t_{n} \right) = \\
= \left( A_{1} - A_{0} + A_{2} - A_{1} + A_{3} - A_{2} + \dots + A_{n} - A_{n-1} \right) t_{1} + \\
+ \left( A_{2} - A_{1} + A_{3} - A_{2} + \dots + A_{n} - A_{n-1} \right) t_{2} + \\
+ \left( A_{3} - A_{2} + \dots + A_{n} - A_{n-1} \right) t_{3} + \\
+ \dots + \left( A_{n} - A_{n-1} \right) t_{n} = \\
= \sum_{i=1}^{n} \left( A_{n} - A_{i-1} \right) t_{i} = \sum_{i=1}^{n} \left( 1 - A_{i-1} \right) t_{i} = \\
= \sum_{i=1}^{n} F_{i-1} t_{i}$$


#### ②Coste por bit:

– El coste por bit promedio c(n) de un sistema de n niveles es:

$$c(n) = \frac{\sum_{i=1}^{n} c_{i} s_{i}}{\sum_{i=1}^{n} s_{i}} + c_{0}$$
 coste total coste de interconexión entre niveles tamaño total

## Cache: modelo de evaluación

- Modelo aplicado a un sistema de solo 2 niveles (memoria cache y memoria principal).
  - $t_1 = t_c$ : tiempo de acceso de la memoria cache (*específico*).
  - $a_1 = A_1 = A$ : tasa de acierto (hit ratio) de la memoria cache.
  - $t_2 = t_m$ : tiempo de acceso a la memoria principal (específico).
  - Tiempo medio de acceso:



•  $\gamma$ : razón entre los tiempos de acceso a la MP y a la cache

$$\gamma = \frac{t_m}{t_C}$$

## Caché: modelo de evaluación

Eficiencia de un sistema que emplea memoria cache:

$$E = \frac{t_c}{\overline{T}}, \quad 0 < E \le 1$$

$$E = \frac{t_c}{At_c + (1 - A)(t_c + t_m)} = \frac{1}{A + (1 - A)\left(1 + \frac{t_m}{t_c}\right)} = \frac{1}{A + (1 - A)(1 + \gamma)} = \frac{1}{A + 1 - A + \gamma(1 - A)} = \frac{1}{1 + \gamma(1 - A)}$$

- E máxima cuando A=1 (todas las referencias en cache).
- $\gamma \uparrow \Rightarrow E \downarrow$ ;  $A \downarrow \Rightarrow E \downarrow$ . Interesa  $\gamma$  baja y A alta.
- Ejemplo:

• 
$$t_c = 15 \text{ ns}$$
  $\overline{T} = At_c + (1 - A)(t_c + t_m) = 0.9 \cdot 15 + 0.1 \cdot 115 = 25 \text{ns}$   
•  $t_m = 100 \text{ ns}$   
•  $A = 0.9$   $\gamma = \frac{t_m}{t_c} = \frac{100}{15} = 6.\hat{6}$   $E = \frac{1}{1 + \gamma(1 - A)} = \frac{1}{1 + 6.\hat{6} \cdot 0.1} = 0.6$ 

# Caché separada / unificada

#### Caches separadas de datos / instrucciones

- Es común particionar la caché en dos módulos diferentes:
  - Caché de datos.
    - La localidad de los datos no es tan buena como la de las instrucciones ⇒ la caché de datos es menos eficiente.
    - Es más compleja por la posibilidad de modificación de los datos.
    - ⇒ Muchos sistemas no admiten caché de datos.
  - Caché de instrucciones.
    - Es fácil que bucles y pequeñas rutinas entren totalmente en caché, permitiendo su ejecución sin necesidad de acceder a MP.
    - Se simplifica la caché, ya que es habitual que se prohíba escribir en las localizaciones donde se encuentran las instrucciones ⇒ caché de sólo lectura.
- ✓ Se pueden emitir direcciones de instrucción y dato a la vez, doblando el ancho de banda entre caché y procesador.
- ✓ Se puede optimizar cada caché por separado:
  - Diferentes capacidades, tamaños de bloque, asociatividades, etc.

# Caché separada / unificada

Las caches de instrucciones tienen menor frecuencia de fallos que las de datos.

¿Cuál tiene una frecuencia de fallos menos: una caché de instrucciones de 16 KB + una caché de datos de 16 KB o una caché unificada de 32 KB?

Frecuencia de fallos para la caché particionada:

53%·3,6%+47%·5,3% = 4,4%

Una caché unificada de 32 KB tiene una frecuencia de fallos similar (4,3%).

Tamaño	Instrucción sólo	Sólo datos	Unificada
0,25 KB	22,2 %	26,8 %	28,6 %
0,50 KB	17,9 %	20,9 %	23,9 %
1 KB	14,3 %	16,0 %	19,0 %
2 KB	11,6 %	11,8 %	14,9 %
4 KB	8,6 %	8,7 %	11,2 %
8 KB	5,8 %	6,8 %	8,3 %
16 KB	3,6 %	5,3 % :	5,9 %
32 KB	2,2 %	4,0 %	4,3 %
64 KB	1,4 %	2,8 %	2,9 %
128 KB	1,0 %	2,1 %	1,9 %
256 KB	0,9 %	1,9 %	1,6 %

Frecuencia de fallos para caches de distintos tamaños de sólo datos, sólo instrucciones, y unificadas. Los datos son para una cache asociativa de 2 vías utilizando reemplazo LRU con bloques de 16 bytes para un promedio de trazas de usuario/sistema en la VAX-11 y trazas de sistema en el IBM 370 [Hill 1987]. El porcentaje de referencias a instrucciones en estas trazas es aproximadamente del 53 por 100.

(Ver, sin embargo, las ventajas de la transparencia anterior).


## Caché: tamaño

#### Tamaños del bloque y de la caché

Para un tamaño de caché fijo: Aquí la localidad espacial ya **Ambos efectos** está aprovechada al máximo, pero el desaprovechamiento de localidad se de la localidad temporal compensan. sigue generando faltas. FREWENCIA La tasa de faltas disminuye al TAMAÑO DEL BLOQUE aumentar el tamaño Además: tamaño de del bloque, pues se bloque ↑↑ ⇒ tiempo de aprovecha mejor la Ŋ transferencia ↑ ⇒ MEDIO localidad espacial. LIEMPO tiempo promedio de Pero cuando tamaño acceso ↑ según el del bloque  $\uparrow \Rightarrow$  n° de producto frecuencia de bloques ↓ fallos × tiempo de penalización por fallos.

## Caché: tamaño

Para un tamaño de bloque fijo:



## Memoria II: Cache

- Organización y Funcionamiento de la memoria cache
- Impacto de la cache en el rendimiento
  - Modelo de evaluación
  - La montaña de memoria
- Programación de código aprovechando la cache

## La montaña de memoria

- Rendimiento de lectura (ancho de banda de lectura)
  - Número de bytes leídos de memoria por segundo (MB / s)
- Montaña de memoria: rendimiento de lectura medido en función de la localidad espacial y temporal.
  - Manera compacta de caracterizar el rendimiento del sistema de memoria.

# Función test para montaña memoria

```
long data[MAXELEMS]; /* Array global a recorrer */
/* test - Iterar sobre los primeros "elems" elementos
          del array "data" con paso de "stride",
         usando desenrollado de bucles x4
 */
int test(int elems, int stride) {
    long i, sx2=stride*2, sx3=stride*3, sx4=stride*4;
    long acc0 = 0, acc1 = 0, acc2 = 0, acc3 = 0;
    long length = elems, limit = length - sx4;
    /* Combinar 4 elementos a la vez */
    for (i = 0; i < limit; i += sx4) {</pre>
        acc0 = acc0 + data[i];
        acc1 = acc1 + data[i+stride];
        acc2 = acc2 + data[i+sx2];
       acc3 = acc3 + data[i+sx3];
    /* Terminar con los elementos restantes */
    for (; i < length; i++) {</pre>
        acc0 = acc0 + data[i];
    return ((acc0 + acc1) + (acc2 + acc3));
                               mountain/mountain.c
```

Llamar a test() con muchas combinaciones de elems v stride

Para cada elems y stride:


- 1. Llamar una vez a test() para calentar las caches
- 2. Llamar a test() otra vez y medir el rendimiento de lectura (MB/s)

Core i7 Haswell

32 KB cache-d L1

2.1 GHz

## La Montaña de Memoria



## Memoria II: Cache

- Organización y Funcionamiento de la memoria cache
- Impacto de la cache en el rendimiento
  - La montaña de memoria
- Programación de código aprovechando la cache

# Para escribir código amigable con cache

- Hacer que el caso más común vaya rápido
  - Centrarse en los bucles internos de las funciones básicas
- Minimizar los fallos en los bucles internos
  - Referencias repetidas a variables son buenas (localidad temporal)
  - Patrones de referencia de paso-1 son buenos (localidad espacial)

Idea clave: nuestra noción cualitativa de localidad se cuantifica a través de nuestra comprensión de las memorias caché

# Ejemplo: SimAquarium<sup>†</sup>

#### **Enunciado:**

- Calcular "centro masas" (posición promedio) de 1024 algas (array 32x32)
- Elementos del array son structs de 2 ints (2 x 4B)
  - Ignorar división final
  - Resto accesos registros

```
struct algae_position {
       int x;
       int y;
};
struct algae_position_grid[32][32];
int total_x = 0, total_y = 0;
int i, j;
                               p.673
               CS:APP 3rd Ed.
                      El resto de variables
```

#### Parámetros cache

- tamaño 2KB
- bloques 32B
- correspondencia directa

se mantienen en registros

# Ejemplo: SimAquarium

#### Cálculos:

- struct: 8B (2 ints)
- bloque: 4 structs (8B x 4 = 32B)
- fila: 32 struct = 8 bloques= 256B
- cache:  $2^{11} \div 2^5 = 64$  bloques = 8 filas = 2KB
- array: 32 filas (4x cache),256 bloques, 1K structs,8KB

#### Parámetros cache

- tamaño 2KB
- bloques 32B
- correspondencia directa

```
struct algae_position {
    int x;
    int y;
};

struct algae_position_grid[32][32];
int total_x = 0, total_y = 0;
int i, j;

    CS:APP 3<sup>rd</sup> Ed. p.673
```

# Disposición en memoria de arrays C (repaso)

- arrays C almacenados por filas (row-major order)
  - columnas en posiciones de memoria contiguas forman una fila
  - filas también contiguas, sin huecos entre ellas
- Avanzar por las columnas de una fila:

```
for (i = 0; i < N; i++)
sum += a[0][i];</pre>
```


- accede a elementos sucesivos
- aprovecha localidad espacial si tamaño bloque B > sizeof(aii) bytes,
  - tasa de fallo = sizeof(a<sub>ii</sub>) / B
- Avanzar por las filas de una columna:

```
for (i = 0; i < N; i++)
sum += a[i][0];</pre>
```

- accede a elementos distantes → ¡sin localidad espacial!
  - tasa de fallo = 1 (100%) en cuanto #cols N ≥ B / sizeof(a<sub>ij</sub>)

N x sizeof( $a_{ii}$ ) / B  $\geq 1$ 

```
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_x += grid[i][j].x;
  }
}
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_y += grid[i][j].y;
  }
}
</pre>
CS:APP 3<sup>rd</sup> Ed. p.674
```




Fallos por iteración del bucle interno:

1º

<u>2º</u>

Tamaño bloque = 32B (4 structs)

```
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_x += grid[i][j].x;
  }
}
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_y += grid[i][j].y;
  }
}
CS:APP 3<sup>rd</sup> Ed. p.674
```




### Fallos por iteración del bucle interno:

1º 2º 1

Tamaño fila (32 struct) >> Tamaño bloque = 32B (4 structs)

```
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_x += grid[i][j].x;
  }
}
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_y += grid[i][j].y;
  }
}
</pre>
CS:APP 3rd Ed. p.674
```




Fallos por iteración del bucle interno:

1º

<u>2º</u>

Tamaño bloque = 32B (4 structs)

```
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_x += grid[i][j].x;
  }
}
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_y += grid[i][j].y;
  }
}
CS:APP 3rd Ed. p.674</pre>
```




### Fallos por iteración del bucle interno:


<u>1º</u> <u>2º</u> 0.25

Tamaño struct (8B) x 4 = Tamaño bloque = 32B (4 structs)

```
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_x += grid[i][j].x;
    total_y += grid[i][j].y;
  }
}
CS:APP 3<sup>rd</sup> Ed. p.674
```

#### Bucle interno:





Fallos por iteración del bucle interno:


<u>1º</u>

Tamaño bloque = 32B (4 structs)

```
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_x += grid[i][j].x;
    total_y += grid[i][j].y;
  }
}
CS:APP 3<sup>rd</sup> Ed. p.674
```

#### Bucle interno:






#### Fallos por iteración del bucle interno:

<u>1º</u> 0.50

8B (str.) < 32B (blq.) < 256B (fila) Tamaño bloque = 32B (4 structs)

```
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_x += grid[i][j].x;
    total_y += grid[i][j].y;
  }
}
CS:APP 3<sup>rd</sup> Ed. p.674
```

Bucle interno:





Fallos por iteración del bucle interno:

<u>1º</u>

Tamaño bloque = 32B (4 structs)

```
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_x += grid[i][j].x;
    total_y += grid[i][j].y;
  }
}
CS:APP 3<sup>rd</sup> Ed. p.674
```

Bucle interno:





#### Fallos por iteración del bucle interno:

1º 0.125

4B (int) < 32B (blq.) Tamaño bloque = 32B (8 int)

# SymAquarium: Resumen

```
for (j=0; j<32; j++)
  for (i=0; i<32; i++)
    total_x += grid[i][j].x;
for (j=0; j<32; j++) {
  for (i=0; i<32; i++) {
    total_y += grid[i][j].y;</pre>
```

```
for (i=0; i<32; i++)
  for (j=0; j<32; j++)
    total_x += grid[i][j].x;
for (i=0; i<32; i++) {
  for (j=0; j<32; j++) {
    total_y += grid[i][j].y;</pre>
```

```
for (j=0; j<32; j++)
  for (i=0; i<32; i++) {
    total_x += grid[i][j].x;
    total_y += grid[i][j].y;
}</pre>
```

```
for (j=0; j<32; j++)
  for (i=0; i<32; i++) {
    total_x += grid[i][j].x;
    total_y += grid[i][j].y;
}</pre>
```

#### for<sub>ji</sub> x, for<sub>ji</sub> y:

- desaprovecha stride-1
- desapr. loc.espacial x-y
- •promedio fallos/iter = 1

#### for<sub>ij</sub> x, for<sub>ij</sub> y:

- desapr. loc.espacial x-y
- promedio fallos/iter = **0.25**

#### for ii x, y:

- desaprovecha stride-1
- •promedio fallos/iter = 0.50

#### for<sub>ij</sub> x, y:

- aprovecha ambos
- promedio fallos/iter = **0.125**

## Memoria II: Cache

- Organización y Funcionamiento de la memoria cache
- Impacto de la cache en el rendimiento
  - Modelo de evaluación
  - La montaña de memoria
- Programación de código aprovechando la cache

## Resumen de cache

- Las memorias cache pueden tener un impacto significativo en el rendimiento
- ¡Puedes escribir tus programas para aprovechar esto!
  - Céntrate en los bucles internos, donde se producen la mayor parte de los cálculos y de los accesos a memoria
  - Intenta maximizar la localidad espacial leyendo los datos secuencialmente con paso 1
  - Intenta maximizar la localidad temporal utilizando un dato con la mayor frecuencia posible una vez que se haya leído de memoria

# Guía de trabajo autónomo (4h/s)

- **Estudio:** del Cap.6 CS:APP (Bryant/O'Hallaron)
  - Cache Memories (incl. *fully associative caches*)

- § 6.4 pp.650-669

Writing Cache-Friendly Code

- § 6.5 pp.669-674

Impact of Caches on Program Performance

- § 6.6 pp.675-684

**Ejercicios:** del Cap.6 CS:APP (Bryant/O'Hallaron)

Probl. 6.9

§ 6.4.1, p.652

Probl. 6.10 – 6.11 § 6.4.2, p.660

Probl. 6.12 – 6.16 § 6.4.4, pp.664-666

Probl. 6.17 – 6.20

§ 6.5, pp.672-675

Probl. 6.21

§ 6.6, p.679

#### Bibliografía:

[BRY16] Cap.6

Computer Systems: A Programmer's Perspective 3rd ed. Bryant, O'Hallaron. Pearson, 2016


Signatura ESIIT/C.1 BRY com

# Diapositivas suplementarias


Core i5 Haswell

3.1 GHz

## La Montaña de Memoria



# Efectos de la capacidad de cache (tomado de la Montaña de Memoria)



Core i7 Haswell
3.1 GHz
32 KB L1 d-cache
256 KB L2 cache
8 MB L3 cache
64 B block size


Corte transversal montaña memoria con paso=8

Tamaño Conjunto Trabajo (bytes)

# Efectos del tamaño bloque cache (tomado de la Montaña de Memoria)

Core i7 Haswell 2.26 GHz 32 KB L1 d-cache 256 KB L2 cache 8 MB L3 cache 64 B block size

**Rendimiento para tamaño = 128K** 



# Modelando efectos tamaño bloque 2.26 GHz (de la Montaña de Memoria)

Core i7 Haswell
2.26 GHz
32 KB L1 d-cache
256 KB L2 cache
8 MB L3 cache
64 B block size

Rendimiento para tamaño = 128K

