NYCU - 2022 DCS 數位電路與系統 期中考


考試時間: 2022/04/07 15:30~16:20

姓名: 影游航


學號: 1095/1117

工作站帳號: 🕹 🖒 🗸 🗸

1. 語法觀念 (15%) +13




5 (2) 指出誰是 blocking, non-blocking (5%)
(a)




always@(posedge clk) begin
 q1 = in ;
 q2 = q1 ;
 out = q2;
end

5 non-blocking

(3) 請問下方的哪個波型圖分別對應到(2)(a)或(2)(b)·並請解釋原因 (5%) (a) (b)





blocking

14

2. Block diagram (14%)


請使用 adder, multiplexer, comparator, D flip-flop 的圖例‧ 畫出以下兩個電路的 Block diagram。

```
+ : adder : multiplexer : comparator : CLK : D flip-flop
```

- ※ comparator, multiplexer 之訊號順序請標示清楚。
- ※ 所有訊號不論 multi-bit bus 或 1-bit signal 都用一條線表示即可。


(1)

```
always@(posedge clk, negedge rst_n) begin
    if(~rst_n) begin
        sum <= 0;
    end
    else sum <= sum + in;
end</pre>
```



(2)

```
always_comb begin
   out_big = (a>b?a:b);
   out_small = (a>b?b:a);
end
```



3. 時序觀念 (20%) + 18


(1) 請解釋 01_RTL、02_SYN 和 03_GATE 各自的用途. 並解釋不同之處。(12%)

RTL:不考慮時間,只one 認過期可正認性,測試寫出的 modile 是否功能性正確。 SYN: 新時間納入考量,One May 等,較超重度限狀況,One 大略也結構出合於而幾一 HO GATE: 更綜合的全面考量,尤其在初始化值的重定性增加,不能使持续出现 high-已然是 X 到情况 为否则與實際電路不符,以



(2) 如下圖·

假設 T_c 為 $5ns \cdot DFF$ 的 T_{setup} 為 $1ns \cdot combinational logic 需要 <math>7ns$ 的時間 · 假設 clk 訊號是理想的 · 沒有 clock $skew \cdot DFF$ 不需考慮 $T_{cq} \cdot T_{hold}$ · 請問會在 $01 \cdot 02 \cdot 03$ 哪個階段先發生問題?原因是?(4%) 要如何解決?(4%)




OOLYN 爱克生图题

可含成的窒素感tining ,而此設計超出了cyck time, 含有setup time violation.

3. p combinational logic 的所需对表降但 > 改学演算法文度用 pipeline 杂档 - 形 cycle time 提高

4. FSM (14%)

一個名為曾帥的工程師正在開發一款自動咖啡沖煮機器人,當他完成 Finite state machine 時,被他的寵物貓 Tom 咬斷了電腦電源線導致一些資料損失。 請同學根據以下流程圖以及程式碼幫忙他恢復他的 FSM。



5. Debug (21%)

找出下方 SystemVerilog RTL code 的語法錯誤、不可合成以及會產生 latch 的地方:

提示:總共7個錯誤,相同的語法錯誤算1個。(各3%)

※ 把正確的改成錯誤的倒扣 1 分,把正確的改成正確的不扣分。


並將其圈起來在一旁寫出正確的語法,如果是產生 latch 的地方就寫「latch」即可。

範例:第27行elif更正elseif

```
1 module BUG(
              // input signals
            3
              clk,
              rst_n,
              mode,
              in_valid,
              in_data_0,
            8
              in_data_1,
              in data 2,
              // output signals
           10
           11
              result_0,
              result_1,
           12
                                                        可的面B经有 C2:0了不用再宣告一次
           13
              result_2
           14 );
           15
           16 input clk, rst_n, in_valid;
              input [1:0] mode;
           18 input [3:0] in_data_0, in_data_1, in_data_2;
           19 output logic [5:0] result_0, result_1, result_2;
              logic [2:0] counter_reg, [2:0] counter_nxt;
              assign result_0 <= in_data_0 << 2;
                                          文使用=(在assign中)
           24
範例:
           25 @always_comb begin
                  if (mode == 0) result_1 = in_data_1 - in_data_0;
else if \frac{26}{27}
                  elif (mode == 1) result_1 = in_data_1 - 1;
                                           12/
                  else result_1 = in_data_1 + 1;
           28
                                              Frent-2 $ Latch! (1/2/311保件)
                        没有了22600:~
           29
          30
             Palways_comb begin 2613:
                                       V
          31
                  case (mode)
          32
                  /2b00: result_2 = in_data_2 + in_data_1;
          33
                  2b01: result_2 = in_data_2 - in_data_1;
          34
                  2b10; result_2 = counter_reg;
          35
                   -> sty bo endcase
          36
          37
              (4) counter_nxt = (in_valid) ? ((counter_reg == 7) ? 0 : (counter_reg + 1)) : counter_reg;
             always_comb begin
          38
          39
                  result_2 = counter_reg + 1;
          40
              end
          41
                              an ltiple
                                           driver
          42
             always_ff @(posedge clk or negedge rst_n) begin
          43
                  if (!rst_n) counter_reg <= 0;</pre>
          44
                    se begin counter_reg = 0; A) 19 (28 A) non-blocking)
          45
                  else begin
          46
                      if (in_valid) counter_reg <= counter_nxt;</pre>
          47
          48
          49
              end
           50
              endmodule
```

6. 波型圖 (16%) 4 4 0

1-bit signal 與 multi-bit bus 的畫法請參照下圖範例:




請依照以下的 Design 與 $clk \cdot rst_n \cdot in$ 輸入波型 · 畫出 $a \cdot b \cdot c \cdot d$ 訊號的輸出波型圖 (各 4%) ·

Design

```
1 logic [2:0] in;
 2
    logic [2:0] a, b;
 3
   logic c, d;
 4
 5 ₱always_ff@(posedge clk or negedge rst_n) begin
 6
        if (!rst_n)
 7
            a <= 0;
                                                        你已經被期中好運貓貓造訪
 8
        else
 9
            a <= b;
10
    end
11
12
   palways_comb begin
        b = a + in;
13
14
        c = in[2];
                                                        你可以分享這張圖並且打出
                                                          「感謝期中好運貓貓」
15
        d = c;
16 end
                                                         但分數並不會因此比較高
```

Waveform



- 6 -