

Институт интегральной электроники

Лингвистические средства проектирования




Лекция 2

Основы структурного, регистрового и поведенческого описаний

Типы данных (1)

B Verilog HDL данные - либо цепи, либо переменные.



Способы задания константных значений:

<размер>'<основание><значение>

- 4'b1011
- 2'hFF
- 3'0671
- 4'b1x0z

Данные могут быть организованы в векторы и массивы. Массивами могут быть объявлены только reg, integer, time

```
wire [3:0] data;
reg bit [1:8];
reg [3:0] mem [1:8];
```

Типы данных (2)


Про wire:

- 1. wire используется для соединения экземпляров компонентов
- 2. wire могут использоваться в качестве входов и выходов.
- 3. у wire должен быть источник сигнала.
- 4. wire не может быть использован в блоке always@.
- 5. wire единственный вариант при использовании конструкции assign.
- 6. wire используется в основном только в комбинационной логике.

Про reg:

- 1. reg может подсоединяться ко входу схемы.
- 2. reg не может подсоединяться к выходу схемы.
- 3. гед может использоваться в качестве выходов модуля.
- 4. reg не могут использоваться в качестве входов.
- 5. только reg используется в блоке always@.
- 6. только reg используется в тестбенчах для задания сигналов.
- 7. reg не может использоваться в конструкции assign.
- 8. reg может использоваться и при описании комбинационной логики, и последовательностной.

Способы описания дизайнов



Описание блока assign (1)

Синтаксис описания блока assign:

assign <net_expr> = [drive strength] [delay] <logical expressions with signals or constants>

Strength level	Name	Keyword
7	Supply drive	supply0, supply1
6	Strong drive	strong0, strong1
5	Pull drive	pull0, pull1
4	Large capacitive	large
3	Weak drive	weak0, weak1
2	Medium capacitive	medium
1	Small capacitive	small
0	High impedance	highz0, highz1

Verilog имеет:

- 4 силы сигнала;
- 3 емкостные силы;
- высокий импеданс.

Сила сигнала в цепи определяется динамически на основе силы самого сильного драйвера.

Емкостные силы задаются только для цепей, объявленных как trireg.

^{*}Standard for Verilog® Hardware Description Language: IEEE Std 1364™-2005, 7.9 https://www.eg.bucknell.edu/~csci320/2016-fall/wp-content/uploads/2015/08/verilog-std-1364-2005.pdf

Описание блока assign (2)

```
Синтаксис описания блока assign:
```

```
assign <net_expr> = [drive strength] [delay] <logical expressions with signals or constants>
```

Правила использования блока assign:

• LHS - всегда wire скаляр, вектор или их конкатенация, и никогда - reg;

```
module inv (x, y);
  input x;
  output y;

assign y = ~x;
endmodule
```

student@localhost:~/t1002817> iverilog ./test.v
 ./test.v:7: error: reg y; cannot be driven by primitives or continuous assignment.
1 error(s) during elaboration.
o student@localhost:~/t1002817> []

Описание блока assign (3)

Синтаксис описания блока assign:
assign <net_expr> = [drive strength] [delay] <logical expressions with signals or constants>

Правила использования блока assign:

- LHS всегда wire скаляр, вектор или их конкатенация, и никогда reg;
- RHS может содержать скалярные и векторные выражения, а также вызовы функций;

```
module test;
  wire [2:0] y;
  wire [1:0] x1;
  wire x2;
  function concat;
    input a, b, c;
    begin
      concat = \{a, b, c\};
    end
  endfunction
  assign y = concat(x1[0], x1[1], x2);
endmodule
```

Описание блока assign (4)

Синтаксис описания блока assign:

```
assign <net_expr> = [drive strength] [delay] <logical expressions with signals or constants>
```

Правила использования блока assign:

- LHS всегда wire скаляр, вектор или их конкатенация, и никогда reg;
- RHS может содержать скалярные и векторные выражения, а также вызовы функций;
- как только любой элемент из RHS меняет значение, выражение LHS будет пересчитано;
- конструкция assign всегда активна;


```
module device(x1, x2, y);
  input x1, x2;
  output y;


always @ (x1 or x2)
  begin
   if(x1 == 1 and x2 == 0)
     y <= 1'b0;
  else
     y <= 1'b1;
  end</pre>
```

Операции, применимые в блоке always

Оператор	Функция, назначение	
()	Группировка	
~	NOT, HE, инверсия бит	
&	AND, И, побитовое умножение	
~&	NAND, И-НЕ, побитовое умножение с отрицанием	
	OR, ИЛИ, побитовое сложение	
~	NOR, ИЛИ-НЕ, побитовое сложение с отрицанием	
^	XOR, ИСКЛЮЧАЮЩЕЕ ИЛИ	
~^	XNOR, ИСКЛЮЧАЮЩЕЕ ИЛИ с отрицанием	
+, -	сложение и вычитание	
{}	оператор конкатенации	
?:	тернарный оператор	
[]	bit-select, оператор выбора битов	
[:]	part-select, оператор выбора части вектора (срез)	


Несколько блоков assign






```
module device(x1, x2, y1, y2);
input x1, x2;
inout y1;
output y2;


assign y1 = ~(x1 & ~x2);
assign y2 = ~y1;
endmodule
```



Способы описания дизайнов



Поведенческое описание



x1	x2	у
0	0	1
0	1	1
1	0	0
1	1	1

Процедурный блок always (1)

```
always @ (x)
Варианты синтаксиса описания блока always:
                                                                if(x == 1'b1)
                                                                  y <= 1'b0;
     always @ (<event(s)>)
                                                                else
         <seq. statement>
                                                                  y <= 1'b1;
                                                           always @ (x1 or x2)
     always @ (<event(s)>) begin
                                                             if(x1 == 1 \&\& x2 == 0)
         <seq. statement1>
                                                               y <= 1'b0;
          <seq. statement2>
                                                             else
          . . .
                                                               y <= 1'b1;
     end
                                                           always @(negedge clk) begin
     always <time delay> <net expression>
                                                             q \leftarrow d;
                                                             nq <= \sim d;
                                                           end
```

Процедурный блок always (2)


Варианты синтаксиса описания блока always:

endmodule

Задание входных воздействий

```
module tb_inverter;
                                           module tb_inverter;
    reg x;
                                               reg x;
    wire y;
                                               wire y;
    inverter dut(x, y);
                                               inverter dut(x, y);
    initial begin
                                               initial begin
                                                       x = 0;
            x = 0;
                                                   #40 $finish;
        #10 x = 1;
        #10 x = 0;
                                               end
        #10 x = 1;
        #10 $finish;
                                               always #10 x = \sim x;
    end
                                           endmodule
```

Способы описания дизайнов




Структурное описание (1)

```
module device(x1, x2, y);
  input x1, x2;
  output y;


wire s1, s2;

inv i1(x2, s1);
  and2 a1(x1, s1, s2);
  inv i2(s2, y);
```



Написание тестового окружения

```
module tb_device;
  reg x1, x2;
  wire y1;
  device dut(x1, x2, y1);
  initial begin
    $dumpfile("device.vcd");
    $dumpvars(1, x1, x2, y1);
    x1 = 0;
    x2 = 0;
    #100 $finish;
  end
  always #5 x1 = \sim x1;
  always #10 x2 = \sim x2;
endmodule
```



Задание единиц измерения времени (1)

```
Синтаксис конструкции `timescale для задания времени:
```

```
`timescale <time_unit>/<time_precision>
```

Примеры:

```
`timescale 1ns/1ns
`timescale 1ns/1ps
`timescale 10ns/1ns
`timescale 1us/10ns
```

Единицы измерения времени:

- S
- ms
- us
- ns
- ps
- fs

```
`timescale 1ns/1ns
module tb device;
  reg x1, x2;
  wire y1;
  device dut(x1, x2, y1);
  initial begin
    $dumpfile("device.vcd");
    $dumpvars(1, x1, x2, y1);
    x1 = 0;
    x2 = 0;
    #100 $finish;
  end
  always #5 x1 = \sim x1;
  always #10 x2 = \sim x2;
endmodule
```