

Институт интегральной электроники

# Лингвистические средства проектирования



Лекция 3

Последовательные операторы в поведенческом описании



### Последовательные инструкции в языке Verilog

Последовательные инструкции встречаются в:

• процедурных блоках always

• блоках initial

• функциях

• задачах

```
always @ (x)
             if(x == 1'b1)
               y <= 1'b0;
                             function do_job(input x);
             else
                               begin
               y <= 1'b1;
                                 if(x == 1)
                                   do_{job} = 1'b0;
initial begin
                                 else
  x = 0;
                                    do job = 1'b1;
  #10
                               end
 x1 = 1;
                             endfunction
  #10 $finish;
end
                   task init;
                   begin
                     clk = 0;
                     r = 0;
                     d = 0;
                   end
                   endtask
```


## Процедурный блок always (1)

```
always @ (x)
Варианты синтаксиса описания блока always:
                                                                if(x == 1'b1)
                                                                  y <= 1'b0;
     always @ (<event(s)>)
                                                                else
         <seq. statement>
                                                                  y <= 1'b1;
                                                           always @ (x1 or x2)
     always @ (<event(s)>) begin
                                                             if(x1 == 1 \&\& x2 == 0)
         <seq. statement1>
                                                               y <= 1'b0;
          <seq. statement2>
                                                             else
          . . .
                                                               y <= 1'b1;
     end
                                                           always @(negedge clk) begin
     always <time delay> <net expression>
                                                             q \leftarrow d;
                                                             nq <= \sim d;
                                                           end
```


## Процедурный блок always (2)


Варианты синтаксиса описания блока always:

### Варианты записи блока always





Verilog-1995





### Формальный синтаксис списков чувствительности





### События

### Синтаксис использования событий:

• объявление события:


event <имя события>

- генерация (создание) события:
  - -> <имя события>
- отлавливание и обработка события:

```
always @ <имя события> <seq. statement>
```

### Блок начальной инициализации initial (1)

```
module tb_inv;
  reg x;
  wire y;
  inv dut(x, y);
  initial begin
    $dumpfile("inv.vcd");
    $dumpvars(1, tb_inv);
  end
  initial
    x = 0;
  initial
    #100 $finish;
  always #5 x = \sim x;
endmodule
```




### Блок начальной инициализации initial (2)

```
`timescale 1ns/1ns
module device(x1, x2, y);
  input x1, x2;
  output reg y;
                            student@localhost:~/t1002817> iverilog -o device.o ./device.v ./tb_device.v
                            student@localhost:~/t1002817> vvp ./device.o
  event E1;
                              VCD info: dumpfile device.vcd opened for output.
                              Event E1 was triggered at time 27
  initial
                            o student@localhost:~/t1002817>
    #27 -> E1;
  always @*
    if(x1 == 1 \&\& x2 == 0)
      y <= 1'b0;
    else
      v <= 1'b1;
  always @ E1
    $display("Event E1 was triggered at time %0t", $time);
endmodule
```


### Функции в языке Verilog

```
Синтаксис описания функций:
  function [automatic] [<return type>] <function name> ([<port> [, <port> ...]]);
      [<declarations>]
      begin
          <seq. statement>
          [<seq. statement>]
      end
  endfunction
  function [automatic] [<return type>] <function name>;
      [<port> [, <port> ...]]
      [<declarations>]
      begin
          <seq. statement>
          [<seq. statement>]
      end
  endfunction
```



### Правила использования функций

- Функция не может содержать конструкции, явно или неявно работающие со временем (time-controlled statements): #, @, wait, posedge, negedge.
- Из функции нельзя запустить задачу (task), поскольку задачи могут работать с конструкциями, влияющими на модельное время.
- Функция должна иметь как минимум один аргумент (одно входное значение).
- Значение аргументов всегда input, функция не может принимать аргумент с направлением output или inout.
- Функция не может иметь неблокирующие конструкции присваивания.



endmodule

### Пример описания функции в языке Verilog

```
`timescale 1ns/1ns
module device(x1, x2, y);
input x1, x2;
output reg y;

always @ (x1 or x2)
   if(x1 == 1 && x2 == 0)
      y <= 1'b0;
   else
      y <= 1'b1;</pre>
```

```
x1
x2
y
x2
s1
s2
```


```
function do_job(input x1, x2);
  begin
    if(x1 == 1 && x2 == 0)
        do_job = 1'b0;
    else
        do_job = 1'b1;
  end
endfunction

always @ (x1 or x2)
  y<= do job(x1, x2);</pre>
```

### Задачи в языке Verilog


```
Синтаксис описания задач:
```

```
task [automatic] <task name> [([input <ports>], [output <ports>] [inout <ports>])];
    [<declarations>]
    begin
       <seq. statement>
       [<seq. statement>]
    end
                             task [automatic] <task name>;
endtask
                                  [input <ports>;]
                                  [output <ports>;]
                                  [inout <ports>;]
                                  [<declarations>]
                                  begin
                                     <seq. statement>
                                     [<seq. statement>]
                                     . . .
                                 end
                             endtask
```



# Сравнение функций и задач

Функция	Задача
Не может иметь конструкции, связанные с временем	Может иметь конструкции, связанные с временем
Не может стартовать задачу	Может стартовать функцию или другую задачу
Должна иметь как минимум один входной аргумент	Может не иметь аргументов
Не может иметь выходных аргументов	Может иметь аргументы любого направления
Может вернуть единственное значение	Не возвращает значение напрямую (в синтаксисе функций), но может вернуть значения через выходные аргументы



### Пример использования задач

```
`timescale 1ns/1ns
module tb dff;
  reg clk, d, r;
  wire q, nq;
  dff dut(clk, d, r, q, nq);
  initial begin
    $dumpfile("dff.vcd");
    $dumpvars(1, tb_dff);
    clk = 0;
    r = 0;
    d = 0;
    #100 $finish;
  end
  always #5 clk = ~clk;
  always #13 d = \simd;
endmodule
```

```
task handle_reset;
begin
    r = 0;
    #23
    r = 1;
    #1
    r = 0;
end
endtask
```

```
initial begin
  $dumpfile("dff.vcd");
  $dumpvars(1, tb_dff);
  init;
  handle_reset;
  #100 $finish;
end
```

### Последовательные операторы: оператор присваивания (1)

```
timescale 1ns/1ns
module test;
  reg a, b, c;
  initial begin
     $dumpfile("test_assignment.vcd");
     $dumpvars(1, a, b, c);
     a = 0;
                                                              GTKWave - /home/student/t1002817/test_assignment.vcd
                                                                                                                    _ _ _
     b = 0;
                                 File Edit Search Time Markers View Help
     C = 0;
                                          To: 100 ns
                                                                                            Marker: -- | Cursor: 17 ns
                                 ▼ SST
                                                   -Signals-
     a = #10 1'b1;
                                                                                 40 ns
                                                                                                    70 ns
                                  L 👬 test
                                                   Time
     b = #20 1'b1;
     c = #40 1'b1;
                                 Type Signals
     #30 $finish;
                                  reg
  end
                                 reg b
endmodule
                                 Filter:
                                            Replace
                                  Append
                                       Insert
```

### Последовательные операторы: оператор присваивания (2)

```
timescale 1ns/1ns
module test;
  reg a, b, c;
  initial begin
     $dumpfile("test_assignment.vcd");
     $dumpvars(1, a, b, c);
     a = 0;
                                                                 GTKWave - /home/student/t1002817/test_assignment.vcd
                                                                                                                          _ 0
     b = 0;
                                   File Edit Search Time Markers View Help
     C = 0;
                                               ⊕ 🖃 👆 🎑 🌕 💮 From: 0 sec
                                                                                 To: 50 ns
                                                                                                Marker: -- | Cursor: 8 ns
                                   ▼ SST
                                                     -Signals-
     a <= #10 1'b1;
                                                                                                                 40 ns
                                   L 📩 test
                                                      Time
     b <= #20 1'b1;
     c <= #40 1'b1;
                                   Type Signals
     #50 $finish;
                                   reg
  end
                                   reg
                                   reg c
endmodule
                                  Filter:
                                              Replace
                                   Append
                                         Insert
```


### Последовательные операторы: if-else

```
module dff (clk, d, r, q, nq);
  input clk, d, r;
  output reg q, nq;
  always @(negedge clk or posedge r) begin
    if (r == 1) begin
      q <= 1;
      nq \leftarrow 0;
                                                 module mux(A1, A2, x1, x2, x3, x4, y);
    end
                                                    input A1, A2, x1, x2, x3, x4;
    else begin
                                                    output reg y;
      q <= d;
      nq <= ~d;
                                                    always @(*) begin
    end;
                                                      if (A1 == 0 && A2 == 0)
  end
                                                        y <= x1;
endmodule
                                                      else if (A1 == 0 && A2 == 1)
                                                        y \le x2;
                                                    end
                                                 endmodule
```

### Последовательные операторы: case, casex, casez

```
module mux4to1(a, b, c, d, sel, out);
  input [3:0] a, b, c, d;
  input [1:0] sel;
  output reg [3:0] out;
  always@(a or b or c or d or sel) begin
                                                module mux(A1, A2, x1, x2, x3, x4, y);
    case (sel)
                                                  input A1, A2, x1, x2, x3, x4;
      2'b00 : out <= a;
                                                  output reg y;
      2'b01 : out <= b;
      2'b10 : out <= c;
                                                  always @(*) begin
      2'b11 : out <= d;
                                                    case ({A1, A2})
    endcase
                                                      2'b00: y <= x1;
  end
                                                      2'b01: y <= x2;
                                                      2'b10: y <= x3;
endmodule
                                                      2'b11: y <= x4;
                                                    endcase
                                                  end
                                                endmodule
```

### Последовательные операторы: repeat и forever



### Системные функции для вывода сообщений

\$display

Выполняется однократно, немедленно

• \$write

Выполняется однократно, немедленно, по действию аналогичен \$display, но не добавляет автоматически перевод на новую строку

• \$strobe

Выполняется однократно в самом конце текущего шага моделирования

\$monitor

Выполняется постоянно до конца моделирования, один раз в самом конце каждого шага моделирования

```
initial begin
     $monitor("Monitor : x=%d, y=%d", x, y);
     #0
     x = 0;
     #10
     $display("Display1: x=%d, y=%d", x, y);
     $strobe ("Strobe : x=%d, y=%d", x, y);
     x = 1;
     $display("Display2: x=%d, y=%d", x, y);
     #10
     x = 0:
     #10
     x = 1;
     #10 $finish;
   end
student@localhost:~/t1002817> iverilog -o inv.o ./inv.v ./tb_inv.v
student@localhost:~/t1002817> vvp ./inv.o
 Monitor: x=0, y=1
 Display1: x=0, y=1
 Display2: x=1, y=1
 Strobe : x=1, y=0
 Monitor: x=1, y=0
 Monitor: x=0, y=1
 Monitor: x=1, y=0
o student@localhost:~/t1002817>
```

### Сохранение результатов моделирования в формат VCD

• \$dumpfile(<имя файла>);
Задаёт имя файла для сохранения результатов моделирования.

```
    $dumpvars(<ypoвень>, <<cuгнал>[, <сигнал>, ...]>);
    $dumpvars(<ypoвень>, <<модуль>[, <модуль>, ...]>);
    $dumpvars;
    Задаёт перечень сигналов, которые нужно сохранить.
```

• \$dumplimit(<pasмep>); Уровень=1 Бу то Задаёт максимальный допустимый размер файла с результатами. Размер задаётся в байтах. Уровень=1 Бу

• \$dumpoff; Приостановить сохранение данных

• \$dumpon;
Продолжить сохранение данных

Уровень=1 Будут сохранены все сигналы только указанного модуля

сохранены

Уровень=1 Будут сохранены все сигналы указанного модуля и все

сигналы модулей,

расположенных только на 1

Все сигналы указанного модуля

и все сигналы всех модулей

ниже по иерархии будут

уровень ниже

### Использование командных файлов в Icarus Verilog

```
Файл inv.v
                 module inv(x, y);

▼ tb_inv.v

                                                                                 config.cmd X
                                                         V inv.v
                    input x;
                                                         config.cmd
                    output y;
                                                              # Comment line
                                                              +timescale+1ns/1ps
                    assign y = \sim x;
                                                              # File name
                 endmodule
                                                              inv.v
                                                               tb_inv.v
Файл tb inv.v
                 module tb_inv;
                    reg x;
                    wire y;
                    inv dut(x, y);
                    initial begin
                                                        • student@localhost:~/t1002817> iverilog -c config.cmd
                      $dumpfile("inv.vcd");
                                                        student@localhost:~/t1002817> vvp a.out
                                                          VCD info: dumpfile inv.vcd opened for output.
                      $dumpvars(1, tb_inv);
                                                        o student@localhost:~/t1002817>
                      x = 0;
                      #100 $finish;
                    end
                    always #5 x = \sim x;
                 endmodule
```