

Univerzitet u Novom Sadu

Fakultet tehničkih nauka

Odsek za računarsku tehniku i računarske komunikacije



Osnovi logičkog projektovanja sekvencijalnih mreža


Automati opšteg tipa




Kako memorisati 1 bit informacije?



Koncepcijski dva invertora povezana u krug pamte stanje



Ako bi im se dodao idealan preklopnik, stanje bi se moglo menjati



Preklopnik

◆gore: upiši

◆dole: pamti




SR leč (latch)




NILI

ΝI



S	R	Q	Q
0	0	Q-	Q-
0	1	0	1
1	0	1	0
1	1	0	0



S	R	Q	Q
0	0	Q-	Q-
0	1	0	1
1	0	1	0
1	1	1	1





D leč (latch)



NILI

NI








Gejtovani D (latch) Leč sa dozvolom upisa





Е	D	Q	Q
0	0	latch	latch
0	1	latch	latch
1	0	0	1
1	1	1	0




Taktovani D flip-flop sa NI kolima





Ako je CLK=0 (A,B)=(1,1) izlazni leč pamti.

Ako je CLK=1 promena na D ne afektira (A,B)




CLK	D	A	В	S	R	Q	
0	0	1	1	0	0	Q-	donji leč u zabr stanju
1	0	1	0	0	1	0	
0	1	1	1	0	0	Q-	gornji leč u zabr stanju
1	1	0	1	1	0	1	



Taktovani D flip-flop sa NILI kolima





Samo pri tranziciji CLK (1-0) može doći do promene A i B!

Ako je CLK=1 (A,B)=(0,0) izlazni leč pamti.


Ako je CLK=0 promena na D ne afektira (A,B)


L								
	CLK	D	A	В	S	R	Q	
	1	0	0	0	0	0	Q-	gornji leč u zabr stanju
	0	0	1	0	0	1	0	reset
	1	1	0	0	0	0	Q-	donji leč u zabr stanju
	0	1	0	1	1	0	1	set



Memorijski element tipa vodeći-prateći (engl. *Master-Slave*)









Univerzitet u Novom Sadu

Fakultet tehničkih nauka

Odsek za računarsku tehniku i računarske komunikacije



Standardne sekvencijalne mreže


Registri i brojači



Registri



- Registri predstavljaju skup elementarnih automata (flip-flopova) i kombinacionih mreža koje omogućuju pamćenje reči i u opštem slučaju omogućuju izvršavanje sledećih elementarnih operacija:
 - postavljanje registara na nulu;
 - prijem reči iz drugog registra, kombinacione mreže ili brojača;
 - prenos reči u drugi registar, kombinacionu mrežu ili brojač;
 - pretvaranje direktnog koda u komplementarni kod i obrnuto;
 - pomeraj reči u levo i desno za dati broj razreda;
 - pretvaranje tipa serijsko/paralelno i paralelno/serijsko.





Sinhrono vs. asinhrono





reset <u>asinhron</u> u odnosu na takt signal

reset <u>sinhron</u> u odnosu na takt signal

reset = inicijalizacija stanja flip-flopa



Registar sa sinhronim postavljanjem početnog stanja



```
LIBRARY ieee;
                                              ARCHITECTURE ARH REG OF REG IS
  USE ieee.std logic 1164.all;
                                                -- stanje registra
                                                SIGNAL SREG : STD LOGIC VECTOR
ENTITY REG IS
                                                              (pWIDTH-1 DOWNTO 0);
  GENERIC (
                                              BEGIN
    -- pretpostavljeni broj bita je 4
   pWIDTH: integer := 4
                                                PROCESS (iCLK) BEGIN
  );
                                                  IF (iCLK'EVENT AND iCLK = '1') THEN
  PORT (
                                                    IF (iCLR = '1') THEN
    iCLK.
                                                      -- sinhrono postavljanje
    iCLR : IN STD LOGIC;
                                                      -- pocetne vrednosti
    ice : IN STD LOGIC;
                                                      sREG <= (OTHERS => '0');
    iD : IN STD LOGIC VECTOR
                                                    ELSE
              (pWIDTH-1 DOWNTO 0);
                                                      IF (iCE = '1') THEN
    OQ : OUT STD LOGIC VECTOR
                                                        -- upis u registar
               (pWIDTH-1 DOWNTO 0)
                                                        sREG <= iD;
 );
                                                      END IF:
END REG;
                                                    END IF:
                                                  END IF;
                                                END PROCESS;
                                                -- preslikavanje stanja registra
                                                -- na izlazni vektor
                                                00 \le sREG;
                                              END ARH REG;
```



Registar sa asinhronim postavljanjem početnog stanja




```
LIBRARY ieee;
                                              ARCHITECTURE ARH REG OF REG IS
  USE ieee.std logic 1164.all;
                                                -- stanje registra
                                                SIGNAL SREG : STD LOGIC VECTOR
ENTITY REG IS
                                                              (pWIDTH-1 DOWNTO 0);
  GENERIC (
                                              BEGIN
    -- pretpostavljeni broj bita je 4
   pWIDTH: integer := 4
                                                PROCESS (iCLK, iCLR) BEGIN
  );
                                                  IF (iCLR = '1') THEN
  PORT (
                                                    -- asinhrono postavljanje
    iCLK.
                                                    -- pocetne vrednosti
   iclr : IN STD LOGIC;
                                                    sreg <= (others => '0');
    ice : IN STD LOGIC;
                                                  ELSIF (iCLK'EVENT AND iCLK = '1') THEN
    iD : IN STD LOGIC VECTOR
                                                    IF (iCE = '1') THEN
              (pWIDTH-1 DOWNTO 0);
                                                      -- upis u registar
    OQ : OUT STD LOGIC VECTOR
                                                     sREG <= iD;
               (pWIDTH-1 DOWNTO 0)
                                                    END IF;
  );
                                                  END IF:
END REG;
                                                END PROCESS;
                                                -- preslikavanje stanja registra
                                                -- na izlazni vektor
                                                00 \le sREG;
                                              END ARH REG;
```



Pomerački registri






$$I(t+1) = \begin{cases} I(t) & za p = 0 \\ U(t) & za p = U_p \\ (I_{n-1}, I_{n-2} \boxtimes , I_1, U_{sl}) & za p = pomeranje u levo \\ (U_{sd}, I_n, \boxtimes , I_3, I_2) & za p = pomeranje u desno \end{cases}$$




Primeri pomeračkih registara



Primer 1 Pomerački registar sa serijskim ulazom/izlazom




Primer 2 Pomerački registar sa paralelnim ulazom i serijskim izlazom






Primer: pomerački registar sa paralelnim ulazom i serijskim izlazom








L	ЭA	D	-	F_{i}	
	0		Ç) i+1	
	1]	\dot{D}_{i}	
				1	

$$F_{i} = \overline{LOAD} \cdot Q_{i+1} + LOAD \cdot D_{i}$$











Pomerački registar u VHDL-u (serijski ulaz, paralelni izlaz)




```
PROCESS (iCLK) BEGIN
  IF (LCLK'EVENT AND LCLK = '1') THEN
    IF (inreset = '0') THEN
      -- sinhroni reset
      sreg <= "00000";
   ELSE
      -- dozvoljeno pomeranje?
      IF (iSE = '1') THEN
        -- LSB bit ulazi prv
                                          Operator
        sREG <= ( iD
                  sREG(4) &
                                       konkatenacije
                  sREG(3) &
                  sREG(2) &
                  sREG(1)
     END IF:
   END IF;
 END IF;
END PROCESS;
```



Brojači



Brojači su sekvencijalne mreže sa jednim binarnim ulazom X (brojački impuls), čiji dijagram stanja predstavlja repetitivni ciklus.



- Broj različitih stanja u ciklusu se naziva modul ili osnova brojača (brojač modula N je brojač sa N stanja).
- Ako se stanja označe celim brojevima 0,1,...,N-1, funkcija prelaza brojača može se analitički izraziti u obliku.

$$S(t+1) = (S(t) + x) \bmod N$$


Broj elementarnih automata potrebnih za realizaciju brojača sa N stanja je

$$m \ge \log_2 N$$



Tipičan brojač








Primeri brojača







Specijalni brojači




- Decimalni brojač: na izlazu se dobijaju vrednosti decimalnog brojnog sistema
- Redni (kružni) brojač: poseduje onoliko memorijskih elemenata koliko ima simbola (modul brojača = broj flip-flopova)
- Džonsonov brojač:
 Modifikacija kružnog brojača
 (modul brojača = 2 x broj flip-flopova)



Redni brojač



22




Aritmetičke kombinacione mreže i standardne sekvencijalne mreže



Džonsonov brojač







Primer realizacije u VHDL-u



```
library IEEE;
                                     architecture BROJAC ARH of BROJAC is
 use IEEE STD LOGIC 1164 ALL:
                                       SIGNAL SCOUNTER : STD LOGIC VECTOR
                                                         (3 DOWNTO 0) :=
 use IEEE.STD LOGIC UNSIGNED. ALL;
                                                        "0000";
entity BROJAC is
                                    begin
 port (
   iCLK
              : in STD LOGIC;
                                      PROCESS (iCLK, inreset)
   inRESET : in STD LOGIC;
                                      BEGIN
                                        IF inreserte! 0' THEN
   iDIRECTION: in STD LOGIC;
                                          sCOUNTER <= "0000";
   OCNT
             : out STD LOGIC VECTOR
                     (3 downto 0)
                                        ELSIF | iCLK='1' | AND | iCLK'event THEN
                                           IF IDIRECTION='1 THEN
end BROJAC;
                                            SCOUNTER <= SCOUNTER + 1;
                                          ELSE
                                            sCOUNTER < ▼ sCOUNTER - 1;
                                          END IF;
     Preklapanje operatora
                                         END IF;
                                      END PROCESS;
    tipa std logic vector
         (sCOUNTER) i
                                      oCNT <= sCOUNTER;
     tipa integer (+1 i -1)
                                    end BROJAC ARH;
```



Detektor rastuće ivice



```
library IEEE;
                                                process (inCLK,inRST)
use IEEE.STD_LOGIC_1164.ALL;
                                                begin
                                                  if inRST = '0' then
entity detektor rast is
                                                     niz <= "0000";
                                                  elsif (inCLK'event and inCLK = '1') then
  Port ( inRST : in STD_LOGIC;
       inCLK: in STD LOGIC;
                                                    niz \le niz(2 downto 0) & iX;
       iX : in STD_LOGIC;
                                                  end if;
       oDETECT: out STD LOGIC);
                                                end process;
end detektor rast;
                                                process (niz)
architecture Behavioral of detektor_rast is
                                                begin
                                                    case niz is
                                                     when "0111" => oDETECT <= '1';
signal niz : std_logic_vector(3 downto 0);
                                                     when others => oDETECT <= '0';
                                                    end case;
begin
                                                end process;
                                                end Behavioral;
```



Definicija sekvencijalnih mreža



x ₁ (t)		z ₁ (t)
x ₂ (t)	DIGITALNI	z ₂ (t)
x _N (t) :	SISTEM	
→ N(c) -		- z _p (t)

Opšti model digitalnog sistema se definiše funkcijom u vremenu sa n ulaznih promenljivih i p izlaznih promenljivih

Ukoliko vrednosti izlaznih promenljivih zavise ne samo od trenutnih vrednosti ulaznih promenljivih nego i od prošlih vrednosti (parova ulaza-izlaza) za digitalni sistem se kaže da je sekvencijalni sistem ili automat





Vremensko ponašanje automata



- ❖ Izlaz automata u trenutku t, označen sa z(t), zavisi od ulazne vremenski zavisne funkcije u intervalu (-∞, t)
- ♦ Vrednosti ulazne vremenske funkcije x(-∞, t) grupiše u klase tako da sve vremenske funkcije koje imaju isti uticaj na izlaz u trenutku t, pripadaju istoj klasi.
- Klase predstavljaju STANJA koja se označavaju promenljivom S. Njima se izražava uticaj prošlih ulaza na trenutne i buduće vrednosti izlaza
- U praktičnim sistemima broj klasa je konačan.
- Ukoliko su ulazna i izlazna azbuka (alfabet) stanja konačne, automat se naziva KONAČNIM



Formalni matematički opis sekvencijalnih sistema



*

Apstraktni automat je matematički model prekidačkog upravljačkog automata koji se zadaje skupom iz šest elemenata:

$$W=(X, Y, S, \delta, \lambda, S_0)$$

 $X = (x_1, x_2, ..., x_n)$ - skup ulaznih signala ili ulazna azbuka/alfabet (ulazna reč automata)

Y = (y₁, y₂, ..., y_m) - skup izlaznih signala ili izlaznih azbuka/alfabet (izlazna reč automata)

 $S = (s_1, s_2, ..., s_k)$ - skup stanja ili azbuka/alfabet stanja

S₀ - početno stanje δ - funkcija prelaza

 funkcija prelaza koja realizuje azbučno preslikavanje skupa S × X → S

- funkcija izlaza koja realizuje
preslikavanjeitski upantijaci ne Xireže i styndardne sekvencijalne mreže



Vremensko modelovanje automata



- Zavisnost izlaza u trenutku t od ulaza i stanja u istom vremenskom trenutku izražava se tzv. FUNKCIJOM IZLAZA $Z(t) = \lambda(X(t), S(t))$
- Uticaj ulazne vremenske funkcije se izražava i u odnosu na promenu stanja, odnosno, novo stanje zavisi od trenutnog stanja i ulaza. U tom slučaju govori se o **FUNKCIJI PRELAZA**

 $S(t+\Delta) = \delta(S(t), X(t))$

pri čemu je S(t) trenutno (sadašnje), a $S(t+\Delta)$ sledeće (naredno) stanje

- Pošto sinhroni sekvencijalni sistemi mogu menjati stanje u diskretnim trenucima kontinualna promenljiva t se zamenjuje diskretnom promenljivom definisanom pozitivnim celim brojem

$$Z(t) = \lambda(S(t), X(t))$$


$$S(t+1) = \delta(S(t), X(t))$$




Sinhrone i asinhrone sekvencijalne mreže



Kod sinhronih mreža ulazi, izlazi i interna stanja se menjaju u diskretnim vremenskim trenucima, definisanim preko sinhronizacionog ulaza osnovnom frekvencijom takta sistema, tj. taktom



Kod asinhronih sekvencijalnih mreža stanja se mogu menjati u bilo koje vreme, a ulazi mogu biti signali različitih nivoa koji se javljaju u proizvoljnom intervalu vremena






Milijev i Murov automat



- U odnosu na funkciju izlaza u praksi se sreću dva slučaja
 - Automati prve vrste ili
 Milijevi (Mealy) automati definišu funkciju izlaza u obliku
 Z(t)= λ(S(t), X(t))
 - Automati druge vrste ili automati Mura (Moore) definišu funkciju izlaza
 Z(t)= λ(S(t))





Zadavanje konačnog automata tabličnom metodom 1/2





Milijev automat se opisuje tablicama prelaza i izlaza

tablica prelaza

X/S	S_0	$S_1 \dots S_k$
X_1	$\delta(S_0,X_1)$	$\delta(S_1,X_1)\delta(S_k,X_1)$
***	(14.30)	S 8 40
$X_{\mathbf{m}}$	$\delta(S_0, X_m)$	$\delta(S_1,X_m)\delta(S_k,X_m)$

tablica izlaza

X/S	S_0	$S_1 \dots S_k$
X_1	$\lambda(S_0, X_1)$	$\lambda(S_1,X_1)\lambda(S_k,X_1)$
	***	* * *:
$X_{\mathbf{m}}$	$\lambda(S_0, X_m)$	$\lambda(S_1, X_m) \lambda(S_k, X_m)$

Primer 1: automat prve vrste (Milijev automat)

A₁ tabela prelaza

	S_0	S_1	S_2
X_1	S_2	S_0	S_0
X ₂	S_0	S_2	S_1

A₁ tabela izlaza

	S_0	S_1	S_2
X_1	Y_1	Y_1	Y_2
X_2	Y_1	Y_2	Y_1



Zadavanje konačnog automata tabličnom metodom 2/2



Primer 2: nepotpuno definisan automat

A₂ tabela prelaza

	S_0	S_1	S_2	S_3
X_1	S_1	S_2	S_3	-
X_2	S_2	_	S_1	S_1

A₂ tabela izlaza

	S_0	S_1	S_2	S_3
X_1	Y_1	Y_3	Y_3	-
X_2	Y_2	-	Y_1	Y_2

Primer 3: Murov automat (automat druge vrste)

	$\lambda(S_0) \dots \lambda(S_k)$		
	$S_0 \dots S_k$		
X ₁	$\delta(S_0,X_1)\delta(S_k,X_1)$		
	8 8 6		
Xp	$\delta(S_0,X_p)\delta(S_k,X_p)$		
	3		

٨	Y_1	Y_1	Y_3	Y_2	Y_3
A_3	S_0	S_1	S_2	S_3	S_4
X_1	S_1	S_4	S ₄	S_2	S_2
X_2	S_3	S_1	S_1	S_0	S_0

Uopšteni Murov automat

Konačan Murov automat



Zadavanje konačnog automata grafom 1/3



- Graf automata je orijentisani graf čiji čvorovi odgovaraju stanjima, a lukovi prelazima između stanja.
- Dva čvora grafa automata Si i Sj (polazno i stanje prelaza) spajaju se lukovima usmerenim od Si ka Sj ako u automatu postoji prelaz iz Si u Sj, tj. ako je Sj= δ(Si, Xr) pri nekom ulaznom signalu Xr.
- Luku (Si, Sj) grafa automata dodeljuje se ulazni signal X i izlazni signal Y=λ(S, X) ako je on definisan, a u protivnom se stavlja crtica.
- Ako prelaz automata iz stanja Si u Sj proizilazi pod uticajem nekoliko ulaznih signala, luku (Si, Sj) dodeljuju se svi ti ulazni signali i odgovarajući izlazni signali.
- Pri opisu Murovog automata u vidu grafa izlazni signal Ys=λ(Si) zapisuje se unutar čvora Si ili odmah pored njega



Zadavanje konačnog automata grafom 2/3




- Luk u nekom čvoru Si može biti:
 - povratni (Si, Si)
 - odlazni (Si, Sj)
 - dolazni (Sj, Si)
- Prema vrsti lukova u čvoru S, stanja automata su:
 - izolovana ako čvor ima samo povratne grane
 - prelazna ako u čvoru nema dolaznih lukova
 - ustaljena ako čvor nema odlaznih lukova.



Zadavanje konačnog automata grafom 3/3







Zadavanje konačnog automata matričnom metodom 1/2



- Matrično zadavanje automata vrši se preko kvadratne matrice C= | Cij
 | čije vrste odgovaraju polaznim stanjima, a kolone stanjima prelaza.
- Element Cij=Xp/Yq koji stoji na preseku i-te vrste i j-te kolone u slučaju Milijevog automata, odgovara ulaznom signalu Xp koji izaziva prelaz iz stanja Si u Sj i izlaznom signalu Yq, koji se izdaje pri tom prelazu

$$\mathbf{C}_{1} = \begin{vmatrix} \mathbf{X}_{2} \, / \, \mathbf{Y}_{1} & & \mathbf{X}_{1} \, / \, \mathbf{Y}_{1} \\ \mathbf{X}_{1} \, / \, \mathbf{Y}_{1} & & \mathbf{X}_{2} \, / \, \mathbf{Y}_{2} \\ \mathbf{X}_{1} \, / \, \mathbf{Y}_{2} & \mathbf{X}_{2} \, / \, \mathbf{Y}_{1} & & \end{vmatrix}$$

Automat A₁



Zadavanje konačnog automata matričnom metodom 2/2



Primer zadavanja Murovog automata

$$C = \begin{bmatrix} X_1 & X_2 & X_1 \\ X_2 & X_1 \\ X_2 & X_1 \\ X_2 & X_1 \\ X_2 & X_1 \end{bmatrix}$$


$$\mathbf{Y}_{\mathbf{q}} = \begin{bmatrix} \mathbf{Y}_{1} \\ \mathbf{Y}_{1} \\ \mathbf{Y}_{3} \\ \mathbf{Y}_{2} \\ \mathbf{Y}_{3} \end{bmatrix}$$

Automat A₃



Kanonička struktura automata





Pošto je sistem sinhron, signal takta ili sinhronizacije (označen ST) određuje vremenske trenutke u kojima dolazi do formiranja narednog stanja i izdvajanja izlaznog signala.

U vreme t unosi se novo stanje u memoriju i tu se čuva sve do trenutka t+1.

Signal takta čine periodični impulsi takta, koji u idealnom slučaju imaju nultu širinu

Inicijalizacija se realizuje nad delom memorije posebnim signalom inicijalizacije.



Kodirane tablice ulaza, izlaza i stanja




8	Q_1	\mathbf{Q}_2
S_0	0	0
S_1	0	1
S_2	1	0
S_3	1	1

3	\mathbf{X}_1	X_2
$\overline{\mathbf{W_0}}$	0	0
\mathbf{W}_1	0	1
$\overline{\mathbf{W}_2}$	1	0

100	\mathbf{Z}_1	\mathbf{Z}_2
Y_0	0	0
$\mathbf{Y_1}$	0	1
\mathbf{Y}_{2}	1	1
\mathbf{Y}_3	1	0

a) stanja

- b) ulazni simboli
- c) izlazni simboli





Jednoprocesni automat u VHDL-u



```
architecture behavioral of sm is
   type state_t is (s1, s2, s3);
   signal state : state_t;
begin
   oneproc: process(rst, clk)
   begin
      if (rst = '0') then
         -- Reset
     elsif(clk'event and clk = '1') then
         case state is
           when s1 =>
               if (input = '1') then
                  state \leq = s2;
               else
                  state \leq = s1;
               end if;
         end case;
      end if;
   end process;
end architecture;
```



Dvoprocesni automat u VHDL-u



```
architecture behavioral of sm is
  type state_t is (s1, s2, s3);
  signal state, next_state : state_t;
begin
  syncproc: process(rst, clk)
  begin
     if (rst = '0') then
       state \leq s1;
     elsif(clk'event and clk = '1') then
     state <= next_state;
     end if;
end process;
   combproc: process(state, input)
   begin
     case state is
        when s1 = >
           if (input = '1') then
              next state <= s2;
           else
             next state <= s1;
           end if;
     end case;
   end process;
end architecture;
```