



**Univerzitet u Novom Sadu**

**Fakultet tehničkih nauka**

Odsek za računarsku tehniku i  
računarske komunikacije




# **Osnovi logičkog projektovanja sekvencijalnih mreža**


Automati opšteg tipa

# Kako memorisati 1 bit informacije?

- ❖ Konceptijski dva invertora povezana u krug pamte stanje



- ❖ Ako bi im se dodao idealan preklopnik, stanje bi se moglo menjati



- ❖ Preklopnik


- ❖ gore: upiši

- ❖ dole: pamti


# SR leč (latch)

NILI

NI



S	R	Q	$\bar{Q}$
0	0	Q-	$\bar{Q}$ -
0	1	0	1
1	0	1	0
1	1	0	0





S	R	Q	$\bar{Q}$
0	0	Q-	$\bar{Q}$ -
0	1	0	1
1	0	1	0
1	1	1	1


# D leč (latch)

NILI

NI



# Gejtovani D (latch) Leč sa dozvolom upisa




E	D	Q	$\bar{Q}$
0	0	latch	latch
0	1	latch	latch
1	0	0	1
1	1	1	0

# Taktovani D flip-flop sa NI kolima

Samo pri tranziciji CLK (0-1) može doći do promene A i B!


Ako je CLK=0 (A,B)=(1,1) izlazni leč pamti.

Ako je CLK=1 promena na D ne afektira (A,B)



CLK	D	A	B	S	R	Q	
0	0	1	1	0	0	Q-	donji leč u zabr stanju
1	0	1	0	0	1	0	
0	1	1	1	0	0	Q-	gornji leč u zabr stanju
1	1	0	1	1	0	1	

# Taktovani D flip-flop sa NILI kolima





Samo pri tranziciji CLK (1-0) može doći do promene A i B!

Ako je CLK=1 (A,B)=(0,0) izlazni leč pamti.

Ako je CLK=0 promena na D ne afektira (A,B)

CLK	D	A	B	S	R	Q	
1	0	0	0	0	0	Q-	gornji leč u zabr stanju
0	0	1	0	0	1	0	reset
1	1	0	0	0	0	Q-	donji leč u zabr stanju
0	1	0	1	1	0	1	set

# Memorijski element tipa vodeći-prateći (engl. *Master-Slave* )







**Univerzitet u Novom Sadu**

**Fakultet tehničkih nauka**

Odsek za računarsku tehniku i  
računarske komunikacije




# **Standardne sekvencijalne mreže**


Registri i brojači

# Registri

- ❖ Registri predstavljaju skup elementarnih automata (flip-flopova) i kombinacionih mreža koje omogućuju pamćenje reči i u opštem slučaju omogućuju izvršavanje sledećih elementarnih operacija:
  - ❖ postavljanje registara na nulu;
  - ❖ prijem reči iz drugog registra, kombinacione mreže ili brojača;
  - ❖ prenos reči u drugi registar, kombinacionu mrežu ili brojač;
  - ❖ pretvaranje direktnog koda u komplementarni kod i obrnuto;
  - ❖ pomeraj reči u levo i desno za dati broj razreda;
  - ❖ pretvaranje tipa serijsko/paralelno i paralelno/serijsko.



# Sinhrono vs. asinhrono



reset asinhron u odnosu na takt signal

reset sinhron u odnosu na takt signal

reset = inicijalizacija stanja flip-flopa

# Registar sa sinhronim postavljanjem početnog stanja

```

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY REG IS
  GENERIC (
    -- pretpostavljeni broj bita je 4
    pWIDTH: integer := 4
  );
  PORT (
    iCLK,
    iCLR : IN  STD_LOGIC;
    iCE  : IN  STD_LOGIC;
    iD   : IN  STD_LOGIC_VECTOR
          (pWIDTH-1 DOWNTO 0);
    oQ   : OUT STD_LOGIC_VECTOR
          (pWIDTH-1 DOWNTO 0)
  );
END REG;

```

```

ARCHITECTURE ARH_REG OF REG IS
  -- stanje registra
  SIGNAL sREG : STD_LOGIC_VECTOR
    (pWIDTH-1 DOWNTO 0);
BEGIN

```

```

  PROCESS (iCLK) BEGIN
    IF (iCLK'EVENT AND iCLK = '1') THEN
      IF (iCLR = '1') THEN

```

```

        -- sinhrono postavljanje
        -- pocetne vrednosti
        sREG <= (OTHERS => '0');

```

```

      ELSE
        IF (iCE = '1') THEN
          -- upis u registar
          sREG <= iD;

```

```

        END IF;

```

```

      END IF;

```

```

    END IF;

```

```

  END PROCESS;

```

```

  -- preslikavanje stanja registra
  -- na izlazni vektor
  oQ <= sREG;

```

```

END ARH_REG;

```

# Registar sa asinhronim postavljanjem početnog stanja

```

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY REG IS
  GENERIC (
    -- pretpostavljeni broj bita je 4
    pWIDTH: integer := 4
  );
  PORT (
    iCLK,
    iCLR : IN  STD_LOGIC;
    iCE  : IN  STD_LOGIC;
    iD   : IN  STD_LOGIC_VECTOR
        (pWIDTH-1 DOWNTO 0);
    oQ   : OUT STD_LOGIC_VECTOR
        (pWIDTH-1 DOWNTO 0)
  );
END REG;

```

```

ARCHITECTURE ARH_REG OF REG IS
  -- stanje registra
  SIGNAL sREG : STD_LOGIC_VECTOR
    (pWIDTH-1 DOWNTO 0);
BEGIN

```

```

  PROCESS (iCLK, iCLR) BEGIN
    IF (iCLR = '1') THEN
      -- asinhrono postavljanje
      -- pocetne vrednosti
      sREG <= (OTHERS => '0');
    ELSIF (iCLK'EVENT AND iCLK = '1') THEN
      IF (iCE = '1') THEN
        -- upis u registar
        sREG <= iD;
      END IF;
    END IF;
  END PROCESS;

```

```

  -- preslikavanje stanja registra
  -- na izlazni vektor
  oQ <= sREG;


```

```

END ARH_REG;

```


# Pomerački registri




$$I(t+1) = \begin{cases} I(t) & \text{za } p=0 \\ U(t) & \text{za } p = U_p \\ (I_{n-1}, I_{n-2}, \dots, I_1, U_{sl}) & \text{za } p = \text{pomeranje u levo} \\ (U_{sd}, I_n, \dots, I_3, I_2) & \text{za } p = \text{pomeranje u desno} \end{cases}$$

# Primeri pomeračkih registara


## Primer 1 Pomerački registar sa serijskim ulazom/izlazom



## Primer 2 Pomerački registar sa paralelnim ulazom i serijskim izlazom




# Primer: pomerački registar sa paralelnim ulazom i serijskim izlazom



LOAD	$F_i$
0	$Q_{i+1}$
1	$D_i$

$$F_i = \overline{\text{LOAD}} \cdot Q_{i+1} + \text{LOAD} \cdot D_i$$






# Pomerački registar u VHDL-u (serijski ulaz, paralelni izlaz)

```
PROCESS (iCLK) BEGIN
  IF (iCLK'EVENT AND iCLK = '1') THEN
    IF (inRESET = '0') THEN
      -- sinhroni reset
      sREG <= "00000";
    ELSE
      -- dozvoljeno pomeranje?
      IF (iSE = '1') THEN
        -- LSB bit ulazi prvi
        sREG <= ( iD      &
                  sREG(4) &
                  sREG(3) &
                  sREG(2) &
                  sREG(1)
                );
      END IF;
    END IF;
  END IF;
END PROCESS;
```

**Operator  
konkatenacije**

# Brojači

- Brojači su sekvencijalne mreže sa jednim binarnim ulazom  $X$  (brojački impuls), čiji dijagram stanja predstavlja repetitivni ciklus.




- Broj različitih stanja u ciklusu se naziva modul ili osnova brojača (brojač modula  $N$  je brojač sa  $N$  stanja).
- Ako se stanja označe celim brojevima  $0, 1, \dots, N-1$ , funkcija prelaza brojača može se analitički izraziti u obliku.

$$S(t + 1) = (S(t) + x) \bmod N$$

- Broj elementarnih automata potrebnih za realizaciju brojača sa  $N$  stanja je

$$m \geq \log_2 N$$



# Tipičan brojač




perioda  $N=16, n=4$

# Primeri brojača

## Brojač od 1 do 12



a)





b)

a) Delitelj po modulu 9  
b) Deo vremenskih signala



# Specijalni brojači

- ◆ **Decimalni brojač:**  
na izlazu se dobijaju vrednosti decimalnog brojnog sistema
- ◆ **Redni (kružni) brojač:**  
poseduje onoliko memorijskih elemenata koliko ima simbola  
( modul brojača = broj flip-flopova )
- ◆ **Džonsonov brojač:**  
Modifikacija kružnog brojača  
( modul brojača =  $2 \times$  broj flip-flopova )

# Redni brojač



# Džonsonov brojač



# Primer realizacije u VHDL-u

```

library IEEE;
use IEEE STD_LOGIC_1164 ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity BROJAC is
  port (
    iCLK      : in  STD_LOGIC;
    inRESET   : in  STD_LOGIC;
    iDIRECTION : in  STD_LOGIC;
    oCNT      : out STD_LOGIC_VECTOR
              (3 downto 0)
  );
end BROJAC;

```

Preklapanje operatora  
tipa `std_logic_vector`  
( `sCOUNTER` ) i  
tipa `integer` (+1 i -1)

```

architecture BROJAC_ARH of BROJAC is
  SIGNAL sCOUNTER : STD_LOGIC_VECTOR
    (3 DOWNT0 0) :=
      "0000";

begin

  PROCESS (iCLK, inRESET)
  BEGIN
    IF inRESET='0' THEN
      sCOUNTER <= "0000";
    ELSIF iCLK='1' AND iCLK'event THEN
      IF iDIRECTION='1' THEN
        sCOUNTER <= sCOUNTER + 1;
      ELSE
        sCOUNTER <= sCOUNTER - 1;
      END IF;
    END IF;
  END PROCESS;

  oCNT <= sCOUNTER;

end BROJAC_ARH;

```



# Detektor rastuće ivice

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity detektor_rast is
  Port ( inRST : in  STD_LOGIC;
        inCLK : in  STD_LOGIC;
        iX   : in  STD_LOGIC;
        oDETECT : out STD_LOGIC);
end detektor_rast;
```

architecture Behavioral of detektor\_rast is

```
signal niz : std_logic_vector(3 downto 0);
```

```
begin
```

```
process (inCLK,inRST)
begin
  if inRST = '0' then
    niz <= "0000";
  elsif (inCLK'event and inCLK = '1') then
    niz <= niz(2 downto 0) & iX;
  end if;
end process;
```

```
process (niz)
begin
  case niz is
    when "0111" => oDETECT <= '1';
    when others => oDETECT <= '0';
  end case;
end process;
```


```
end Behavioral;
```

# Definicija sekvencijalnih mreža



❖ Opšti model digitalnog sistema se definiše funkcijom u vremenu sa  $n$  ulaznih promenljivih i  $p$  izlaznih promenljivih

❖ Ukoliko vrednosti izlaznih promenljivih zavise ne samo od trenutnih vrednosti ulaznih promenljivih nego i od prošlih vrednosti (parova ulaza-izlaza) za digitalni sistem se kaže da je **sekvencijalni** sistem ili **automat**



# Vremensko ponašanje automata

- ❖ Izlaz automata u trenutku  $t$ , označen sa  $z(t)$ , zavisi od ulazne vremenski zavisne funkcije u intervalu  $(-\infty, t)$
- ❖ Vrednosti ulazne vremenske funkcije  $x(-\infty, t)$  grupiše u klase tako da sve vremenske funkcije koje imaju isti uticaj na izlaz u trenutku  $t$ , pripadaju istoj klasi.
- ❖ Klase predstavljaju **STANJA** koja se označavaju promenljivom  $S$ . Njima se izražava uticaj prošlih ulaza na trenutne i buduće vrednosti izlaza
- ❖ U praktičnim sistemima broj klasa je konačan.
- ❖ Ukoliko su ulazna i izlazna azbuka (alfabet) stanja konačne, automat se naziva **KONAČNIM**

# Formalni matematički opis sekvencijalnih sistema

- ❖ Apstraktni automat je matematički model prekidačkog upravljačkog automata koji se zadaje skupom iz šest elemenata:

$$W = (X, Y, S, \delta, \lambda, S_0)$$

$X = (x_1, x_2, \dots, x_n)$  - skup ulaznih signala ili ulazna azbuka/alfabet  
(ulazna reč automata)

$Y = (y_1, y_2, \dots, y_m)$  - skup izlaznih signala ili izlaznih azbuka/alfabet  
(izlazna reč automata)

$S = (s_1, s_2, \dots, s_k)$  - skup stanja ili azbuka/alfabet stanja

$S_0$  - početno stanje

$\delta$  - funkcija prelaza koja realizuje azbučno preslikavanje skupa  $S \times X \rightarrow S$

$\lambda$  - funkcija izlaza koja realizuje

preslikavanje skupa  $S \times X \rightarrow Y$

nitroelektronske kombinacione mreže i standardne sekvencijalne mreže


# Vremensko modelovanje automata

- ❖ Zavisnost izlaza u trenutku  $t$  od ulaza  $i$  i stanja u istom vremenskom trenutku izražava se tzv. **FUNKCIJOM IZLAZA**  
$$Z(t) = \lambda( X(t), S(t) )$$
- ❖ Uticaj ulazne vremenske funkcije se izražava i u odnosu na promenu stanja, odnosno, novo stanje zavisi od trenutnog stanja i ulaza. U tom slučaju govori se o **FUNKCIJI PRELAZA**  
$$S(t+\Delta) = \delta( S(t), X(t) )$$


pri čemu je  $S(t)$  trenutno (sadašnje), a  $S(t+\Delta)$  sledeće (naredno) stanje
- ❖ Pošto sinhroni sekvencijalni sistemi mogu menjati stanje u diskretnim trenucima kontinualna promenljiva  $t$  se zamenjuje diskretnom promenljivom definisanom pozitivnim celim brojem
- ❖ Sistem je u stanju  $S(i)$  u vremenskom intervalu  $(t-1=i-1, t=i)$ . Sinhrona sekvencijalna mreža se može opisati kao  
$$\begin{aligned} Z(t) &= \lambda( S(t), X(t) ) \\ S(t+1) &= \delta( S(t), X(t) ) \end{aligned}$$

# Sinhrona i asinhrona sekvencijalne mreže

- ❖ Kod sinhronih mreža ulazi, izlazi i interna stanja se menjaju u diskretnim vremenskim trenucima, definisanim preko sinhronizacionog ulaza osnovnom frekvencijom takta sistema, tj. taktom
- ❖ Kod asinhronih sekvencijalnih mreža stanja se mogu menjati u bilo koje vreme, a ulazi mogu biti signali različitih nivoa koji se javljaju u proizvoljnom intervalu vremena



a)




b)

# Milijev i Murov automat


- ❖ U odnosu na funkciju izlaza u praksi se sreću dva slučaja
- ❖ Automati prve vrste ili **Milijevi** (*Mealy*) automati definišu funkciju izlaza u obliku  

$$Z(t) = \lambda( S(t), X(t) )$$
- ❖ Automati druge vrste ili automati **Mura** (*Moore*) definišu funkciju izlaza  

$$Z(t) = \lambda( S(t) )$$



**Milijev automat**



**Murov automat**

# Zadavanje konačnog automata tabličnom metodom 1/2

- ❖ Milijev automat se opisuje tablicama prelaza i izlaza

**tablica prelaza**

X/S	$S_0$	$S_1 \dots S_k$
$X_1$	$\delta(S_0, X_1)$	$\delta(S_1, X_1) \dots \delta(S_k, X_1)$
...	...	...
$X_m$	$\delta(S_0, X_m)$	$\delta(S_1, X_m) \dots \delta(S_k, X_m)$

**tablica izlaza**

X/S	$S_0$	$S_1 \dots S_k$
$X_1$	$\lambda(S_0, X_1)$	$\lambda(S_1, X_1) \dots \lambda(S_k, X_1)$
...	...	...
$X_m$	$\lambda(S_0, X_m)$	$\lambda(S_1, X_m) \dots \lambda(S_k, X_m)$

## Primer 1: automat prve vrste (Milijev automat)

**A<sub>1</sub> tabela prelaza**

	$S_0$	$S_1$	$S_2$
$X_1$	$S_2$	$S_0$	$S_0$
$X_2$	$S_0$	$S_2$	$S_1$

**A<sub>1</sub> tabela izlaza**

	$S_0$	$S_1$	$S_2$
$X_1$	$Y_1$	$Y_1$	$Y_2$
$X_2$	$Y_1$	$Y_2$	$Y_1$



# Zadavanje konačnog automata tabličnom metodom 2/2

## Primer 2: nepotpuno definisan automat

$A_2$  tabela prelaza

	$S_0$	$S_1$	$S_2$	$S_3$
$X_1$	$S_1$	$S_2$	$S_3$	-
$X_2$	$S_2$	-	$S_1$	$S_1$

$A_2$  tabela izlaza

	$S_0$	$S_1$	$S_2$	$S_3$
$X_1$	$Y_1$	$Y_3$	$Y_3$	-
$X_2$	$Y_2$	-	$Y_1$	$Y_2$

## Primer 3: Murov automat (automat druge vrste)

	$\lambda(S_0) \dots \lambda(S_k)$
	$S_0 \dots S_k$
$X_1$	$\delta(S_0, X_1) \dots \delta(S_k, X_1)$
$\dots$	$\dots$
$X_p$	$\delta(S_0, X_p) \dots \delta(S_k, X_p)$

Uopšteni Murov automat

$A_3$	$Y_1$	$Y_1$	$Y_3$	$Y_2$	$Y_3$
	$S_0$	$S_1$	$S_2$	$S_3$	$S_4$
$X_1$	$S_1$	$S_4$	$S_4$	$S_2$	$S_2$
$X_2$	$S_3$	$S_1$	$S_1$	$S_0$	$S_0$

Konačan Murov automat


# Zadavanje konačnog automata grafom 1/3

- ❖ Graf automata je orijentisani graf čiji čvorovi odgovaraju stanjima, a lukovi prelazima između stanja.
- ❖ Dva čvora grafa automata  $S_i$  i  $S_j$  (polazno i stanje prelaza) spajaju se lukovima usmerenim od  $S_i$  ka  $S_j$  ako u automatu postoji prelaz iz  $S_i$  u  $S_j$ , tj. ako je  $S_j = \delta(S_i, X_r)$  pri nekom ulaznom signalu  $X_r$ .
- ❖ Luku  $(S_i, S_j)$  grafa automata dodeljuje se ulazni signal  $X$  i izlazni signal  $Y = \lambda(S, X)$  ako je on definisan, a u protivnom se stavlja crtica.
- ❖ Ako prelaz automata iz stanja  $S_i$  u  $S_j$  proizilazi pod uticajem nekoliko ulaznih signala, luku  $(S_i, S_j)$  dodeljuju se svi ti ulazni signali i odgovarajući izlazni signali.
- ❖ Pri opisu Murovog automata u vidu grafa izlazni signal  $Y_s = \lambda(S_i)$  zapisuje se unutar čvora  $S_i$  ili odmah pored njega


# Zadavanje konačnog automata grafom 2/3

- ❖ Luk u nekom čvoru  $S_i$  može biti:
  - ❖ povratni  $(S_i, S_i)$
  - ❖ odlazni  $(S_i, S_j)$
  - ❖ dolazni  $(S_j, S_i)$
- ❖ Prema vrsti lukova u čvoru  $S$ , stanja automata su:
  - ❖ izolovana ako čvor ima samo povratne grane
  - ❖ prelazna ako u čvoru nema dolaznih lukova
  - ❖ ustaljena ako čvor nema odlaznih lukova.


# Zadavanje konačnog automata grafom 3/3



automat A<sub>1</sub>



automat A<sub>2</sub>



automat A<sub>3</sub>

# Zadavanje konačnog automata matričnom metodom 1/2

- ❖ Matrično zadavanje automata vrši se preko kvadratne matrice  $C = \begin{bmatrix} | & | \\ C_{ij} & \\ | & | \end{bmatrix}$  čije vrste odgovaraju polaznim stanjima, a kolone stanjima prelaza.
- ❖ Element  $C_{ij} = X_p / Y_q$  koji stoji na preseku i-te vrste i j-te kolone u slučaju Milijevo automata, odgovara ulaznom signalu  $X_p$  koji izaziva prelaz iz stanja  $S_i$  u  $S_j$  i izlaznom signalu  $Y_q$ , koji se izdaje pri tom prelazu

$$C_1 = \begin{bmatrix} X_2 / Y_1 & X_1 / Y_1 \\ X_1 / Y_1 & X_2 / Y_2 \\ X_1 / Y_2 & X_2 / Y_1 \end{bmatrix}$$

Automat  $A_1$



# Zadavanje konačnog automata matričnom metodom 2/2

## ❖ Primer zadavanja Murovog automata

$$C = \begin{vmatrix} & X_1 & & X_2 \\ & X_2 & & X_1 \\ & X_2 & & X_1 \\ X_2 & & X_1 & \\ X_2 & & X_1 & \end{vmatrix} \quad Y_q = \begin{vmatrix} Y_1 \\ Y_1 \\ Y_3 \\ Y_2 \\ Y_3 \end{vmatrix}$$

Automat  $A_3$

# Kanonička struktura automata



- ❖ Pošto je sistem sinhron, signal takta ili sinhronizacije (označen ST) određuje vremenske trenutke u kojima dolazi do formiranja narednog stanja i izdvajanja izlaznog signala.
- ❖ U vreme  $t$  unosi se novo stanje u memoriju i tu se čuva sve do trenutka  $t+1$ .
- ❖ Signal takta čine periodični impulsi takta, koji u idealnom slučaju imaju nultu širinu

- ❖ Inicijalizacija se realizuje nad delom memorije posebnim signalom inicijalizacije.

# Kodirane tablice ulaza, izlaza i stanja

	$Q_1$	$Q_2$
$S_0$	0	0
$S_1$	0	1
$S_2$	1	0
$S_3$	1	1


a) stanja

	$X_1$	$X_2$
$W_0$	0	0
$W_1$	0	1
$W_2$	1	0

b) ulazni simboli

	$Z_1$	$Z_2$
$Y_0$	0	0
$Y_1$	0	1
$Y_2$	1	1
$Y_3$	1	0

c) izlazni simboli





# Jednoprocesni automat u VHDL-u

```
architecture behavioral of sm is
    type state_t is (s1, s2, s3);
    signal state : state_t;
begin
    oneproc: process(rst, clk)
    begin
        if (rst = '0') then
            -- Reset
        elsif(clk'event and clk = '1') then
            case state is
                when s1 =>
                    if (input = '1') then
                        state <= s2;
                    else
                        state <= s1;
                    end if;
                ...
                ...
            end case;
        end if;
    end process;
end architecture;
```

# Dvoprocetni automat u VHDL-u

```
architecture behavioral of sm is
    type state_t is (s1, s2, s3);
    signal state, next_state : state_t;
begin
    syncproc: process(rst, clk)
    begin
        if (rst = '0') then
            state <= s1;
        elsif (clk'event and clk = '1') then
            state <= next_state;
        end if;
    end process;

    combproc: process(state, input)
    begin
        case state is
            when s1 =>
                if (input = '1') then
                    next_state <= s2;
                else
                    next_state <= s1;
                end if;
            ...
        end case;
    end process;
end architecture;
```