Introduction

Architectures des ordinateurs (une introduction)

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018

Modèle de Von Neumann : qu'est ce qu'un ordinateur?

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018

Bibliographie

Introduction

- Architectures logicielles et matérielles, Amblard, Fernandez, Lagnier, Maraninchi, Sicard, Waille, Dunod 2000
- Architecture des ordinateurs, Cazes, Delacroix, Dunod 2003.
- Computer Organization and Design: The Hardware/Software Interface, Patterson and Hennessy, Dunod 2003.
- Processeurs ARM, Jorda. DUNOD 2010.
- https://im2ag-moodle.e.ujf-grenoble.fr/course/ view.php?id=336






FIGURE - Processeur, mémoire et périphériques

Bouhineau, Carrier, Devismes (UGA) Modèle de Von Neumann 21 décembre 2018 1 Bouhineau, Carrier, Devismes (UGA) Modèle de Von Neumann 21 décembre 2018

Mémoire centrale (vision abstraite)

La mémoire contient des informations prises dans un certain domaine La mémoire contient un certain nombre (fini) d'informations Les informations sont codées par des vecteurs binaires d'une certaine taille





FIGURE – Mémoire abstraite



La mémoire reçoit :

- un vecteur binaire (représentant une adresse A) sur le bus adresses,
- un vecteur binaire (représentant la donnée D) sur le bus données,
- un signal de commande d'écriture sur le bus de contrôle.

Elle inscrit (*peut-être*, voir tableau ci-après) la donnée D comme contenu de l'emplacement mémoire dont l'adresse est A



Modèle de Von Neumann

21 décembre 2018

On écrit : mem [A] <-- D

Bouhineau, Carrier, Devismes (UGA)


Remarque : le bus de données est bidirectionnel

Actions sur la mémoire : LIRE

La mémoire reçoit :

- un vecteur binaire (représentant une adresse A) sur le bus adresses,
- un signal de commande de lecture sur le bus de contrôle.

Elle délivre un vecteur binaire représentant la donnée D sur le bus données.



On note: D <-- mem[A]

mem[A]: emplacement mémoire dont l'adresse est A



Processeur : circuit relié à la mémoire (bus adresses, données et contrôle)

La mémoire contient des informations de nature différentes :

- des données : représentation binaire d'une couleur, d'un entier, d'une date, etc.
- des instructions : représentation binaire d'une ou plusieurs actions à réaliser.

Le processeur, relié à une mémoire, peut :

- lire un mot : le processeur fournit une adresse, un signal de commande de lecture et reçoit le mot.
- écrire un mot : le processeur fournit une adresse ET une donnée et un signal de commande d'écriture.

21 décembre 2018

- ne pas accéder à la mémoire.
- exécuter des instructions, ces instructions étant des informations lues en mémoire.

Introduction Notion de modèle La mémoire (centrale) Les entrées/sorties Le processeur

o o o o ● o o o

Entrées/Sorties : définitions

On appelle périphériques d'entrées/sortie les composants qui permettent :

- L'intéraction de l'ordinateur (mémoire et processeur) avec
 l'utilisateur (clavier, écran, ...)
- L'intéraction de l'ordinateur avec le réseau (carte réseau, carte WIFI, ...)
- L'accès aux **mémoires secondaires** (disque dur, clé USB...)

L'accès aux périphériques se fait par le biais de ports (usb, serie, pci, ...).

 $\textcolor{red}{\textbf{Sortie}}: \textbf{ordinateur} \longrightarrow \textbf{ext\'erieur}$


Entrée : extérieur → ordinateur

Entrée/Sortie : ordinateur ←→ extérieur



Le processeur est composé d'unités (ressources matérielles internes) :

- des registres : cases de mémoire interne
 Caractéristiques : désignation, lecture et écriture "simultanées"
- des unités de calcul (UAL)
- une unité de contrôle : (UC, Central Processing Unit)
- un compteur ordinal ou compteur programme : PC



Les bus

Introduction

Notion de modèle

Un bus informatique désigne l'ensemble des lignes de communication (câbles, pistes de circuits imprimés, ...) connectant les différents composants d'un ordinateur.

La mémoire (centrale)

Les entrées/sorties

Le processeul

- Le bus de données permet la circulation des données.
- Le bus d'adresse permet au processeur de désigner à chaque instant la case mémoire ou le périphérique auquel il veut faire appel.
- Le bus de contrôle indique quelle est l'opération que le processeur veut exécuter, par exemple, s'il veut faire une écriture ou une lecture dans une case mémoire.

On trouve également, dans le bus de contrôle, une ou plusieurs lignes qui permettent aux périphériques d'effectuer des demandes au processeur; ces lignes sont appelées lignes d'interruptions matérielles (IRQ).



- Représentation d'une instruction en mémoire : un vecteur de bits
- Programme : suite de vecteurs binaires qui codent les instructions qui doivent être exécutées.
- Le codage des instructions constitue le Langage machine (ou code machine).
- Chaque modèle de processeur a son propre langage machine (on dit que le langage machine est natif)

Bouhineau, Carrier, Devismes (UGA) Modèle de Von Neumann 21 décembre 2018 14 Bouhineau, Carrier, Devismes (UGA) Modèle de Von Neumann 21 décembre 2018

Codage Représentation des naturels Exercices Représentation des relatifs Représentation des rationnels Opérations

Codage des informations et représentation des nombres par des vecteurs binaires

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018

| ouhineau, Car | rrier, Devismes (UGA) Cod | age et représen | tation d'informations par des vect | eurs binaires | 21 décembre 2018 | 1 |
|----------------|------------------------------------|-----------------|------------------------------------|-------------------------|------------------|---------------------|
| Codage ○●○○ | Représentation des naturels 000000 | Exercices | Représentation des relatifs 000 | Représentation de 00 | | Opérations 00000 |
| | | | | | | |
| UTF- | 0 | | | | | |

- Codage extensible, compatible avec ASCII
- Permet de représenter plus d'un million de caractères

| Caractères codés | Représentation binaire UTF-8 | Signification |
|---------------------|------------------------------|---------------------------------|
| U+0000 à U+007F | O XXXXXX | 1 octet codant 1 à 7 bits |
| U+0080 à U+07FF | 110xxxxx 10xxxxxx | 2 octets codant 8 à 11 bits |
| U+0800 à U+0FFF | 11100000 101xxxxx 10xxxxxx | 3 octets codant 12 à 16 bits |

Source wikipédia.

Exemples (3/3): Code ASCII (Ensemble des caractères affichables)

ASCII = « American Standard Code for Information Interchange »

On obtient le tableau ci-dessous par la commande Unix man ascii

| ſ | 32 | | 33 | | 34 | " | 35 | # | 36 | \$ | 37 | % | 38 | & | 39 | , |
|-----|-----|---|-----|-----|-----|---|-----|---|-----|-----|-----|----|-----|---|-----|-----|
| - 1 | | | | | | | | | | φ | - | /0 | | α | | |
| | 40 | (| 41 |) | 42 | * | 43 | + | 44 | , | 45 | - | 46 | | 47 | / |
| | 48 | 0 | 49 | 1 | 50 | 2 | 51 | 3 | 52 | 4 | 53 | 5 | 54 | 6 | 55 | 7 |
| | 56 | 8 | 57 | 9 | 58 | : | 59 | ; | 60 | < | 61 | = | 62 | > | 63 | ? |
| İ | 64 | @ | 65 | Α | 66 | В | 67 | С | 68 | D | 69 | Е | 70 | F | 71 | G |
| İ | 72 | Н | 73 | - 1 | 74 | J | 75 | K | 76 | L | 77 | M | 78 | N | 79 | 0 |
| | 80 | Р | 81 | Q | 82 | R | 83 | S | 84 | Т | 85 | U | 86 | V | 87 | w |
| İ | 88 | X | 89 | Υ | 90 | Z | 91 | [| 92 | \ | 93 |] | 94 | ^ | 95 | - |
| ı | 96 | 4 | 97 | а | 98 | b | 99 | С | 100 | d | 101 | е | 102 | f | 103 | g |
| İ | 104 | h | 105 | i | 106 | j | 107 | k | 108 | - 1 | 109 | m | 110 | n | 111 | 0 |
| İ | 112 | р | 113 | q | 114 | r | 115 | s | 116 | t | 117 | u | 118 | V | 119 | w |
| l | 120 | Х | 121 | у | 122 | Z | 123 | { | 124 | | 125 | } | 126 | ~ | 127 | del |

Code_ascii (q) = 113; Decode_ascii (51) = 3.



| | 0 | 1 | 2 | 3 | 4 |
|---|-------|-------|-------|-------|-------|
| 0 | (0,0) | (0,1) | (0,2) | (0,3) | (0,4) |
| | 0 | 1 | 2 | 3 | 4 |
| 1 | (1,0) | (1,1) | (1,2) | (1,3) | (1,4) |
| | 5 | 6 | 7 | 8 | 9 |
| | | | | | |
| 3 | (3,0) | (3,1) | (3,2) | (3,3) | (3,4) |
| | 15 | 16 | 17 | 18 | 19 |

2 formules à savoir :

 $COD_COUPLE4_5 ((a, b)) = a \times 5 + b$

DECOD_COUPLE4_5 (n) = (n div 5, n reste 5)

Remarque : Quelles seraient ces formules si nous avions numéroté à partir de 1 au lieu de 0?

Codage et représentation d'informations par des vecteurs binaires

 Codage
 Représentation des naturels
 Exercices
 Représentation des relatifs
 Représentation des rationnels
 Opérations
 Codage
 Représentation des rationnels

Conclusion sur le codage : Où est le code?

- Le code n'est pas dans l'information codée.
 Par exemple: 14 est le code du jaune dans le code des couleurs du PC ou le code du couple (2,4) ou le code du bleu pâle dans le code du commodore 64.
- Pour interpréter, comprendre une information codée il faut connaître la règle de codage. Le code seul de l'information ne donne rien, c'est le système de traitement de l'information (logiciel ou matériel) qui « connait » la règle de codage, sans elle il ne peut pas traiter l'information.

Bouhineau, Carrier, Devismes (UGA) Codage et représentation d'informations par des vecteurs binaires 21 décembre 2018 6

Codage Représentation des naturels Exercices Représentation des relatifs Représentation des rationnels coco

Exercice: Enumérer les nombres représentables sur 3

chiffres binaires.

| 0 | : | 0 | 0 | 0 |
|---|---|---|---|---|
| 1 | : | 0 | 0 | 1 |
| 2 | : | 0 | 1 | 0 |
| 3 | : | 0 | 1 | 1 |
| 4 | : | 1 | 0 | 0 |
| 5 | : | 1 | 0 | 1 |
| 6 | : | 1 | 1 | 0 |
| 7 | : | 1 | 1 | 1 |

En numération de position, avec N chiffres en base b on peut représenter les b^N naturels de l'intervalle $[0, b^N-1]$

Exemple : en base 10 avec 3 chiffres on peut représenter les 10³ naturels de l'intervalle [0,999].

Avec N chiffres binaires (base 2) on peut écrire les 2^N naturels de l'intervalle $[0, 2^N - 1]$



On ne s'intéresse qu'à la base 2 : un chiffre binaire est appelé bit.

Logarithme : opération réciproque de l'élévation à la puissance Si $Y = 2^X$, on a $X = \log_2 Y$

Pour représenter en base 2, K naturels différents, il faut $\lceil \log_2 K \rceil$ chiffres en base 2

Si K est une puissance de 2, $K = 2^N$, il faut N bits.

Si K n'est pas une puissance de 2, soit P la plus petite puissance de 2 telle que P > K, il faut $\log_2 P$ bits.

Quelques valeurs à connaître

| Χ | 2 ^X |
|----|---|
| 0 | 1 |
| 1 | 2 |
| 2 | 4 |
| 3 | 8 |
| 4 | 16 |
| 8 | 256 |
| 10 | 1 024 (≈ 1 000, 1 Kilo) |
| 16 | 65 536 |
| 20 | 1 048 576 ($pprox$ 1 000 000, 1 Méga) |
| 30 | 1 073 741 824 (≈ 1 000 000 000, 1 Giga) |
| 31 | 2 147 483 648 |
| 32 | 4 294 967 296 |



Conversion base 2 vers base 10

Soit $a_{n-1}a_{n-2}...a_1a_0$ un nombre entier en base 2

En utilisant les puissances de 2 :

 $a_{n-1}a_{n-2}...a_1a_0$ vaut $a_{n-1}2^{n-1}+a_{n-2}2^{n-2}+...+a_12^1+a_02^0$ en base 10

Exemple: 1010 vaut

$$1 \times 2^{3} + 0 \times 2^{2} + 1^{1} + 0 \times 2^{0} = 2^{3} + 2^{1} = 8 + 2 = 10$$

Conversion base 10 vers base 2 : Troisième méthode

On a ainsi $169_{10} = 10101001_2$



Représentation des relatifs, solution : Complément à deux

Sur n bits, en choisissant 00...000 pour le codage de zéro, il reste $2^n - 1$ possibilités de codage : la moitié pour les positifs, la moitié pour les négatifs.

Attention, ce n'est pas un nombre pair, l'intervalle des entiers relatifs codés ne sera pas symétrique.

Principe:

- Les entiers positifs sont codés par leur code en base 2
- Les entiers négatifs sont codés de façon à ce que code(a) + code(-a) = 0

D'où sur 8 bits, intervalle représenté $[-128, +127] = [-2^7, 2^7 - 1]$

- $x \ge 0$ $x \in [0, +127]$: CodeC2(x)=x
- x < 0 $x \in [-128, -1]$: CodeC2(x)=x+256 = x+2⁸ (x étant négatif et ≥ -128 , x+2⁸ est « codable » sur 8 bits) (x+2⁸ > 127, donc pas d'ambiguïté)


 $CodeC2(a)+CodeC2(-a) = a-a+2^8 = 0$ (sur 8 bits)

Codage Représentation des naturels Exercices Représentation des relatifs Représentation des rationnels Opérations

Complément à deux sur 8 bits : tous les entiers relatifs

| entier relatif | Code(base10) | CodeC2(base2) |
|----------------|--------------|---------------|
| -128 | 128 | 1000 0000 |
| -127 | 129 | 1000 0001 |
| -126 | 130 | 1000 0010 |
| | | |
| -1 | 255 | 1111 1111 |
| 0 | 0 | 0000 0000 |
| 1 | 1 | 0000 0001 |
| 2 | 2 | 0000 0010 |
| | | |
| 12 | 12 | 0000 1100 |
| | | |
| 127 | 127 | 0111 1111 |





Complément à deux : trouver le code d'un entier négatif

Soit un entier relatif positif *a* codé par les *n* chiffres binaires :

$$\begin{array}{rcl} a_{n-1}a_{n-2}...a_{1}a_{0} \\ \text{valeur(-a)} &=& 2^{n} - \text{valeur(a)} \\ &=& 2^{n} - \left(a_{n-1}2^{n-1} + a_{n-2}2^{n-2} + ... + a_{1}2 + a_{0}\right) \\ &=& \left(2^{n-1} + 2^{n-1}\right) - \left(a_{n-1}2^{n-1} + a_{n-2}2^{n-2} + ... + a_{1}2 + a_{0}\right) \\ &=& \left(1 - a_{n-1}\right)2^{n-1} + 2^{n-1} - \left(a_{n-2}2^{n-2} + ... + a_{1}2 + a_{0}\right) \\ &=& \\ &=& \left(1 - a_{n-1}\right)2^{n-1} + \left(1 - a_{n-2}\right)2^{n-2} + ... + \left(1 - a_{0}\right) + 1 \end{array}$$

Règle : écrire le code de la valeur absolue, inverser tous les bits, ajouter 1



- Norme IEEE 754
- Codage par champ (exemple sur 32 bits): Signe (1 bit), Exposant (8 bits), Mantisse (23 Bits)
- Valeur = $(-1)^{signe} * 1$, Mantisse * $2^{Exposant-127}$
- Exceptions: 0, +Infini, -Infini, NaN, nombres proches de 0 ...
- Intervalle : [-3.4 10³⁸; 3.4 10³⁸] avec la moitié des nombres entre [-2;2]

Codage Représentation des naturels Exercices Représentation des relatifs Représentation des rationnels Opérations

Indicateurs

| | naturel | relatif |
|-----------------------|--------------|--------------|
| overflow addition | <i>C</i> = 1 | V = 1 |
| overflow soustraction | C=0 | <i>V</i> = 1 |

2 autres indicateurs (flags) :

- N : bit de signe (1 si négatif)
- Z: test si nulle (Z = 1 si nulle)

Les indicateurs permettent aussi d'évaluer les conditions $(<,>,\leq,\geq,=,\neq)$.

Pour évaluer une condition entre A et B, le processeur positionne les indicateurs en fonction du résultat de A-B.

Exemple : Supposons que A et B sont des entiers naturels. Alors, A - B provoque un overflow (c'est-à-dire, C = 0) si et seulement si A < B.

| ouhineau, Ca | arrier, Devismes (UGA) Cod | age et représen | tation d'informations par des vecte | eurs binaires | 21 décembre 2018 | 23 |
|----------------|------------------------------------|-----------------|-------------------------------------|----------------------|------------------|---------------------|
| Codage 0000 | Représentation des naturels 000000 | Exercices | Représentation des relatifs | Représentation 00 | | Opérations ○○●○○ |
| | | | | | | |
| Table | e d'addition (3 | bits) | | | | |

Récapitulatif: Pour 3 bits,

- il y a 8 vecteurs de bits possibles,
- comme entiers naturels: 0 ... 7,
- comme entiers relatif: -4 ... 3,
- mais une seule addition.

| + | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| 000 | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
| 001 | 001 | 010 | 011 | 100 | 101 | 110 | 111 | 000 |
| 010 | 010 | 011 | 100 | 101 | 110 | 111 | 000 | 001 |
| 011 | 011 | 100 | 101 | 110 | 111 | 000 | 001 | 010 |
| 100 | 100 | 101 | 110 | 111 | 000 | 001 | 010 | 011 |
| 101 | 101 | 110 | 111 | 000 | 001 | 010 | 011 | 100 |
| 110 | 110 | 111 | 000 | 001 | 010 | 011 | 100 | 101 |
| 111 | 111 | 000 | 001 | 010 | 011 | 100 | 101 | 110 |

Table d'addition (3 bits)

Récapitulatif: Pour 3 bits,

- il y a 8 vecteurs de bits possibles,
- comme entiers naturels: 0 ... 7,
- comme entiers relatif: -4 ... 3,
- mais une seule addition.

| + | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| 000 | | | | | | | | |
| 001 | | | | | | | | |
| 010 | | | | | | | | |
| 011 | | | | | | | | |
| 100 | | | | | | | | |
| 101 | | | | | | | | |
| 110 | | | | | | | | |
| 111 | | | | | | | | |



Récapitulatif: Pour 3 bits et les entiers naturels:

- il y a 8 entiers naturels: 0 ... 7,
- et l'addition suvante

| + | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 1 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 0 |
| 2 | 2 | 3 | 4 | 5 | 6 | 7 | 0 | 1 |
| 3 | 3 | 4 | 5 | 6 | 7 | 0 | 1 | 2 |
| 4 | 4 | 5 | 6 | 7 | 0 | 1 | 2 | 3 |
| 5 | 5 | 6 | 7 | 0 | 1 | 2 | 3 | 4 |
| 6 | 6 | 7 | 0 | 1 | 2 | 3 | 4 | 5 |
| 7 | 7 | 0 | 1 | 2 | 3 | 4 | 5 | 6 |

Représentation des naturels Opérations Vie d'un programme

Table d'addition (3 bits, relatifs)

Récapitulatif: Pour 3 bits et les entiers relatifs codés en complément à2:

- il y a 8 entiers relatifs : -4 ... 3,
- et l'addition suivante

| + | -4 | -3 | -2 | -1 | 0 | 1 | 2 | 3 |
|-----|----|-------------------------------|----|----|----|----|----|----|
| -4 | 0 | 1 | 2 | 3 | -4 | -3 | -2 | -1 |
| -3 | 1 | 2 | 3 | -4 | -3 | -2 | -1 | 0 |
| -2 | 2 | 3 | -4 | -3 | -2 | -1 | 0 | 1 |
| -1 | 3 | -4 | -3 | -2 | -1 | 0 | 1 | 2 |
| 0 | -4 | 1 2 3 -4 -3 -2 | -2 | -1 | 0 | 1 | 2 | 3 |
| 1 | -3 | -2 | -1 | 0 | 1 | 2 | 3 | -4 |
| 2 | -2 | -1 | 0 | 1 | 2 | 3 | -4 | -3 |
| _3_ | -1 | 0 | 1 | 2 | 3 | -4 | -3 | -2 |

| Bouhineau, Carrier, Devismes (UGA) | Codage et représentation o | d'informations par des vecteurs binaires | 21 décembre 2018 | 27 |
|------------------------------------|----------------------------|--|------------------|----|
| Vie d'un programme ●○○○○ | Les langages | Langage machine | Langage d'as | |
| | | | | |
| Etapes de com | pilation | | | |

- **Précompilation:** arm-eabi-gcc -E monprog.c > monprog.i source: monprog.c → source « enrichi » monprog.i
- Compilation: arm-eabi-gcc -S monprog.i source « enrichi » → langage d'assemblage : monprog.s
- Assemblage: arm-eabi-gcc -c monprog.s langage d'assemblage → binaire translatable : monprog.o (fichier objet) même processus pour malib.c \rightarrow malib.o
- Edition de liens: arm-eabi-gcc monprog.o malib.o -o monprog un ou plusieurs fichiers objets → binaire exécutable : monprog

Langage d'assemblage, langage machine

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes Université Grenoble Alpes 21 décembre 2018



arm-eabi-gcc -E monprog.c > monprog.i

produit monprog.i

La précompilation réalise plusieurs opérations de substitution sur le code, notamment:

- suppression des commentaires.
- inclusion des profils des fonctions des bibliothèques dans le fichier source.
- traitement des directives de compilation.
- remplacement des macros

Vie d'un programme Langage d'assemblage

Compilation

arm-eabi-gcc -S monprog.i

produit monprog.s

Le code source « enrichi » est transformé en langage d'assemblage (lisible)

instructions et données.



arm-eabi-gcc monprog.o malib.o -o monprog

produit **monprog**

L'édition de liens permet de rassembler le code de différents fichiers.

A l'issue de cette phase le fichier produit contient du binaire exécutable.

remarque : ne pas confondre exécutable, lié à la nature du fichier, et « muni du droit d'être exécuté », lié au système d'exploitation.

Assemblage

Vie d'un programme

00000

Les langages Langage d'assemblage

arm-eabi-gcc -c monprog.s

produit monproq.o

Le code en langage d'assemblage (lisible) est transformé en code machine.

Le code machine se présente comme une succession de vecteurs binaires.

Le code machine ne peut pas être directement édité et lu. On peut le rendre lisible en utilisant une commande od -x monprog.o.

Le fichier monprog. o contient des instructions en langage machine et des données mais il n'est pas exécutable. On parle de binaire translatable.



L'instruction désigne la(les) source(s) et le destinataire. Les sources sont des cases mémoires, registres ou des valeurs. Le destinataire est un élément de mémorisation.

L'instruction code : destinataire, source1, source2 et l'opération.

| désignation | | désignation | | désignation |
|-----------------|--------------|-------------|------|------------------|
| du destinataire | \leftarrow | de source1 | oper | de source2 |
| mém, reg | | mém, reg | | mém, reg, valIMM |

mém signifie que l'instruction fait référence à un mot dans la mémoire

reg signifie que l'instruction fait référence à un registre (nom ou numéro)

valIMM signifie que l'information source est contenue dans l'instruction

Bouhineau, Carrier, Devismes (UGA)

Exemples

- reg12 ← reg14 + reg1
- registre4 ← le mot mémoire d'adresse 36000 + le registre A
- reg5 ← reg5 1
- le mot mémoire d'adresse 564 ← registre7

Convention de noms

mov, ldr, str, add, sub, and, orr

| d'assemblage |
|--------------|
| 0000000 |
| |
| |

- Branch 125: l'instruction suivante est désignée par une adresse « fixe ».
- Branch -40: l'instruction suivante est une adresse calculée.
- Branch SiZero +10 : si le résultat du calcul précédent est ZERO, alors la prochaine instruction à exécuter est celle d'adresse « adresse courante+10 », sinon la prochaine instruction à exécuter est la suivante dans l'ordre d'écriture, c'est-à-dire à l'adresse « adresse courante » +t.

Les langages

• Fonctionnement standard : Une instruction est écrite à l'adresse X ; l'instruction suivante (dans le temps) est l'instruction écrite à l'adresse X+t (où t est la taille de l'instruction). C'est implicite pour toutes les instructions de calcul.

Langage machine

Langage d'assemblage

 Rupture de séquence : Une instruction de rupture de séquence peut désigner la prochaine instruction à exécuter (à une autre adresse).



En ARM:

Vie d'un programme

add r4, r5, r6 signifie r4 ← r5 + r6.
 r5 désigne le contenu du registre, on parle bien sûr du contenu des registres, on n'ajoute pas des ressources physiques!

En SPARC:

add g4, g5, g6 signifie g6 ← g4 + g5.

En 6800 (Motorola):

- addA 5000 signifie regA ← regA + Mem[5000]
- addA #50 signifie regA ← regA + 50
- add r3, r3, [5000] signifie reg3 ← reg3 + Mem[5000]

Remarque : pas de règle générale, interprétations différentes selon les fabricants, quelques habitudes cependant concernant les mnémoniques (add, sub, load, store, jump, branch, clear, inc, dec) ou la notation des opérandes (#, [xxx])

Désignation des objets (1/7)

On parle parfois, improprement, de modes d'adressage. Il s'agit de dire comment on écrit, par exemple, la valeur contenue dans le registre numéro 5, la valeur -8, la valeur rangée dans la mémoire à l'adresse 0xff, ...

Il n'y a pas de standard de notations, mais des standards de signification d'un constructeur à l'autre.

L'objet désigné peut être une instruction ou une donnée.



Désignation registre/valeur immédiate.

La donnée dont on parle est littéralement écrite dans l'instruction

• En ARM: mov r4, #5; signifie r4 \leftarrow 5.

Remarque : la valeur immédiate qui peut être codée dépend de la place disponible dans le codage de l'instruction.

Désignation des objets (2/7) : par registre

Les langages

Désignation registre/registre.

Vie d'un programme

L'objet désigné (une donnée) est le contenu d'un registre. L'instruction contient le nom ou le numéro du registre.

- En 6502 (MOS Technology): 2 registres A et X (entre autres)
 TAX signifie transfert de A dans X
 X ← contenu de A (on écrira X ← A).
- ARM: mov r4, r5 signifie r4 \leftarrow r5.



Désignations registre/directe ou absolue.

On donne dans l'instruction l'adresse de l'objet désigné. L'objet désigné peut être une instruction ou une donnée.

- En 68000 (Motorola): move.l D3, \$FF9002 signifie Mem[FF9002] ← D3.
 la deuxième opérande (ici une donnée) est désigné par son adresse en mémoire.
- En SPARC: jump 0x2000 signifie l'instruction suivante (qui est l'instruction que l'on veut désigner) est celle d'adresse 0x2000.

Langage d'assemblage

 Vie d'un programme
 Les langages
 Langage machine
 Langage d'assemblage

 ○○○○
 ○○○○
 ○○○○○
 ○○○○○

Désignation des objets (5/7) : indirect par registre

Désignation registre/indirect par registre

L'objet désigné est dans une case mémoire dont l'adresse est dans un registre précisé dans l'instruction.

 add r3, r3, [r5] signifie r3 ← r3 + (le mot mémoire dont l'adresse est contenue dans le registre 5)
 On note r3 ← r3 + mem[r5].

Bouhineau, Carrier, Devismes (UGA)

Langage d'assemblage, langage machine

21 décembre 2018

20

Vie d'un programme

CONOCO

Les langages

Langage machine

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CONOCO

CO

Désignation des objets (7/7) : relatif au compteur programme

Désignation relative au compteur programme

L'adresse de l'objet désigné (en général une instruction) est obtenue en ajoutant le contenu du compteur de programme et une valeur précisée aussi dans l'instruction.

En ARM: b 20 signifie pc ← pc + 20

Désignation des objets (6/7) : indirect par registre et déplacement

Vie d'un programme

Désignation registre/indirect par registre et déplacement

L'adresse de l'objet désigné est obtenue en ajoutant le contenu d'un registre précisé dans l'instruction et d'une valeur (ou d'un autre registre) précisé aussi dans l'instruction.

- add r3, r3, [r5, #4] signifie r3 ← r3 + mem[r5 + 4].
 La notation [r5, #4] désigne le mot mémoire (une donnée ici)
 d'adresse r5 + #4.
- En 6800 : jump [PC 12] = le registre est PC, le déplacement -12.
 L'instruction suivante (qui est l'instruction que l'on veut désigner) est celle à l'adresse obtenue en calculant, au moment de l'exécution, PC 12.



Le texte du programme est organisé en zones (ou segments) :

- zone TEXT : code, programme, instructions
- zone DATA : données initialisées
- zone BSS : données non initialisées, réservation de place en mémoire

On peut préciser où chaque zone doit être placée en mémoire : la directive ORG permet de donner l'adresse de début de la zone (ne fonctionne pas toujours!).

Langage d'assemblage

Etiquettes (1/4): définition

Etiquette: nom choisi librement (quelques règles lexicales quand même) qui désigne une case mémoire. Cette case peut contenir une donnée ou une instruction.

Une étiquette correspond à une adresse.

Pourquoi?

- L'emplacement des programmes et des données n'est à priori pas connu
 la directive ORG ne peut pas toujours être utilisée
- Plus facile à manipuler

respectivement 2000 et 5000

```
Bouhineau, Carrier, Devismes (UGA)

Vie d'un programme

OOOO

Les langages

Langage machine

Langage machine

Cooo

Langage machine

Cooo

Langage machine

Cooo

Langage machine

Cooo

Cooo

Langage d'assemblage

OOOO

Langage d'assemblage

OOOO

Langage d'assemblage

OOOO

Cooo

ooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Cooo

Co
```

Supposons les adresses de début des zones TEXT et DATA

Il faut remplacer DD par 2000 et YY par 5004.

```
zone TEXT contenu de Mem[2000], ...

DD: move r4, #42 move r4, #42 load r5, [5004] jump DD jump 2000

zone DATA

XX: entier sur 4 octets: 0x56F3A5E2

YY: entier sur 4 octets: 0xAAF43210
```

Etiquettes (2/4): exemple

Vie d'un programme

```
zone TEXT
DD: move r4, #42
    load r5, [YY]
    jump DD

zone DATA
XX: entier sur 4 octets : 0x56F3A5E2
YY: entier sur 4 octets : 0xAAF43210
```

Bouhineau, Carrier, Devismes (UGA)

Langage d'assemblage, langage machine

21 décembre 2018
25

Fonc. séquentiel/Rupture de séquence
0000000

Inst. conditionnelles
0000000

Conditions complexes
Exercices
0000000

O00000

Programmation des structures de contrôles

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018

Langage d'assemblage

Fonc. séquentiel/Rupture de séquence Inst. conditionnelles Itérations Conditions complexes Exercices

●○○○○○○

•○○○○○

•○○○○○

•○○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

•○○○○

Exécution séquentielle vs. rupture de séquence : rôle du PC

registre PC : Compteur de programme, repère l'instruction à exécuter

A chaque cycle:

- lacktriangle bus d'adresse \leftarrow PC; bus de contrôle \leftarrow lecture
- ② bus de donnée ← Mem[PC] = instruction courante
- Opécodage et exécution
- Mise à jour de PC (par défaut, incrémentation)

Les instructions sont exécutées séquentiellement sauf ruptures de séquence!

Bouhineau, Carrier, Devismes (UGA) Rupture de séquence et structures de contrôle 21 décembre 2018 3 Fonc. séquentiel/Rupture de séquence 00 000000 Inst. conditionnelles 0000000 Itérations 0000000 Conditions complexes 0000000 Exercices 0000000 Séquencement (2/7)

Séquencement « normal »

Après chaque instruction le registre PC est incrémenté.

Si l'instruction est codée sur k octets : $PC \leftarrow PC + k$

Cela dépend des processeurs, des instructions et de la taille des mots.

- En ARM, toutes les instructions sont codées sur 4 octets. Les adresses sont des adresses d'octets. PC progresse de 4 en 4
- Sur certaines machines (ex. Intel), les instructions sont de longueur variable (1, 2 ou 3 octets). PC prend successivement les adresses des différents octets de l'instruction

Différents types de séquencement

• initialisation ou lancement d'un programme

Inst. conditionnelles

Conditions complexes

- séquencement « normal »
- rupture de séquence inconditionnelle
- rupture de séquence conditionnelle
- appels et retours de procédure/fonction
- interruptions

Fonc. séquentiel/Rupture de séquence

exécution « parallèle »



Rupture inconditionnelle

Une instruction de branchement inconditionnel force une adresse *adr* dans *PC*.

La prochaine instruction exécutée est celle située en Mem[adr]

Cas TRES particulier : les premiers RISC (Sparc, MIPS) exécutaient quand même l'instruction qui suivait le branchement.

Fonc. séquentiel/Rupture de séquence Inst. conditionnelles Itérations Conditions complexes Exercices cooco € cooco cooc

Séquencement (4/7)

Rupture conditionnelle

Si une condition est vérifiée, alors PC est modifié

sinon

PC est incrémenté normalement.

la condition est interne au processeur : expression booléenne portant sur les *codes de conditions arithmétiques*

- Z : nullité,
- N : bit de signe,
- C : débordement (naturel) et
- V : débordement (relatif).

| Bouhineau, Carrier, Devismes (UGA) | Rupture de séquence et | structures de contrôle | 21 décembre 201 | 8 7 |
|--|------------------------|------------------------|----------------------|----------------|
| Fonc. séquentiel/Rupture de séquence ○○○○○●○ | Inst. conditionnelles | Itérations 000000 | Conditions complexes | Exercices O |
| | | | | |

Codage des structures de contrôle : notations

On dispose de sauts et de sauts conditionnels notés :

- branch etiquette et
- branch si cond etiquette.

cond est une expression booléenne portant sur Z, N, C, V

ATTENTION : les conditions dépendent du **type**. Par exemple, la condition < à utiliser est différente selon qu'un entier est un naturel ou un relatif (l'interprétation du bit de poid fort est différente!).

Toute autre instruction (affectation, addition, ...) est notée Ik

Désignation de l'instruction suivante

- Désignation directe : l'adresse de l'instruction suivante est donnée dans l'instruction.
- Désignation relative : l'adresse de l'instruction suivante est obtenue en ajoutant un certain déplacement (peut être signé) au compteur programme.

Remarques:

- le mode de désignation en **ARM** est uniquement **relatif**.
- en général, le déplacement est ajouté à l'adresse de l'instruction qui suit la rupture. C'est-à-dire, PC+4+ déplacement.
 En ARM, PC+8+ déplacement.



Codage des structures de contrôle : exemples traités

Fonc. séquentiel/Rupture de séquence Inst. conditionnelles Itérations Conditions complexes Exercices Fonc. séquentiel/Rupture de séquence Inst. conditionnelles

Instruction *Si* « *simple* »

I1; si a=b alors {I2; I3; I4}; I5

a et b deux entiers dont les valeurs sont rangées respectivement dans les registres r1 et r2.

```
Bouhineau, Carrier, Devismes (UGA)

Fonc. séquentiel/Rupture de séquence

Codage en ARM

Rupture de séquence et structures de contrôle

21 décembre 2018

12

Inst. conditionnelles

0000000

Conditions complexes

0000000

Exercices
```

```
x \leftarrow 0; a \leftarrow 5; b \leftarrow 6; si a=b alors \{x \leftarrow 1;\} x \leftarrow x+1; a et b dans r0, r2, x dans r1

mov r1, #0

mov r0, #5

mov r2, #6

cmp r0,r2 @ ou subs r3, r0, r2

beq alors @ égal à 0

b finsi @ always

alors: mov r1, #1

finsi: add r1, r1, #1
```

Remarque : égal à 0 équivalent à Z

```
Une première solution
```

```
I1; si a=b alors {I2; I3; I4}; I5
I1
calcul de a-b + positionnement de ZNCV
branch si (egal a 0) a etiq_alors
branch a etiq_suite
etiq_alors: I2
I3
I4
etiq_suite: I5
```

Itérations

Conditions complexes

Exercices

```
Bouhineau, Carrier, Devismes (UGA)

Fonc. séquentiel/Rupture de séquence

Inst. conditionnelles

Occident of the sequence of structures de contrôle

Inst. conditionnelles

Occident of the sequence of sequence of the sequence occident of the sequence occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occident occi
```

Fonc. séquentiel/Rupture de séquence Inst. conditionnelles Itérations Conditions complexes Exercices

Instruction Si alors sinon: Une solution

I1; si ExpCond alors {I2; I3} sinon {I4; I5; I6}; I7;

Ι1

evaluer ExpCond + ZNCV

branch si faux a etiq_sinon

Ι2

Ι3

branch etiq_finsi

etiq_sinon: I4

Ι5

Ι6

etiq_finsi: I7

```
?=?
                                                         proch Ligne
                             Ligne
                                    r0
                                                    r1
            mov r0, #5
                                     ?
                                               ?
                                                     ?
                                                              0
1.0
                              -1
1.1
            mov r2, #6
                               0
1.2
                                                              2
            cmp r0,r2
                               1
1.3
            bne sinon
                               2
                                                              3
                                              faux
I.4 alors: mov r1, #1
                               3
                                                              6
1.5
             b finsi
                               6
I.6 sinon:
                               7
            mov r1, #0
I.7 finsi:
```

Codage en ARM

```
a←5;b←6; si a=b alors {x←1;} sinon {x←0;}

a et b dans r0, r2, x dans r1

mov r0, #5

mov r2, #6

cmp r0,r2

bne sinon

mov r1, #1 @ alors

b finsi

sinon: mov r1,#0

finsi:
```

Inst. conditionnelles

00000000

Itérations

Conditions complexes

```
Bouhineau, Carrier, Devismes (UGA)

Rupture de séquence et structures de contrôle

17

Fonc. séquentiel/Rupture de séquence
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditions complexes
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditionnelles
○○○○○○

Inst. conditionnelles
○○○○○○○

Inst. conditio
```

```
I1; si ExpCond alors {I2; I3;} sinon {I4; I5; I6;} I7;
```

```
I1
evaluer ExpCond + ZNCV
branch si vrai a etiq_alors
I4
I5
I6
branch etiq_finsi
```

etiq_alors: I2

I3

etiq_finsi: I7

Fonc. séquentiel/Rupture de séquence Inst. conditionnelles **Itérations** Conditions complexes Exercices

Instruction *Tant que* : Une première solution

I1; tant que ExpCond faire {I2; I3;} I4;

Ι1

debut: evaluer ExpCond + ZNCV
 branch si faux fintq

I2 I3

branch debut

fintq: I4

| a←0; | b←5; tant | que a <b faire<="" th=""><th>{x←a;</th><th>a←a+1;}</th><th>x←b;</th> | {x←a; | a←a+1;} | x←b; |
|---------|-------------------------------|--|-------|---------|------|
| a, b da | ns r0, r2, x dan | s r1 | | | |
| | mov <i>r</i> 0, #0 | | | | |
| | mov <i>r</i> 2, #5 | | | | |
| tq: | cmp <i>r</i> 0, <i>r</i> 2 | | | | |
| | bge fintq | @ ou bhs | | | |
| | mov <i>r</i> 1, <i>r</i> 0 | @ corps de boucle |) | | |
| | add <i>r</i> 0, <i>r</i> 0,#1 | | | | |
| | b tq | | | | |
| fintq | : mov <i>r</i> 1, <i>r</i> 2 | | | | |

Codage en ARM

Itérations

000000



| 1.0 | mov <i>r</i> 0, #0 |
|-----------------------|----------------------------|
| l.1 | mov <i>r</i> 2, #5 |
| I.2 tq: | cmp r0, r2 |
| 1.3 | bge fintq |
| 1.4 | mov <i>r</i> 1, <i>r</i> 0 |
| 1.5 | add r0,r0,#1 |
| l.6 | b tq |
| <pre>I.7 fintq:</pre> | mov <i>r</i> 1, <i>r</i> 2 |

| Ligne | r0 | r2 | ?>=? | r1 | proch Ligne |
|-------|----|----|------|----|-------------|
| -1 | ? | ? | ? | ? | 0 |
| 0 | 0 | ? | ? | ? | 1 |
| 1 | | 5 | ? | ? | 2 |
| 2 | | | faux | ? | 3 |
| 3 | | | | ? | 4 |
| 4 | | | | 0 | 5 |
| 5 | 1 | | | | 6 |
| 6 | | | | | 2 |
| 2 | | | faux | | 3 |
| 3 | | | | | 4 |
| 4 | | | | 1 | 5 |
| 5 | 2 | | | | 6 |
| 6 | | | | | 2 |
| | | | | | |



Fonc. séquentiel/Rupture de séquence Inst. conditionnelles Itérations complexes Exercices occodo occidente de séquence occodo occidente de séquence occodo occidente de séquence occodo occidente de séquence occodo occidente de séquence occiden

Solution

Observer les différences entre ce codage et la solution du tant que avec test à la fin.



Deux boucles imbriquées

Instruction Pour: Solution

I5

Bouhineau, Carrier, Devismes (UGA)

```
Bouhineau, Carrier, Devismes (UGA)

Fonc. séquentiel/Rupture de séquence

Conditions complexes

Exercices

Rupture de séquence et structures de contrôle

Inst. conditionnelles

Conditions complexes

Exercices

Conditions complexes

Exercices
```

```
si C1 ou C2 ou C3 alors I1; I2 sinon I3
```

```
evaluer C1
branch si vrai etiq_alors
evaluer C2
branch si vrai etiq_alors
evaluer C3
branch si faux etiq_sinon
etiq_alors: I1
I2
branch etiq_fin
etiq_sinon: I3
etiq fin:
```

Exercices

Solution II

si C1 ou C2 ou C3 alors I1; I2 sinon I3

evaluer C1

branch si vrai etiq_alors

evaluer C2

branch si vrai etiq_alors

evaluer C3

branch si vrai etiq_alors

etiq_sinon: I3

branch etiq_fin

etiq_alors: I1

Ι2

etiq_fin:

ouhineau, Carrier, Devismes (UGA)

Fonc. séquentiel/Rupture de séquence

Rupture de séquence et structures de contrôle Inst. conditionnelles Itérations Conditions complexes ○○○○○○ ○○○○○ Conditions complexes ○○○○○○ ○○○○○ Conditions complexes ○○○○○○ ○○○○○○ Conditions complexes ○○○○○○ ○○○○○○ Conditions complexes

Expression conditionnelle complexe avec des et : solution

si C1 et C2 et C3 alors I1; I2 sinon I3

evaluer C1

branch si faux etiq_sinon

evaluer C2

branch si faux etiq_sinon

evaluer C3

branch si faux etiq_sinon

etiq_alors: I1

I2

branch etiq_fin

etiq_sinon: I3

etiq_fin:

Expression conditionnelle complexe avec des ou

Inst. conditionnelles

Itérations

Conditions complexes

000000

Exercices

```
si C1 ou C2 ou C3 alors I1; I2 sinon I3
```

Solution avec évaluation complète des conditions

- Evaluer chaque Ci dans un registre
- Utiliser l'instruction **ORR** du processeur.



```
selon a,b:
    a<b : I1
    a=b : I2
    a>b : I3
```

```
Une solution consiste à traduire en si alors sinon.

si a<br/>b alors I1

sinon si a=b alors I2

sinon si a>b alors I3
```

Mais ARM offre une autre possibilité...

Solution

Instructions ARM conditionnelle.

Dans le codage d'une instruction, champ condition (bits 28 à 31). Sémantique d'une instruction : si la condition est vraie exécuter l'instruction sinon passer à l'instruction suivante.

| selon a,b: | a dans r0, b dans r1, x dans r | 2 |
|--------------------|--------------------------------|---|
| a < b : x < -x + 5 | cmp r0,r1 | |
| a=b : x<-x+1 | addlt r2, r2, #5 | |
| a > b : x < -x + 9 | addeq r2, r2, #1 | |
| | addgt r2, r2, #9 | |

Que se passe-t-il si on remplace le addeq par un addeqs?

Bouhineau, Carrier, Devismes (UGA)

Rupture de séquence et structures de contrôle

121 décembre 2018

Augustie de séquence et structures de contrôle

Codage en ARM (tentative)

Problématique de l'appel et du retour

Problèmes

OOO

OOO

OOO

OOO

Problèmes

Programmation des appels et retours de procédures simples

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018

Enoncé : le nombre de 1

Traduisez l'algorithme suivant en ARM :

Inst. conditionnelles

Conditions complexes

Exercices

```
x, nb : entiers >= 0

nb<-0
tant que x<>0 faire
    si x mod 2 <> 0 alors nb<-nb+1
    x<-x div 2
fin tant que

afficher nb</pre>
```



A quoi servent les fonctions et procédures :

- Structurer le code (nommer un bloc d'instruction)
- Eviter de dupliquer du code
- Eviter les structures de contrôles imbriquées
- Permettre l'utilisation de variables locales
- Permettre la définition de bibliothèques
- Programmer avec de la récursivité
- Préparer la programmation orientée objet

Rappel: en C, et dans beaucoup de langage, tout ou presque est fonction. Il n'y a pas de script C (i.e. code hors fonction). Par contre, il peut y avoir des variables globales (!)

Codage en ARM (tentative) Introduction-Vocabulaire Problèmes

Un exemple en langage de « haut niveau » (1/2)

```
int PP(int x) {
int z, p;
   z = x + 1;
   p = z + 2;
   return (p);
main()
int i, j, k;
   i = 0;
   j = i + 3;
   j = PP(i + 1);
   k = PP(2 * (i + 5));
```

Analyse

- Le main, nommé appelant fait appel à la fonction PP, nommée appelée
- La fonction PP a un paramètre qui constitue une donnée, on parle de paramètre formel
- La fonction PP calcule une valeur de type entier, le résultat de la fonction
- Les variables z et p sont appelées variables locales à la fonction PP

```
Bouhineau, Carrier, Devismes (UGA)
                                             Fonctions et procédures (début)
                                                                                       21 décembre 2018
 Introduction-Vocabulaire
                               Codage en ARM (tentative)
 Tentative de traduction en ARM
```

Tentative de traduction en ARM

```
Introduction-Vocabulaire
                                    Codage en ARM (tentative)
                                                                                                                            Problèmes
```

Un exemple en langage de « haut niveau » (2/2)

```
int PP(int x) {
int z, p;
   z = x + 1;
   p = z + 2;
   return (p);
main()
int i, j, k;
   i = 0;
   j = i + 3;
   j = PP(i + 1);
   k = PP(2 * (i + 5));
```

000

- Il y a deux appels à la fonction PP
- Lors de l'appel PP (i + 1), la valeur de l'expression i+1 est passée à la fonction, c'est le paramètre effectif que l'on appelle aussi argument
- Après l'appel le résultat de la fonction est rangé dans la variable \mathbf{j} : $\mathbf{j} = PP(i+1)$
- Le 1^{er} appel revient à exécuter le corps de la fonction en remplaçant x par i+1; le 2ème appel consiste en l'exécution du corps de la fonction en remplaçant x par 2* (i+5)

```
Bouhineau, Carrier, Devismes (UGA)
                                                        Fonctions et procédures (début)
                                                                                                             21 décembre 2018
   Introduction-Vocabulaire
                                       Codage en ARM (tentative)
```

Utilisation de registres

Chaque valeur représentée par une variable ou un paramètre doit être rangée quelque part en **mémoire** : mémoire centrale ou registres.

Dans un premier temps, utilisons des registres.


On fait un choix (pour l'instant complètement arbitraire) :

- *i,j,k* dans *r*0,*r*1,*r*2
- z dans r3, p dans r4
- la valeur x dans r5
- le résultat de la fonction dans r6
- si on a besoin d'un registre pour faire des calculs on utilisera r7 (variable temporaire)

Remarque:

Une fois, ces conventions fixées, on peut écrire le code de la fonction indépendemment du code correspondant à l'appel, mais cela demande beaucoup de registres.

Code en langage d'assemblage





Il existe une instruction de rupture de séquence particulière qui permet au processeur de garder l'adresse de l'instruction qui suit le branchement avant qu'il ne réalise le branchement, *i.e.*, avant qu'il ne transfère le contrôle.

Cette adresse est appelée adresse de retour.

On peut simuler cette instruction et la notion d'adresse de retour :

- Ajout d'une étiquette de retour (mais avec une utilisation très limitée, à un seul endroit d'appel/retour)
- Calcul de l'adresse de retour avant l'appel (mais attention : le PC avance au cours de l'exécution, PC vaut PC+8 à la fin de B)

L'instruction de rupture de séquence particulière recherchée est une facilité justifiée pour des raisons d'efficacité et de garantie de respect des conventions.

Quel est le problème?

Introduction-Vocabulaire

$\label{eq:Appel} \mbox{Appel} = \mbox{branchement} \\ \mbox{instruction de rupture de séquence inconditionnelle (B) ?} \\$

Problématique de l'appel et du retour

Problèmes

MAIS Comment revenir ensuite?

Le problème du retour : comment à la fin de l'exécution du corps de la fonction, indiquer au processeur l'adresse à laquelle il doit se brancher?

Point de vigilance : garantir le bon usage des registres.

Codage en ARM (tentative)



Dans le processeur **ARM**, l'instruction **BL** réalise un branchement inconditionnel avec **sauvegarde de l'adresse de retour** dans le registre nommé lr (*i.e.*, r14).

BL signifie branch and link

Attention: ne pas confondre BL et B

Attention : il ne faut pas modifier le registre lr pendant l'exécution de la fonction.

30uhineau, Carrier, Devismes (UGA) Fonctions et procédures (début) 21 décembre 2018 12 Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (début) 21 décembre 2018

Introduction-Vocabulaire Codage en ARM (tentative) Problématique de l'appel et du retour Problèmes

000 000 000 000

EcrNdecim32 dans es.s

Rappel procedures d'affichage (es.s) :

.global EcrNdecim32

@ EcrNdecim32 : ecriture en decimal de l'entier dans r1 I EcrNdecim32 : mov ip, sp stmfd sp!, {r0, r1, r2, r3, fp, ip, lr, pc} sub fp, ip, #4 ldr r0, LD_fe_na32 bl printf ldmea fp, {r0, r1, r2, r3, fp, sp, pc}

21 décembre 2018

LD_fe_na32:.word fe_na32

fe_na32 : .asciz "%u"

(extrait de es.s)


uhineau, Carrier, Devismes (UGA)

| Bounineau, Carner, Devisines (UGA) | | ctions et procedures (debut) | | | | 21 | 21 decembre 2018 | | | |
|------------------------------------|---------------------------------------|------------------------------|----|-------------------|----|-----------|------------------|----|----|---------------|
| Introduction-Vocabulaire | Codage en ARM (tenta | ative) | | Probléma 00000 | | l'appel e | t du retou | r | | oblèmes 00 |
| Exécution | | | | | | | | | | |
| | | l. | r0 | r1 | r3 | r4 | r5 | r6 | lr | > I. |
| I.O PP: | add r3 , r5 , #1 | -1 | ? | ? | ? | ? | ? | ? | ? | 4 |
| l.1 | add r4 , r3 , #2 | 4 | 0 | ? | ? | ? | ? | ? | ? | 5 |
| 1.2 | mov <i>r</i> 6, <i>r</i> 4 | 5 | | 3 | ? | ? | ? | ? | ? | 6 |
| 1.3 | bx <i>lr</i> | 6 | | | ? | ? | 1 | ? | ? | 7 |
| I.4 main : | mov <i>r</i> 0, #0 | 7 | | | ? | ? | | ? | 8 | 0 |
| 1.5 | add r1 , r0 , #3 | 0 | | | 2 | ? | | ? | | 1 |
| l.6 | add <i>r</i> 5, <i>r</i> 0, #1 | 1 | | | | 4 | | ? | | 2 |
| 1.7 | bl PP | 2 | | | | | | 4 | | 3 |
| 1.8 | mov <i>r</i> 1, <i>r</i> 6 | 3 | | | | | | | | 8 |
| 1.9 | add <i>r</i> 7, <i>r</i> 0, #5 | 8 | | 4 | | | | | | 9 |
| l.10 | mov <i>r</i> 5, <i>r</i> 7, ls1 | #19 | | | | | | | | 10 |
| l.11 | bl PP | 10 | | | | | 10 | | | 11 |
| l.12 | mov <i>r</i> 2, <i>r</i> 6 | 11 | | | | | | | 12 | 0 |
| | | | | | | | | | | |
| | | | | | | | | | | |

Codage complet de l'exemple

Introduction-Vocabulaire

Codage en ARM (tentative)



Problématique de l'appel et du retour

| Bouhineau, Carrier, Devismes (UGA) | Fonctions et pro | 21 décembre 2018 | 15 | |
|------------------------------------|---------------------------|----------------------------------|----|------------------|
| Introduction-Vocabulaire | Codage en ARM (tentative) | Problématique de l'appel et du l | | Problèmes 000 |
| | | | | |

Conclusion

Conclusions: Il est possible d'avoir un ensemble d'instructions géré comme un bloc indépendant sous certaines conditions très limitatives (un seul appel, convention commune à l'appel, si main==appel, ...), pour s'affranchir de ces conditions:

- Paramètres : il faut une zone de stockage dynamique commune à l'appelant et à l'appelé
 - L'appelant y range les valeurs **avant** l'appel et l'appelé y prend ces valeurs et les utilise
- Variables locales : il faut une zone de mémoire dynamique privée pour chaque procédure pour y stocker ses variables locales : il ne faut pas que cette zone interfère les variables globales ou locales à l'appelant
- Variables temporaires : elles ne doivent pas interférer avec les autres variables
- Généralisation : il faut que la méthode choisie soit généralisable afin de pouvoir générer du code

Remarque : on a généralement peu de registre à notre disposition (16 en ARM, mais plusieurs sont dédiés à des tâches spécifiques, *i.e.* PC, LR, ...)

Introduction-Vocabulaire

Codage en ARM (tentative)

Un deuxième problème : fonctions récursives (1/2)

Codage en ARM (tentative) Introduction-Vocabulaire

Fonctions récursives (2/2)

Même chose avec les variables locales!

```
int fact (int x) {
int loc;
  if x==0
      loc = 1:
  else {
      loc = x;
      loc = fact (x-1) * loc;
   return loc:
```

int fact (int x) if (x==0) then return 1 else return x * fact(x-1);// appel principal int n, y; lecture d'un entier dans n y = fact(n);.... utilisation de la valeur de y

Bouhineau, Carrier, Devismes (UGA) Introduction-Vocabulaire

Fonctions et procédures (début)

21 décembre 2018

Problèmes

Problèmes

Conclusion: fonctions récursives

Conclusion 1

On ne peut pas travailler avec une seule zone de paramètres, il en faut une pour chaque appel et pas pour chaque fonction.

Les paramètres effectifs (ou arguments) sont attachés à l'appel d'une fonction et pas à l'objet fonction lui-même

Conclusion 2

On ne peut pas travailler avec une seule zone pour les variables locales, il en faut une pour chaque appel et pas pour chaque fonction. Les variables locales sont attachées à l'appel d'une fonction et pas à l'objet fonction lui-même

Bouhineau, Carrier, Devismes (UGA) Problème du retour

Fonctions et procédures (début)

21 décembre 2018

Divers

Programmation de procédures (suite) Utilisation de la pile

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018

Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (début) Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (suite) 21 décembre 2018 21 décembre 2018

Problèmes

Zones de mémoire dynamique

Parmi les zones de mémoire dynamique :

- le tas (heap) (malloc, free; new, delete),
- la file mécanisme dit FIFO : First In First Out (Premier entré, premier sorti) (enfiler, défiler)
- la pile mécanisme dit LIFO : Last In First Out (Dernier entré, premier sorti) (empiler, dépiler)

Attention, le tas (heap) est aussi une structure de données qui permet de représenter un arbre dans un tableau (ex. : tri par tas), mais cela n'a que peu de rapport avec la zone de mémoire dynamique.



voir animation défragmentation cours06_Pile/Strip-Defragmentation-Windows-95-650-final.gif (source CommitStrip)

voir animation realloc cours06_Pile/post_1_sj_realloc_std_small.gif (source Dmitry Frank)


Notion de tas

0000000000000000

Problème du retour

Exemple: malloc(first); malloc(second); malloc(third); free(second);

Gestion des variables et paramètres




(source Qualcomm)

Notions associées

- fragmentation (et défragmentation), ramasse miette (garbage collecting),
- realloc.



Exemple : enfiler(3); défiler(X);




(source wikipedia)

Bouhineau, Carrier, Devismes (UGA)

Notion de pile

Exemple: empiler(X), ...(autres instruction hors pile) ..., dépiler(Y)





- Une zone de mémoire,
- Un repère sur la tête de la pile
 SP : pointeur de pile, stack pointer
- Deux choix indépendants :
 - Comment progresse la pile : le sommet est en direction des adresses croissantes (ascending) ou décroissantes (descending)
 - Le pointeur de pile pointe vers une case vide (*empty*) ou pleine (*full*)

Mécanisme de pile

Problème du retour

0000000000000000

Notion de tête de pile : dernier élément entré L'élément en tête de pile est appelé *sommet*.

Deux opérations possibles :

Dépiler : suppression de l'élément en tête de la pile

Empiler : ajout d'un élément en tête de la pile



Gestion des variables et paramètres


Mem désigne la mémoire sp désigne le pointeur de pile reg désigne un registre quelconque

| sens | croissant | croissant | décroissant | décroissant |
|-------------|----------------------|-------------------------|-------------|-------------------------|
| évolution | | | | |
| repère | 1 ^{er} vide | der ^{er} plein | 1 er vide | der ^{er} plein |
| empiler reg | Mem[sp]←reg | sp←sp+1 | Mem[sp]←reg | sp ←sp-1 |
| | sp←sp+1 | Mem[sp]←reg | sp←sp-1 | Mem[sp]←reg |
| dépiler reg | sp←sp-1 | reg←Mem[sp] | sp←sp+1 | reg←Mem[sp] |
| | reg←Mem[sp] | sp←sp-1 | reg←Mem[sp] | sp←sp+1 |

Remarque : Il existe des instructions **ARM** dédiées à l'utilisation de la pile (exemple : pour la gestion full descending on utilise stmfd ou push pour empiler et ldmfd ou pop pour dépiler)

Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (suite) 21 décembre 2018 9 Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (suite) 21 décembre 2018

Comment réaliser une pile ? (3 /4)





Appel de procédure, deux actions exécutées par le processeur :

- sauvegarde de l'adresse de retour dans une pile c'est-à-dire empiler la valeur PC + taille
- modification du compteur programme (rupture de séquence)
 c'est-à-dire PC ← adresse de la procédure

Au retour, PC prend pour valeur l'adresse en sommet de pile puis le sommet est dépilé : $PC \leftarrow depiler()$.

Remarque : Ce n'est pas la solution utilisée par le processeur ARM.

Comment réaliser une pile ? (3 /4)

En Arm, empiler R3 (convention full descending):

- push {R3}
- stmfd SP!, {R3}
- str R3, [SP, #-4]!
- add SP,SP, #-4 str R3, [SP]

En Arm, dépiler R3 (convention full descending) :

- pop {R3}
- Idmfd SP!, {R3}
- Idr R3, [SP], #4
- Idr R3, [SP] add SP,SP, #4

10



La taille de codage d'une instruction est supposée être égale à 1

20

| 11 | A2 | 21 <i>B</i> 2 |
|----|--------------------------------------|--|
| 12 | empiler 13; sauter à 20 (B) | 22 <i>B</i> 3 |
| 13 | <i>A</i> 3 | 23 retour: dépiler <i>PC</i> |
| 14 | empiler 15; sauter à 30 (C) | |
| 15 | A4 | |
| | 32 <i>C</i> 2 33 si <i>X</i> alon | 2; sauter à 20 (<i>B</i>) es empiler 34; sauter à 30 |
| | 34 <i>C</i> 3 35 <i>C</i> 4 | |
| | 36 retour: d | épiler <i>PC</i> |
| | | |

Divers

Trace d'exécution

| PC | instructions | | | état de la pile |
|----|-----------------------------|-----------------------------|------------|-----------------|
| 10 | <i>A</i> 1 | | | {} |
| 11 | A2 | | | {} |
| 12 | saut 20 (<i>B</i>) | | | empile 13 |
| 20 | | <i>B</i> 1 | | {13} |
| 21 | | <i>B</i> 2 | | {13} |
| 22 | | <i>B</i> 3 | | {13} |
| 23 | | retour | | sommet = 13 |
| 13 | <i>A</i> 3 | | | {} |
| 14 | saut 30 (<i>C</i>) | | | empile 15 |
| 30 | | C1 | | {15} |
| 31 | | saut 20 (<i>B</i>) | | empile 32 |
| 20 | | | <i>B</i> 1 | {32;15} |
| 21 | | | B2 | {32;15} |
| 22 | | | <i>B</i> 3 | {32;15} |
| 23 | | | retour | sommet = 32 |
| 32 | | C2 | | {15} |
| | | | | |

| Bouhineau, Carrier, Devismes (UGA) | Fonctions et procédures (suite) | 21 décembre 2018 | 15 | | |
|------------------------------------|--|------------------|--------|--|--|
| Problème du retour ○○○○○○○○○○○ | Gestion des variables et paramètres 000000000000 | Divers | Divers | | |
| | | | | | |

Appel/retour : solution utilisée avec le processeur ARM

Lors de l'appel, l'instruction BL réalise un branchement inconditionnel **avec sauvegarde de l'adresse de retour** dans le registre nommé lr (*i.e.*, r14).


C'est le programmeur qui doit gérer les sauvegardes dans la pile!

si nécessaire ...

Trace d'exécution

Problème du retour

| 33 30 31 20 21 22 23 32 33 34 35 36 34 | | cond:saut 30 (<i>C</i>) | C1 saut 20 (B) C2 cond:saut 30 C3 C4 retour | B1 B2 B3 retour | empile 34 {34;15} empile 32 {32;34;15} {32;34;15} sommet = 32 {34;15} (pas d'appel à C) {34;15} sommet = 34 {15} |
|--|----|----------------------------------|--|--------------------------|--|
| 36 | | | _ | | sommet = 34 |
| 34 | | <i>C</i> 3 | | | {15} |
| 35 | | C4 | | | {15} |
| 36 | | retour | | | sommet = 15 |
| 15 | A4 | | | | { } |



Bouhineau, Carrier, Devismes (UGA)

Problème du retour Gestion des variables et paramètres 00000000000000000

Remarque

Lorsqu'une procédure n'en appelle pas d'autres,

on parle de procédure feuille la sauvegarde dans la pile n'est pas nécessaire.

C'est le cas de la procédure B dans l'exemple.

*B*1 20 21 B2 B323

bx *lr*

```
Bouhineau, Carrier, Devismes (UGA)
                                                                                                      21 décembre 2018
                                                     Fonctions et procédures (suite)
 Problème du retour
                                                     Gestion des variables et paramètres
                                                                                                                Divers
  Exemple
```

```
procedure A {procedure principale, sans parametre}
var u : entier
  u=2; B(u+3); u=5+u; B(u)
procedure B(donnee x : entier)
var s, v : entier
  s=x+4; C(s+1); v=2; C(s+v)
procedure C(donnee y : entier)
var t : entier
   t=5; ecrire(t*4); t=t+1
```

Gestion des variables, des paramètres : généralisation

La gestion des appels en cascade nous a montré que les adresses de retour nécessitent une gestion « en pile »

En fait, c'est le fonctionnement général des appels de procédure qui a cette structure : chaque variable locale et/ou paramètre est rangé dans la pile et la case mémoire associée est repérée par son adresse.



Remarque : On supposera que ecrire est une procédure qui demande son paramètre dans le registre r1 (comme en TP)

Il faut un emplacement mémoire pour la variable locale $u \quad u \leftarrow 2$:

mov r0, #2 str r0, [adr_u] Appel de B(u+3): Il faut un emplacement mémoire pour le paramètre x et on y range la valeur de u+3=5

ldr r0, $[adr_u]$ add r0, r0, #3 str r0, [adr_x] Le flot d'exécution est en début de la procédure B Il faut deux emplacements mémoire

pour les variables locales s et v

21 décembre 2018

22

Problème du retour Gestion des variables et paramètres 00000000000 Remarques

Dans l'exemple précédent, nous observons une gestion des zones de mémoire nécessaires pour les paramètres et les variables en pile!

L'approche est identique pour tout : résultats de fonction, paramètres, etc.

Et il faut, dans la même pile, sauvegarder les adresses de retour (cf. problème des appels en cascade)



appelant P:

préparer les paramètres BL O


libérer la place allouée aux paramètres

appelé Q:

sauver l'adresse de retour allouer la place pour les variables locales


corps de la fonction

libérer la place réservée pour les variables locales récupérer adresse de retour retour



Gestion des variables et paramètres 00000000000

Organisation des informations dans la pile lors de l'exécution d'une procédure





Comment accéder aux variables locales et aux paramètres?

On pourrait utiliser le pointeur de pile SP : accès indirect avec déplacement : [SP, #dpl]

dpl >= 0

Mais si on utilise la pile, par exemple pour sauvegarder la valeur d'un registre que l'on souhaite utiliser, il faut re-calculer les déplacements.

Pas pratique!

Pose des problèmes de généralisation

Bouhineau, Carrier, Devismes (UGA)

Fonctions et procédures (suite)

21 décembre 2018

Bouhineau, Carrier, Devismes (UGA)

Fonctions et procédures (suite)

Accès aux variables et paramètres : frame pointer (1/2)

Utiliser un repère sur l'environnement courant (paramètres et variables locales) qui reste fixe pendant toute la durée d'exécution de la procédure.

Ce repère est traditionnellement appelé *frame pointer* en compilation

Un registre *frame pointer* existe dans la plupart des architectures de processeur : il est noté fp dans le processeur **ARM**.

Organisation du code en utilisant le registre frame pointer

Comme pour le registre mémorisant l'adresse de retour, le registre fp doit être sauvegardé avant d'être utilisé.

appelant P:

préparer les paramètres BL Q

libérer la place allouée aux paramètres

appelé Q :

sauver l'adresse de retour sauver l'ancienne valeur de fp placer fp pour repérer les nouvelles

variables

allouer la place pour les variables locales

corps de la fonction

libérer la place réservée pour les variables

locales


restaurer fp

récupérer adresse de retour

retour

Gestion des variables et paramètres


Accès aux variables et paramètres : frame pointer (2/2)



Accès à un paramètre : $[fp, \sharp dpl_param] \\ dpl_param > 0$ Accès à une variable locale : $[fp, \sharp dpl_varloc] \\ dpl_varloc < 0$



Organisation de la pile lors de l'exécution avec frame pointer



Si les adresses sont sur 4 octets :

- Accès aux variables locales : adresse de la forme fp -4- déplacement
- Accès aux paramètres :
 adresse de la forme fp +8+ déplacement

Problème du retour Gestion des variables et paramètres Divers Rappels Gestion du résultat Variables locales et temporaires Structure générale du code Passage par adresse Conclusion con control contr

En ARM : code de B

add sp,sp,#4 @ depile le parametre @ sauvegarde adresse retour push {lr} mov r1,#2 @ sauvegarde ancien fp str r1, [fp, #-8] push {fp} @ passe de s+v en parametre de C @ mise en place nouveau fp ldr r1, [fp,#-4] ldr r2, [fp,#-8] mov fp,sp add r1, r1, r2 @ reservation variables locales s, v push {r1} sub sp, sp, #8 bl C @ appel C @ s <- x+4 ldr r1, [fp,#+8] add sp,sp,#4 @ depile parametre add r1, r1, #4 add sp,sp,#8 @ depile s,v str r1, [fp, #-4] @ retour a l'ancien fp @ passage de s+1 en parametre de C pop {fp} ldr r1, [fp,#-4] add r1, r1, #1 @ recuperation adresse retour push {r1} pop {lr} bl C @ appel C bx lr @ retour



- Le résultat d'une fonction est calculé par l'appelée
- Le résultat doit être rangé à un emplacement accessible par l'appelante de façon à ce que cette dernière puisse le récupérer.

Il faut donc utiliser une zone mémoire commune à l'appelante et l'appelée.

Par l'exemple, la pile.

Programmation des appels de procédure et fonction (fin)

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau Fabienne Carrier Stéphane Devismes

Université Grenoble Alpes

21 décembre 2018



- avant l'appel, L'appelant réserve une place pour le résultat dans la pile
- L'appelée rangera son résultat dans cette case dont le contenu sera récupéré par l'appelant après le retour


Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018 4 Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018

Gestion du résultat Variables locales et temporaires

Résultat dans la pile (2/3)

Avant l'appel d'une fonction qui a deux paramètres données

- Les valeurs des deux paramètres sont empilés
- Une case est réservée pour le résultat de la fonction





Structure du code de l'appel de la fonction et du corps de la fonction

appelant P:

préparer et empiler les paramètres réserver la place du résultat dans la pile appeler Q:BL Q récupérer le résultat libérer la place allouée aux paramètres libérer la place allouée au résultat

appelé () :

empiler l'adresse de retour empiler la valeur de fp placer fp pour repérer les nouvelles variables

allouer la place pour les variables locales

corps de la fonction O

le résultat est rangé en fp+8

libérer la place allouée aux variables locales **dépiler** fp

dépiler l'adresse de retour retour à l'appelant (P) : BX lr

Résultat dans la pile (3/3)

Gestion du résultat


Lors de l'exécution du corps de la fonction.

Variables locales et temporaires

Les variables locales sont accessibles par une adresse de la forme : fp-4-depl avec depl>0,

Structure générale du code

- 2 Les paramètres données par les adresses : fp + 8 + 4 et fp + 8 + 8 et
- La case résultat par l'adresse fp + 8.






Application : codage d'une fonction factorielle avec des variables locales

```
int fact (int x) {
int loc, r;
   if x==0 \{ r = 1; \}
   else {
      loc = fact (x-1); r = x * loc; }
   return r;
main () {
int n, y;
   y = fact(n);
```

21 décembre 2018

Rappels Gestion du résultat 00000 Variables locales et temporaires Structure générale du code Passage par adresse Conclusions 000000000 0

Etat de la pile lors de l'exécution du corps de factorielle juste après l'appel dans main





Problème:

- Les registres utilisés par une procédure ou une fonction pour des calculs intermédiaires locaux sont modifiés
- Or il serait sain de les retrouver inchangés après un appel de procédure ou fonction

Solution:

- Sauvegarder les registres utilisés : r0, r1, r2... dans la pile.
- Et cela doit être fait avant de les modifier donc en tout début du code de la procédure ou fonction.



Nouvelle version de la fonction fact





Le code de la fonction fact utilise les registres r0, r1, r2.



Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018 13 Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018

Rappels Gestion du résultat Variables locales et temporaires Structure générale du code Passage par adresse Conclusions Rappels Gestion du résultat Variables

Structure générale du code d'un appel et du corps de la fonction ou procédure

appelant P:

- 1) préparer et empiler les paramètres (valeurs et/ou adresses)
- 2) si fonction, réserver une place dans la pile pour le résultat
- 3) appeler Q:BLQ
- 4) si fonction, récupérer le résultat
- 5) libérer la place allouée aux paramètres
- 6) si fonction, libérer la place allouée au résultat

appelée Q :

- 1) empiler l'adresse de retour (lr)
- 2) empiler la valeurfp de l'appelant
- 3) placer fp pour repérer les variables de l'appelée
- 4) allouer la place pour les variables locales
- 5) empiler les variables temporaires (registres) utilisées
- 6) corps de la fonction
- 7) si fonction, le résultat est rangé en fp+8
- 8) dépiler les variables temporaires (registres) utilisées
- 9) libérer la place allouée aux variables locales
- 10) dépiler fp
- 11) dépiler l'adresse de retour (lr)
- 12) retour à l'appelant : BX lr



Remarque : des fois, ça marche!

Comment faire +1 sur le premier élément d'un tableau

• Par procédure :

```
procedure inc (t : tableau d'entiers)
   t[0] = t[0]+1;

Ns : tableau d'entiers
  inc(Ns);
```

- Cette fois cela marche :-)
- Ns (ou t) sont des références ...
- C'est la suite du drame du passage de paramètre par valeur nom

Situation: comment faire +1 par programme?

Directe :

n : entier

```
n = n+1;
• Par procédure:
  procedure inc (x : entier)
    x = x+1;

n : entier
  inc(n);
```

- Catastrophe, cela ne marche pas
- Le +1 s'effectue pour l'élément situé sur la pile, pas sur l'original!
- C'est le drame du passage de paramètre par valeur
- Solution : passage de paramètre par référence, ou par adresse (paramètre donnée vs paramètre résultat)



Si on ne peut pas accéder à une référence ...

• Par fonction (et confier l'affectation à l'appelant) :

```
fonction inc (x : entier)
   retourne x+1;

n : entier
  n=inc(n);
```

Par macro (si disponible)

Rappels Gestion du résultat Variables locales et temporaires Structure générale du code Passage par adresse Conclusions Rappels

Réalisation, vocabulaire

On se place maintenant dans le cas d'une procédure ayant des paramètres de type donnée et des paramètres de type résultat.

```
procedure XX (donnees x, y : entier; resultat z : entier)
u,v : entier
...
u=x;
v=y+2;
...
z=u+v;
...
```

- Les paramètres données ne doivent pas être modifiés par l'exécution de la procédure : les paramètres effectifs associés à x et y sont des expressions qui sont évaluées avant l'appel, les valeurs étant substituées aux paramètres formels lors de l'exécution du corps de la procédure.
- Le paramètre effectif associé au paramètre formel résultat est une variable dont la valeur n'est significative qu'après l'appel de la procédure; cette valeur est calculée dans le corps de la procédure et affectée à la variable passée en argument.

```
Bouhineau, Carrier, Devismes (UGA)

Rappels

Gestion du résultat

○○○○

Conclusions

Structure générale du code

○○○

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions

Conclusions
```

```
a,b,c : entier

b=3;
....
XX (b, 7, adresse de c);
```

Notations

Gestion du résultat

Il existe différentes façons de gérer le paramètre z. Nous n'en étudions qu'une seule : la méthode dite du passage par adresse.

Structure générale du code

Passage par adresse


Variables locales et temporaires

Nous utilisons la notation suivante :

```
procedure XX (donnees x, y : entier; adresse z : entier)
u,v : entier

...
u=x;
v=y+2;
...
mem[z]=u+v; @ mem[z] designe le contenu de la memoire d'adresse z
...
```





Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018 22 Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018

Gestion du résultat Variables locales et temporaires Structure générale du code Passage par adresse Gestion du résultat

main

```
.bss
          .skip4
b:
          .skip 4
          .skip 4
          .text
main:
          ldr r0, LD_c
                            @ r0 \leftarrow adresse de c
                                                                 bx lr
          sub sp, sp, #4
                                                       LD_a:
                                                                 .word a
          push \{r0\}
                            @ empiler adresse de c
                                                       LD_b:
                                                                 .word b
                                                       LD_c:
                                                                .word c
          mov r0, #7
                            @ r0 \leftarrow 7
          push {r7}
                            @ empiler 7
          ldr r0, LD_b
                            @ r0 \leftarrow \text{valeur de } b
          ldr r0, [r0]
          push \{r0\}
                            @ empiler b
          bl XX
```

ouhineau, Carrier, Devismes (UGA) 21 décembre 2018 Fonctions et procédures (fin) Gestion du résultat Structure générale du code Passage par adresse Conclusions

Conclusion / Rappel : Structure générale du code d'un appel et du corps de la fonction ou procédure

appelant P:

- 1) préparer et empiler les paramètres (valeurs et/ou adresses)
- 2) si fonction, réserver une place dans la pile pour le résultat
- 3) appeler Q:BL Q
- 4) si fonction, récupérer le résultat
- 5) libérer la place allouée aux paramètres
- 6) si fonction, libérer la place allouée au résultat

appelée Q:

- 1) empiler l'adresse de retour (lr)
- 2) empiler la valeurfp de l'appelant
- 3) placer fp pour repérer les variables de l'appelée
- 4) allouer la place pour les variables locales
- 5) empiler les variables temporaires (registres) utilisées
- 6) corps de la fonction
- 7) si fonction, le résultat est rangé en fp+8
- 8) dépiler les variables temporaires (registres) utilisées
- 9) libérer la place allouée aux variables locales
- 10) dépiler fp
- 11) dépiler l'adresse de retour (lr)
- 12) retour à l'appelant : BX lr

Procédure XX

```
XX:
       1 dr r0, [fp, #+16] @ u \leftarrow x
        str r0, [fp, #-4]
        ldr r0, [fp, #+12] @ v \leftarrow y + 2
        add r0, r0, #2
       str r0, [fp, #-8]
        ldr r0, [fp, #-4]
        ldr r1, [fp, #-8]
        add r0, r0, r1
                               @ calcul de u+v
        ldr r2, [fp, #+8]
                               @ r2 \leftarrow z, i.e., adresse c
                               @ mem[z] \leftarrow u + v, i.e., mem[adresse c] \leftarrow u + v
        str r0, [r2]
```

Structure générale du code

Passage par adresse

Variables locales et temporaires

Bouhineau, Carrier, Devismes (UGA) Fonctions et procédures (fin) 21 décembre 2018 Introduction Décodage d'adresses


Organisation Interne d'un ordinateur

Année 1, l'exécution des programmes en langage machine.

Stéphane Devismes Denis Bouhineau Fabienne Carrier Université Grenoble Alpes 21 décembre 2018


Bouhineau, Carrier, Devismes (UGA)

Etude du matériel d'entrées-sorties : les entrées



- bus données (lié au processeur)
- deux bits de bus adresses (pour sélectionner I'un des 4 mots CNTRL +0, +1, +2 ou +3)
- un signal de sélection provenant du décodeur
- le signal Read / Write du processeur
- un paquet de données (8 fils) venant du monde extérieur. Disons pour simplifier 8 interrupteurs
- le signal d'horloge (par exemple le même que le processeur). On peut raisonner comme si, à chaque front de l'horloge la valeur venant des interrupteurs était échantillonnée dans le registre Mdonnéesentr.
- une entrée ACQUITTEMENT si c'est un contrôleur de sortie.

Etude du matériel d'entrées-sorties : les sorties




Introduction

 Il délivre sur le bus données du processeur le contenu du registre Mdonnéesent r si il y a sélection, lecture et adressage de Mdonnéesentr, c'est-à-dire si le processeur exécute une instruction LOAD à l'adresse CNTRL

Décodage d'adresses

- Il délivre sur le bus données du processeur le contenu du registre Métat si il y a sélection, lecture et adressage de Métat, c'est-à-dire si le processeur exécute une instruction LOAD à l'adresse CNTRL +1.
- On peut raisonner comme si le contenu du registre Mdonnéessort était affiché en permanence sur 8 pattes de sorties vers l'extérieur (8 diodes, par exemple).
- Une sortie ENVOI si c'est un contrôleur de sortie.





Bouhineau, Carrier, Devismes (UGA) Organisation Interne d'un ordinateur 21 décembre 2018

Introduction à la structure interne des processeurs : une machine à 5 instructions

Année 1, l'exécution des programmes en langage machine.

Denis Bouhineau **Fabienne Carrier** Stéphane Devismes Université Grenoble Alpes

21 décembre 2018



Les instructions

Les instructions sont décrites ci-dessous. On donne pour chacune une syntaxe de langage d'assemblage et l'effet de l'instruction.

- clr: mise à zéro du registre ACC.
- ld #vi : chargement de la valeur immédiate vi dans ACC.
- st ad : rangement en mémoire à l'adresse ad du contenu de ACC.
- jmp ad: saut à l'adresse ad.
- add ad : mise à jour de ACC avec la somme du contenu de ACC et du mot mémoire d'adresse ad.



ld #3 st 8 et: add 8 imp et

Que contient la mémoire après assemblage (traduction en binaire) et chargement en mémoire? On suppose que l'adresse de chargement est 0.

| 0 | 2 | ld #3 |
|------|---|----------------|
| 1 | 3 | |
| 2 | 3 | st 8 |
| 3 | 8 | |
| et=4 | 5 | add 8 |
| 5 | 8 | |
| 6 | 4 | jmp et = jmp 4 |
| 7 | 4 | |
| 8 | | |

Codage des instructions

Introduction

Les instructions sont codées sur 1 ou 2 mots de 4 bits chacuns :

 le premier mot représente le code de l'opération (clr, ld, st, jmp, add);

Automate d'interprétation

 le deuxième mot, s'il existe, contient une adresse ou bien une constante.

Le codage est le suivant :

| clr | 1 | |
|--------|---|----|
| ld #vi | 2 | vi |
| st ad | 3 | ad |
| jmp ad | 4 | ad |
| add ad | 5 | ad |



En adoptant un point de vue fonctionnel, en considérant les ressources du processeur comme les variables d'un programme, l'algorithme d'interprétation des instructions peut être décrit de la façon suivante :


```
pc \leftarrow 0
tantque vrai
                  selon mem[pc]
                  mem[pc]=1 \{clr\}:
                                              acc \leftarrow 0
                                                                                        pc \leftarrow pc+1
                   mem[pc]=2 \{ld\}:
                                              acc \leftarrow mem[pc+1]
                                                                                        pc \leftarrow pc+2
                  mem[pc]=3 \{st\}:
                                              mem[mem[pc+1]] \leftarrow acc
                                                                                        pc \leftarrow pc+2
                  mem[pc]=4 \{jmp\}:
                                                                                        pc \leftarrow mem[pc+1]
                  mem[pc]=5 \{add\}:
                                              acc \leftarrow acc + mem[mem[pc+1]]
                                                                                       pc \leftarrow pc+2
```

Exercice : Dérouler l'exécution du programme précédent en utilisant cet algorithme.


Partie opérative

Bouhineau, Carrier, Devismes (UGA)

Le processeur comporte une partie qui permet de stocker des informations dans des registres (visibles ou non du programmeur), de faire des calculs (+, -, and,...). Cette partie est reliée à la mémoire par les bus adresses et données. On l'appelle Partie Opérative.



| Bouhineau, Carrier, Devi | smes (UGA) Inti | roduction à la structure interne | des processeurs | 21 décembre 2018 | 9 |
|--------------------------|---------------------|----------------------------------|-----------------------|------------------|------------------|
| Introduction 000 | Interprétation O | Organisation 00 | Automate d'interpréta | tion | Exécution 000 |
| Uno pron | nière version | | | | |



Remarque: La notation de la condition clear doit être comprise comme le booléen rinst = 1.

Introduction

On fait des hypothèses FORTES sur les transferts possibles :


Organisation

| lecture d'un mot mémoire. | C'est la seule possibilité en lecture! |
|---------------------------|--|
| écriture d'un mot mémoire | C'est la seule possibilité en écriture! |
| affectation | C'est la seule affectation possible dans rinst |
| affectation | rego est pc, acc, ma, ou md |
| affectation | rego est pc, acc, ma, ou md |
| | reg ₁ est pc, acc, ma, ou md |
| incrémentation | reg ₀ est pc, acc, ma, ou md |
| | reg ₁ est pc, acc, ma, ou md |
| opération | rego est pc, acc, ma, ou md |
| | reg ₁ est pc, acc, ma, ou md |
| | reg ₂ est pc, acc, ou md |
| | écriture d'un mot mémoire affectation affectation affectation incrémentation |

On fait aussi des hypothèses sur les tests : (rinst = entier)

Ces types de transferts et les tests constituent le langage des micro-actions et des micro-conditions.





Exemple de code

| étiquette | mnémonique ou directive | référence | mode adressage |
|-----------|----------------------------|-----------|------------------|
| | .text | | |
| debut : | clr | | |
| | ld | #8 | immédiat |
| ici : | st | XX | absolu ou direct |
| | add | XX | absolu ou direct |
| | jmp | ici | absolu ou direct |
| | | | |
| | .data | | |
| xx : | | | |

Exercice : Que contient la mémoire après chargement en supposant que l'adresse de chargement est 0 et que xx est l'adresse 15.

| Bouhineau, Carrier, Dev | rismes (UGA) Int | roduction à la structure interne | e des processeurs | 21 décembre 2018 | 15 |
|-------------------------|---------------------|----------------------------------|-----------------------|------------------|-----------|
| Introduction 000 | Interprétation O | Organisation OO | Automate d'interpréta | tion | Exécution |
| Dérouler | nent | | | | |

| état | pc | ma | md | rinst | acc | mem[15] | état | pc | ma | md | rinst | acc | mem[15] |
|------|----|----|----|-------|-----|---------|------|------|----|----|-------|-----|---------|
| 0 | 0 | | | | | | 11 | | | 8 | | | |
| 1 | | 0 | | | | | 12 | | | | | | 8 |
| 2 | | | 1 | | | | 1 | | 5 | | | | |
| 3 | | | | 1 | | | 2 | | | 5 | | | |
| 4 | 1 | | | | | | 3 | | | | 5 | | |
| 15 | | | | | 0 | | 4 | 6 | | | | | |
| 1 | | 1 | | | | | 5 | | 6 | | | | |
| 2 | | | 2 | | | | 6 | 7 | | | | | |
| 3 | | | | 2 | | | 7 | | | 15 | | | |
| 4 | 2 | | | | | | 10 | | 15 | | | | |
| 5 | | 2 | | | | | 13 | | | 8 | | | |
| 6 | 3 | | | | | | 14 | | | | | 16 | |
| 7 | | | 8 | | | | 1 | | 7 | | | | |
| 8 | | | | | 8 | | 2 | | | 4 | | | |
| 1 | | 3 | | | | | 3 | | | | 4 | | |
| 2 | | | 3 | | | | 4 | 8 | | | | | |
| 3 | | | | 3 | | | 5 | | 8 | | | | |
| 4 | 4 | | | | | | 6 | 9 | | | | | |
| 5 | | 4 | | | | | 7 | | | 3 | | | |
| 6 | 5 | | | | | | 9 | 3 | | | | | |
| 7 | | | 15 | | | | 1 | etc. | | | | | |
| 10 | | 15 | | | | | | | | | | | |
| | | | | | | | 1 | | | | | | |

Bouhineau, Carrier, Devismes (UGA) Introduction à la structure interne des processeurs

21 décembre 2018

ction Interprétation Organisation Automate d'interprétation

Exécution

Contenu en mémoire

| adresse | valeur | origine | |
|---------|----------|-------------------|--|
| 0 | 1 | clr | |
| 1 | 2 | load | |
| 2 | 8 | val immédiate | |
| 3 | 3 | store | |
| 4 | 15 | adresse zone data | |
| 5 | 5 | add | |
| 6 | 15 | adresse zone data | |
| 7 | 4 | jump | |
| 8 | 3 | adresse de "ici" | |
| | | ••• | |
| 15 | variable | non initialisée | |

Exercice: Donnez le déroulement au cycle près du programme.

Bouhineau, Carrier, Devismes (UGA) Introduction à la structure interne des processeurs 21 décembre 2018 16