#### Memórias cache

Conceitos Básicos

João Canas Ferreira

Fevereiro de 2021



#### Tópicos

1 Hierarquia de memória

Princípios de funcionamento de memórias cache Operação de leitura Outras operações

3 Desempenho de memórias cache

Contém figuras de "Computer Organization and Design", D. Patterson & J. Hennessey, 3ª. ed., MKP

#### Observações gerais sobre sistemas de memória

O custo dos diferentes tipos de memória é muito diferente:


Tecnologia	Tempo de acesso	Custo (\$/GiB em 2004)
SRAM	0.5–5 ns	\$4000—\$10000
DRAM	50–70 ns	\$100—\$200
disco magnético	$5 \times 10^6$ –2 $\times 10^7$ ns	\$0.5—\$2

- Organizar o sistema de memória como uma hierarquia: memória rápida para satisfazer a maior parte dos acessos, memória mais lenta para armazenar os dados "menos usados".
- Princípio de funcionamento (para cada nível):
  - Procurar a informação (dados ou instruções) num dado nível (inicialmente no nível 1, o que está mais próximo do CPU);
  - Caso a informação não exista aí, ir buscá-la ao nível seguinte e guardar uma cópia (pode vir a ser reusada brevemente).
- Se a maioria dos acessos for satisfeita pelo nível n, obtêm-se, em média, os tempos de acesso do nível n e a capacidade de armazenamento do nível seguinte n+1.

# Organização hierárquica de sistemas de memória

Rapidez	CPU	Tamanho	Custo(€/bit)	Tecnologia corrente
Mais rápido	Memória	Menor	Maior	SRAM
	Memória			DRAM
Mais lento	Memória	Maior	Menor	Disco magnético
Fonte: [COD5]				

# Níveis da hierarquia de memória



Fonte: [COD5]

#### Hierarquia de memória: conceitos básicos

- Para uma acesso ao nível *n* da hierarquia:
  - Uma hierarquia de memória pode ter vários níveis, mas a informação é transferida diretamente apenas entre níveis adjacentes: o nível n é mais rápido e tem menor capacidade que o nível n+1.
  - **Bloco:** quantidade mínima de informação que pode estar presente ou ausente de um determinado nível. A informação entre níveis é transferida em blocos.
  - **Acerto (no nível n):** acesso ao nível n encontrou a informação pretendida (hit).
  - **Falta:** acesso ao nível *n* **não** encontrou a informação (*miss*).
  - **Taxa de acertos:** (nº de acertos)/(nº de acessos).
  - **Taxa de faltas:**  $(n^{\circ} de faltas)/(n^{\circ} de acessos) = 1-(taxa de acertos).$
  - **Tempo de acerto:** tempo de acesso ao nível *n*, incluindo a verificação da presença do item pretendido (*hit time*).
  - Penalidade de falta: tempo necessário para copiar o item pretendido do nível n + 1 para o nível n, mais o tempo necessário para o nível n terminar o atendimento do acesso original (miss penalty).
  - Uma boa compreensão da hierarquia de memória é indispensável para a elaboração de programas de elevado desempenho.

#### O princípio da proximidade

- A organização hierárquica de memória dá muito bons resultados na prática, porque as situações em que é aplicada se comportam de acordo com o princípio da proximidade.
- O princípio da proximidade (ou localidade) resume uma observação empírica:

Programas em execução acedem apenas a uma pequena parte do seu espaço de endereçamento durante um certo intervalo de tempo.

- **Proximidade temporal:** Se um item de informação é usado, tenderá a ser usado de novo em breve.
  - Exemplo: instruções no corpo de um ciclo, variáveis.
- Proximidade espacial: Quando um item de informação é usado, itens próximos tenderão também a ser usados em breve.
  Exemplo: o conjunto de variáveis de uma subrotina, os elementos de uma sequência.


1 Hierarquia de memória


2 Princípios de funcionamento de memórias cache Operação de leitura

Outras operações

3 Desempenho de memórias cache

#### Princípio básico de funcionamento (leitura)





a. Antes de referência a Xn

b. **Depois** de referência a X<sub>n</sub>


Se o acesso a memória cache não encontra item desejado, item é copiado de níveis inferiores da hierarquia. Duas questões relacionadas:

- Como determinar a posição do item pretendido?
- 2 Como determinar a presença do item?

O mapeamento endereço  $\rightarrow$  posição de cache é sempre do tipo muitos  $\rightarrow$  1.

#### Determinação da posição: mapeamento direto

- Índice = (endereço do bloco) mod (nº de blocos)
- Se (nº de blocos) =  $2^b$ , a posição (o índice) é dada pelos b bits menos significativos do endereço.




Fonte: [COD5]

Exemplo: Cache: 8 posições, memória principal: 32. | Índice = Endereço mod 8

#### Determinação da presença: etiquetas

- **Questão:** Dada a posição de um item em cache, como determinar se é esse item que, de facto, lá se encontra?
- **Solução:** Associar a cada bloco, uma etiqueta (*tag*) única.
- A etiqueta pode ser constituída pelos bits mais significativos do endereço (bits não usados na determinação da posição).
- No exemplo anterior, a etiqueta teria 2 bits.



- Em certas situações, tanto o bloco como a etiqueta são inválidos. Exemplo: arranque do sistema.
- Para detetar esta situação, cada bloco tem associado um *bit de validade*. Se o seu valor for zero, então o bloco é inválido (a posição está "vazia").

### Exemplo de funcionamento

Index	V	Tag	Data
000	N		1
001	N		
010	N	9	
011	N	2	
100	N	i.	
101	N	e e	
110	N		
111	N		

a. The initial state of the cache after power-on

Index	v	Tag	Data
000	N		
001	N		
010	Υ	11 <sub>two</sub>	Memory (11010 two)
011	N		
100	N		
101	N		
110	Υ	10 <sub>two</sub>	Memory (10110 two)
111	N		

c. After handling a miss of address (11010 two)

Index	v	Tag	Data
000	Υ	10 <sub>two</sub>	Memory (10000 two)
001	N		
010	Υ	11 <sub>two</sub>	Memory (11010 two)
011	Υ	00 <sub>two</sub>	Memory (00011 two)
100	N		
101	N		
110	Υ	10 <sub>two</sub>	Memory (10110 two)
111	N		

e. After handling a miss of address (00011 two)

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	Y	10 <sub>two</sub>	Memory (10110 two)
111	N		

b. After handling a miss of address (10110  $_{two}$ )

Index	V	Tag	Data
000	Υ	10 <sub>two</sub>	Memory (10000 two)
001	N		
010	Υ	11 <sub>two</sub>	Memory (11010 two)
011	N		
100	N		
101	N		
110	Υ	10 <sub>two</sub>	Memory (10110 two)
111	N		


d. After handling a miss of address (10000 two)

Index	V	Tag	Data
000	Y	10 <sub>two</sub>	Memory (10000 two)
001	N		
010	Υ	10 <sub>two</sub>	Memory (10010 two)
011	Υ	00 <sub>two</sub>	Memory (00011 two)
100	N		
101	N		
110	Υ	10 <sub>two</sub>	Memory (10110 two)
111	N		

f. After handling a miss of address (10010 two)

Fonte: [COD5]

### Exemplo: Cache para ARM



Fonte: [COD5]

Como cada palavra (item) tem 4 bytes, os dois bits menos significativos não são usados.

(Todos os endereços são alinhados; têm os 2 bits menos significativos a 0).

#### Múltiplas palavras por bloco


- O armazenamento de uma palavra (item) por bloco não aproveita a proximidade espacial.
- Para isso devem ser usados blocos com L itens (L > 1).
- Para que seja fácil de identificar o item no interior do bloco, o número L deve ser uma potência de 2:  $L = 2^w$ .
  - Nesta situação, o item pode ser identificado por w bits do endereço. A parte do endereço que especifica a posição dentro do bloco designa-se por "deslocamento" (offset).
- Interpretação de um endereço de N bits:

Etiqueta (N-b-w-x)	Índice (b)	Deslocamento (w)	Х
--------------------	------------	------------------	---

Quando os itens não têm apenas um byte (a unidade de endereçamento), existem alguns bits (menos significativos) do endereço que não são usados no acesso a memória (x).


**No caso do ARM**, os acessos são feitos por palavras de 4 bytes, pelo que os 2 bits menos significativos não são usados.

### Estrutura de cache com múltiplas palavras por bloco



 $\sim$  Cache com b=3, w=2.


#### Tamanho de bloco vs. taxa de faltas



Tamanho do bloco (bytes)
Para diferentes capacidades totais da memória cache

- Para tamanhos de blocos crescentes, a taxa de faltas diminui.
- Mas para tamanhos muito grandes, a taxa de faltas aumenta outra vez!
- A penalidade de falha tende a aumentar com a dimensão do bloco, porque é preciso ir buscar mais dados ao nível seguinte.

## Exemplo: Intrinsity FASTMath (1)



Fonte: [COD5]

#### Exemplo: Intrinsity FASTMath (2)

- Capacidade: 16 KB, 256 blocos de 16 palavras.
- Etiqueta: 18 bits.
- Índice: 8 bits  $(2^8 = 256)$ .
- Deslocamento (no bloco): 4 bits  $2^4 = 16$ ).
- Exemplo de cálculo de posição:

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Etiqueta (18)

Indice (8)

Desl.


Endereço = 0x00457544 (4552004<sub>10</sub>)


Etiqueta: 0000 0000 0100 0101 01 | 11 ...  $\rightarrow$  0x00115

Bloco: ... 01 | 11 0101 01 | 00 0100  $\rightarrow$  0xD5 (213<sub>10</sub>)

#### Memórias cache separadas (1)

Memória cache unificada vs. separada (*split cache*)





#### Memórias cache separadas (2)

- Em muitos sistemas, existem memórias *cache* separadas para instruções (I-cache) e dados (D-cache).
- A I-cache é usada no ciclo IF e apenas permite acessos de leitura.
- A D-cache permite leituras e escritas; é usada no tratamento de instruções *load/store*.
- A utilização de memórias cache separadas (split cache), permite aceder a instruções e dados no mesmo ciclo de relógio.
- Para uma mesma capacidade total, memórias *cache* unificadas (U-cache) permitem obter menores taxas de faltas (mas a diferença é pequena).

Exemplo empírico de taxa de faltas com **I-Cache + D-Cache** vs. **U-Cache**:

Caches separadas:

I-Cache(16 KiB): 0.4%, D-Cache (16 KiB): 11,4 %,

Média pesada: 3,24 %

■ Cache unificada de 32 KiB: 3,18 %

1 Hierarquia de memória

2 Princípios de funcionamento de memórias cache

Operação de leitura

Outras operações

3 Desempenho de memórias cache

#### Tratamento de faltas de leitura: read miss

- Ao efetuar uma leitura da memória *cache*, esta pode detetar que o item pretendido não está armazenado. Então são executadas as seguintes operações:
  - 1 O endereço é passado para o nível seguinte.
  - 2 A memória cache espera que o nível seguinte responda com o bloco pretendido.
  - 3 O novo bloco é colocado na cache (eventualmente usando uma posição já ocupada), a etiqueta é guardada e o bit de validade correspondente é colocado a 1.
  - 4 O item pretendido é disponibilizado ao circuito que o solicitou.
- Uma falta de leitura pode acontecer durante a obtenção de uma instrução ou durante uma leitura de dados (load).
- Uma falta no acesso à memória *cache* leva a um protelamento longo (tipicamente mais de 100 ciclos).
- O protelamento consiste simplesmente em suspender todas as operações do CPU.

#### Tratamento de operações de escrita: write hit

Só existem operações de escrita em memórias cache de dados ou unificadas.

Escrita com valor em cache para essa posição (write hit):

- Operações de escrita levantam a possibilidade de o valor existente na memória cache ser diferente do valor em memória principal.
- Cache write-through: a memória cache é atualizada ao mesmo tempo que a memória principal.
- Cache write-back: apenas o valor em memória cache é atualizado. A memória principal é atualizada apenas quando o bloco é substituído.
- A política de write-back reduz o número de acessos ao nível seguinte, mas é mais complexa de implementar.

#### Tratamento de operações de escrita: write miss

Escrita de valor em bloco está ausente da memória cache (write miss):

- As duas variantes principais são:
  - Política allocate-on-miss: o bloco necessário é obtido do nível inferior, após o que tudo se passa como no caso de um write-hit.
     Pode envolver a substituição de um bloco já presente em memória cache.
  - Política no-allocate: não alterar o conteúdo da memória cache e alterar diretamente a memória principal. Funciona como se a memória cache não existisse para esta classe de transações.
- O tratamento de cache miss é logicamente independente do tratamento de cache hit.

As combinações mais usadas são:

- write-through + no-allocate: ênfase na simplicidade.
- write-back + allocate-on-miss: ênfase na redução de tráfego para a memória principal.

#### Resumo das operações de memória cache

Para as combinações referidas anteriormente (operações comuns, operações apenas para write-through, operações apenas para write-back):

operação	acerto (hit)	falta (miss)
leitura	◆ devolver valor em cache ao CPU	<ul> <li>obter valor de memória principal</li> <li>enviar esse valor para CPU</li> <li>novo conteúdo para bloco de memória cache <sup>(a)</sup></li> <li>colocar d=0</li> </ul>
escrita	<ul> <li>◆ alterar valor em cache</li> <li>◆ atualizar memória principal</li> <li>◆ colocar d=1</li> </ul>	<ul> <li>atualizar memória principal</li> <li>novo conteúdo para bloco de memória cache <sup>(a)</sup></li> <li>alterar valor de parte do bloco</li> <li>colocar d=1</li> </ul>

<sup>&</sup>lt;sup>(a)</sup> Obter novo conteúdo para bloco de memória cache envolve:

- 1 "libertar" o bloco de memória cache: se d=1 (bloco foi anteriormente alterado em cache) escrevê-lo para memória principal;
- ler de memória principal o novo conteúdo.

1 Hierarquia de memória

2 Princípios de funcionamento de memórias cache Operação de leitura Outras operações

3 Desempenho de memórias cache

#### Equações básicas de desempenho de caches

- O tempo (em ciclos) para acerto (hit) faz parte do tempo "normal" de execução de uma instrução.
- $T_{CPU} = (C_{exec} + C_{prot}) \times T$ 
  - *T*<sub>CPU</sub>: tempo de CPU
  - $C_{\text{exec}}$ : n° de ciclos em que CPU executou instruções
  - $C_{\text{prot}}$ : n° de ciclos em que o CPU protelou devido a faltas no acesso a memória cache
- Assumir penalidades de falta iguais na escrita e na leitura.
- lacksquare  $C_{\text{prot}} = N_{rw} \times t_f \times p_f$ 
  - $\blacksquare$   $N_{rw}$ : número de acessos do programa (leitura e escrita)
  - $\bullet$   $t_f$ : taxa de faltas
  - $p_f$ : penalidade de faltas (em ciclos de relógio do CPU)
- Se taxa de faltas ou a penalidade forem diferentes para leituras e escritas, então é preciso separar a equação anterior em duas parcelas.

#### Exemplos de cálculo de desempenho

- Especificação:  $CPI_{perf}=2$ ,  $t_{fi}=0.02$  para instrucões e  $t_{fd}=0.04$  para dados,  $p_f=100$ , acessos a memória (dados) para 36% das instruções.
- Comparar o desempenho "real" com o desempenho obtido se a memória cache fosse perfeita.
- $C_i$ : n° de ciclos de protelamento na obtenção de instruções:

$$C_i = N \times 0.02 \times 100 = 2 \times N$$

 $C_d$ : n° de ciclos de protelamento no acesso a dados:

$$C_d = N \times 0.36 \times 0.04 \times 100 = 1.44 \times N$$

- $\blacksquare$  CPI<sub>prot</sub> = CPI<sub>perf</sub> +  $C_i/N$  +  $C_d/N$  = 2 + 1,44 + 2 = 5,44
- Comparando os desempenhos:

$$r = \frac{N \times \text{CPI}_{\text{prot}} \times T}{N \times \text{CPI}_{\text{perf}} \times T} = \frac{5,44}{2} = 2,72$$

- E se  $CPI_{perf} = 1$ ?
- $CPI_{prot} = 4,44 \rightarrow r = 4,44$

Percentagem de ciclos de protelamento piora:

$$3,44/5,44 = 63\% \rightarrow 3,44/4,44 = 77\%$$
.

#### Efeito do aumento de frequência

- Melhorar o CPI sem melhorar o subsistema de memória leva a um aumento da percentagem de tempo perdida em protelamentos (cf. exemplo anterior).
- O que acontece se a frequência de relógio aumentar, mas o subsistema de memória permanecer igual?
- Neste caso a penalidade de falta aumenta:  $p_f = 200$  (p. ex.)


$$C_i + C_d = 0.02 \times 200 + 0.36 \times 0.04 \times 200 = 6.88$$


$$\blacksquare$$
 CPI<sub>rápido</sub> = 2 + 6,88 = 8,88

speedup = 
$$\frac{N \times \text{CPI}_{\text{lento}} \times T}{N \times \text{CPI}_{\text{rápido}} \times \frac{T}{2}} = \frac{5,44}{8,88 \times 0,5} = 1,23$$

- $\blacksquare$  Se a influência da cache tivesse sido ignorada, seria speedup = 2.
- Processador que melhore simultaneamente CPI e T sofre um impacto (relativo) negativo duplo.


### Influência do desempenho de cache





Nº de instruções executadas por item

Nº de falhas de cache por item




Ciclos de relógio por item

Fonte: [COD5]

#### Múltiplos níveis de memória cache

- Para reduzir a penalidade de faltas pode aplicar-se a mesma abordagem que se usa para reduzir o tempo de acesso à memória principal: usar uma cache para a cache.
- A cache de nível 2 permite reduzir a penalidade de faltas da cache de nível 1.
- A cache de nível 2 contém geralmente os dados residente na cache de nível 1 e é de maior capacidade.
- Arranjo comum: memórias cache separadas de nível 1 + cache unificada de nível 2.
- Em alguns sistemas de elevado desempenho: 3 níveis de cache *on-chip*.

#### Processador com dois níveis de memória cache interna



- Usado no Mac G5.
- 58 milhões transístores, F=2,2 GHz.
- L1-ICache: 64 KB;128 bytes/bloco.
- L1-DCache: 32 KB; 128 bytes/bloco;write-through,no-allocate.
- L2-Cache: 512 KB; 128 bytes/bloco;write-back, allocate-on-miss.

#### Referências

- COD4 D. A. Patterson & J. L. Hennessey, Computer Organization and Design, 4 ed.
- COD5 D. A. Patterson & J. L. Hennessey, Computer Organization and Design, ARM Edition

Os tópicos tratados nesta apresentação são descritos nas seguintes secções de [COD4] ou [COD5]:

**■** 5.1–5.3