# International standard IEC 61508-1



# GICSAFe **CONICET-GICSAFe**

Grupo de Investigación y Control para la Seguridad y Aplicaciones Ferroviarias

1

# Calidad del código fuente

¿Por qué escribir buen código?



Received: 6 November 2015

Revised: 2 December 2016

Accepted: 22 December 2016

DOI 10.1002/smr.1847

WILEY Software: Evolution and Process

#### RESEARCH ARTICLE

#### The long-term growth rate of evolving software: Empirical results and implications


Les Hatton<sup>1</sup> | Diomidis Spinellis<sup>2</sup> | Michiel van Genuchten<sup>3</sup>

#### Correspondence

Diomidis Spinellis, Athens University of Economics and Business, Patision 76, GR-104 34 Athens, Greece.

Email: dds@aueb.gr

#### Abstract



<sup>&</sup>lt;sup>1</sup>Kingston University, Kingston upon Thames,

<sup>&</sup>lt;sup>2</sup>Athens University of Economics and Business, Patision 76, GR-104 34 Athens Greece

<sup>3</sup>VitalHealth Software, Ede, The Netherlands

Received: 6 November 2015

Revised: 2 December 2016

Accepted: 22 December 2016

DOI 10.1002/smr.1847

WILEY Software: Evolution and Process

#### RESEARCH ARTICLE

#### The long-term growth rate of evolving software: Empirical results and implications

Les Hatton<sup>1</sup> | Diomidis Spinellis<sup>2</sup> | Michiel van Genuchten<sup>3</sup>

#### Correspondence

Diomidis Spinellis, Athens University of Economics and Business, Patision 76, GR-104 34 Athens, Greece.

Email: dds@aueb.gr

#### Abstract



<sup>&</sup>lt;sup>1</sup>Kingston University, Kingston upon Thames,

<sup>&</sup>lt;sup>2</sup>Athens University of Economics and Business, Patision 76, GR-104 34 Athens Greece

<sup>3</sup>VitalHealth Software, Ede, The Netherlands

Received: 6 November 2015

Revised: 2 December 2016

Accepted: 22 December 2016

DOI 10.1002/smr.1847

WILEY Software: Evolution and Process

#### RESEARCH ARTICLE

The long-term growth rate of evolving software: Empirical results and implications

Les Hatton<sup>1</sup> | Diomidis Spinellis<sup>2</sup> | Michiel van Genuchten<sup>3</sup>

#### Correspondence

Diomidis Spinellis, Athens University of Economics and Business, Patision 76, GR-104 34 Athens, Greece.

Email: dds@aueb.gr

#### Abstract



<sup>&</sup>lt;sup>1</sup>Kingston University, Kingston upon Thames,

<sup>&</sup>lt;sup>2</sup>Athens University of Economics and Business, Patision 76, GR-104 34 Athens Greece

<sup>3</sup>VitalHealth Software, Ede, The Netherlands

Received: 6 November 2015

Revised: 2 December 2016

Accepted: 22 December 2016

DOI 10.1002/smr.1847

WILEY Software: Evolution and Process

#### RESEARCH ARTICLE

#### The long-term growth rate of evolving software: Empirical results and implications

Les Hatton<sup>1</sup> | Diomidis Spinellis<sup>2</sup> | Michiel van Genuchten<sup>3</sup>

#### Correspondence

Diomidis Spinellis, Athens University of Economics and Business, Patision 76, GR-104 34 Athens, Greece.

Email: dds@aueb.gr

#### Abstract



<sup>&</sup>lt;sup>1</sup>Kingston University, Kingston upon Thames,

<sup>&</sup>lt;sup>2</sup>Athens University of Economics and Business, Patision 76, GR-104 34 Athens Greece

<sup>3</sup>VitalHealth Software, Ede, The Netherlands



#### ¿Cómo los programadores leemos un código?

2015 IEEE 23rd International Conference on Program Comprehension

# How Programmers Read Regular Code: A Controlled Experiment Using Eye Tracking

Ahmad Jbara<sup>1,2</sup> Dror G. Feitelson<sup>2</sup>

<sup>1</sup>School of Mathematics and Computer Science
Netanya Academic College, 42100 Netanya, Israel

<sup>2</sup>School of Computer Science and Engineering
The Hebrew University of Jerusalem, 91904 Jerusalem, Israel

Abstract—Regular code, which includes repetitions of the same basic pattern, has been shown to have an effect on code comprehension: a regular function can be just as easy to comprehend as an irregular one with the same functionality, despite being longer and including more control constructs. It has been speculated that this effect is due to leveraging the understanding of the first instances to ease the understanding of repeated instances of the pattern. To verify and quantify this effect, we use eye tracking regular code, and to quantitatively measure the time and effort invested in the successive repetitions of such a code. The results indeed show that the time and effort are reduced as subjects progress from one repeated instance of a pattern to the next. This reduction can be modeled by an exponential or a cubic function.

The consequence is that additive syntax-based metrics like


```
Wintiple untebnike
                Código repetitivo se
WOOD Form STEER STANK.
                entiende más rápido
               II IN A SALE OF PART AND ARRESTS.
             DESCRIPTION, SMIAINING
        DESIGNED CONTRACTOR
```


```
Rischnis extitio. No.
PERCHASING STREET, SA
BOT SHALLOWS PORT, DOT YOU SHE CAN SHE MY DOT BY DOTHERS
    not be by he was a very
    Aut mutice - Illies + Ill
                    44 B 1 L 40 SC 4 L 1 2 44 B 1 1 1 - 12 4 2 1
                    met243111 - - - 4 Li
                                            Código complejo
                                               capta más la
                              atención
```


Son necesarias **métricas de complejidad** que tengan en cuenta el cambio en la **repetición** del código fuente





## Costo de poseer código "no mantenible"











## Y muchos más...!

# 2

# **IEC 61508**

Estándar de seguridad funcional



### ¿Cuando aplicamos la IEC 61508?



- Si el proyecto involucra el desarrollo de sistemas electrónicos, eléctricos, o de electrónica programable que involucre seguridad.
- Si en otro estándar que apliques en tu proyecto la seguridad sea un factor relevante.



### Seguridad funcional



**Seguro:** Ausencia de niveles inaceptables de riesgo que puedan provocar lesiones daños a la salud de las personas, ya sea directa o indirectamente.

(Aislamiento para soportar altas temperaturas)

**Seguridad funcional:** es parte de la seguridad general que depende de que un sistema o equipo funcione correctamente en respuesta a sus entradas

(Un dispositivo de protección contra sobrecalentamiento)


### Objetivo

- Aumentar la seguridad y eficiencia económica de los sistemas E/E/PE.
- Brindar un marco general de seguridad para los desarrollos tecnológicos.
- Establecer un enfoque flexible basado en sistemas técnicamente sólido.
- Definir un estándar que pueda ser utilizado directamente por la industria.
- Mediar entre los usuarios y los reguladores para que ganen confianza en la tecnología
- Proporcionar un marco común de requisitos para facilitar:
  - Mejoras en la eficiencia en la cadena de suministro de componentes.
  - Mejoras en la comunicación de los requisitos.
  - El desarrollo de técnicas y medidas que puedan utilizarse.
  - El desarrollo de servicios de evaluación de la conformidad si es necesario.



# Complejos, muy difíciles de determinar TODOS los modos de fallas

Fuente de los errores peligrosos:



#### **Inconvenientes**

# Complejos, muy difíciles de determinar TODOS los modos de fallas

Malas especificaciones

Errores aleatorios de hardware

Errores sistemáticos de hardware

Errores de software

Errores de causa común

Errores humanos

Influencias ambientales


Fuente de alimentación

# Fuente de los errores peligrosos:

### **Ejemplo**

- Sistemas de apagado de emergencia.
- Señalamiento/Enclavamiento ferroviario.
- Plantas nucleares.
- Sistemas aeroespaciales (aeronaves, satélites, etc).
- Control del movimiento de un barco cuando está cerca de una instalación en alta mar.
- Luces indicadoras de vehículos, frenos
   antibloqueo y sistemas de gestión del motor


#### Sistemas críticos



### Ejemplo


- Sistemas de apagado de emergencia.
- Señalamiento/Enclavamiento ferroviario.
- Plantas nucleares.
- Sistemas aeroespaciales (aeronaves, satélites, etc).
- Control del movimiento de un barco cuando está cerca de una instalación en alta mar.
- Luces indicadoras de vehículos, frenos
   antibloqueo y sistemas de gestión del motor

#### Sistemas críticos



## **Ejemplo**

- Sistemas de apagado de emergencia.
- Señalamiento/Enclavamiento ferroviario.
- Plantas nucleares.
- Sistemas aeroespaciales (aeronaves, satélites, etc).
- Control del movimiento de un barco cuando está cerca de una instalación en alta mar.
- Luces indicadoras de vehículos, frenos
   antibloqueo y sistemas de gestión del motor





Frecuencia

## Nivel integral de seguridad



Cada nivel es más riguroso que el anterior

#### Severidad de la consecuencia

SIL3 SIL4 X X X 5 SIL2 4 SIL3 SIL4 X X 3 SIL1 SIL2 SIL3 SIL4 X SIL2 2 SIL1 SIL3 SIL4 X SIL3 X SIL1 SIL2





#### PFD

(Probabilidad de falla bajo demanda)

10^0 > **PFD** >= ?

# Fallo máximo aceptado

1 cada? años

#### PFH

(Probabilidad de falla peligrosa por hora)

?? > **PFH** >= ??

# Fallo máximo aceptado

1 cada? horas



#### PFD

(Probabilidad de falla bajo demanda)

 $10^{\text{-}}1 > \text{PFD} >= 10^{\text{-}}2$ 

# Fallo máximo aceptado

1 cada 10 años

#### PFH

(Probabilidad de falla peligrosa por hora)

10^-5 > **PFH** >= 10^-6

Fallo máximo aceptado

1 cada **100.000** horas



#### PFD

(Probabilidad de falla bajo demanda)

10^-2 > **PFD** >= 10^-3

Fallo máximo aceptado

1 cada **100** años

#### PFH

(Probabilidad de falla peligrosa por hora)

10^-6 > **PFH** >= 10^-7

Fallo máximo aceptado

1 cada **1.000.000** horas



#### PFD

(Probabilidad de falla bajo demanda)

10^-3 > **PFD** >= 10^-4

# Fallo máximo aceptado

1 cada **1.000** años

#### PFH

(Probabilidad de falla peligrosa por hora)

10^-7 > **PFH** >= 10^-8

Fallo máximo aceptado

1 cada **10.000.000** horas



#### PFD

(Probabilidad de falla bajo demanda)

10^-4 > **PFD** >= 10^-5

Fallo máximo aceptado

1 cada **10.000** años

PFH

(Probabilidad de falla peligrosa por hora)

Fallo máximo aceptado

 $10^{-8} > PFH >= 10^{-9}$  1 cada 100.000.000 horas





#### Partes de la norma



**Consta de SIETE partes!** 


- 1. **IEC 61508-1**: Requerimientos generales.
- 2. **IEC 61508-2**: Requerimientos **E/E/PE**.
- IEC 61508-3: Requerimientos de software.
- 4. **IEC 61508-4**: Definiciones y abreviaturas.
- 5. **IEC 61508-5**: Ejemplos de **cálculo de SIL**.
- 6. **IEC 61508-6**: **Guías para aplicar** IEC 61508-2 y IEC 61508-3.
- 7. **IEC 61508-7**: Mediciones y técnicas.

# 3

IEC 61508-1


IEC 61508-1

### Ciclo de vida de seguridad general



## Concepto Físicos, legislativos, etc Concept operation and Specification and Detalles del entorno y Información scope definition peligros **\_\_\_\_\_** Hazard and risk Overall safety requirements Overall safety requirements allocation


#### Alcance general






#### Análisis de riesgos







#### Requerimientos de seguridad






#### Requerimientos de seguridad









#### Planificación de validación











#### **Implementación**





#### Reducción de riesgo






#### Instalación general






#### Validación general






#### **Mantenimiento**







#### Realimentación





#### Eliminación







Nivel de independencia

## Niveles de independencia

#### **Consecuencias**

	Lesión leve	Lesión severa / Una muerte	Muchas muertes	Masacre
Persona independiente	Suficiente	X1	Insuficiente	Insuficiente
Departamento independiente		X2	X1	Insuficiente
Organización independiente			X2	Suficiente

#### Factores para X\_i :

Falta de experiencia Sistemas complejos Grado de innovación

X1 > X2




4

## IEC 61508-2

IEC 61508-2




## Ciclo de vida (Lo que dice la norma)



Menti\_2\_B




## Ciclo de vida (Lo que la mayoría vemos)





#### Relación entre parte 2 y 3





#### Tolerancia a fallas en hardware (Tipo A vs tipo B)



Tolerancia a fallas de hardware en N

N+1 errores rompen TODO

#### Tipo A

- Modos de falla definidos para cada componente.
- Comportamiento de los elementos al fallar completamente determinado.
- Suficientes datos (<u>confiables</u>) para demostrar que se cumplen las tasas de fallas peligrosas (detectadas o no).

#### Tipo B

- Modo de falla <u>indefinido</u> para al menos UN componente.
- Comportamiento de algún elemento al fallar <u>no</u> está completamente determinado.
- <u>Insuficientes</u> datos para demostrar que se cumplen las tasas de fallas peligrosas (detectadas o no).

**SFF(Safe Failure Fraction):** 



## Tolerancia a fallas en hardware (Tipo A)

SFF	Tolerancia a fallas en hardware					
(de un elemento)	0	1	2			
< 60%	SIL 1	SIL 2	SIL 3			
60 a 90%	SIL 2	SIL 3	SIL 4			
90 a 99%	SIL 3	SIL 4	SIL 4			
>= 99%	SIL 3	SIL 4	SIL 4			





## Tolerancia a fallas en hardware (Tipo B)

SFF	Tolerancia a fallas en hardware					
(de un elemento)	0	1	2			
< 60%	JAMAS!	SIL 1	SIL 2			
60 a 90%	SIL 1	SIL 2	SIL 3			
90 a 99%	SIL 2	SIL 3	SIL 4			
>= 99%	SIL 3	SIL 4	SIL 4			




## Reducciones de arquitecturas (Ejemplo 1)








## Reducciones de arquitecturas (Ejemplo 2)






## Reducciones de arquitecturas (Ejemplo 2)



Tolerancia a falla de UNO + Máximo SIL



## Reducciones de arquitecturas (Ejemplo 2)





#### Técnicas de detección de errores sistemáticos (hardware)

Color: Efectividad necesaria

O: Obligatorio AR: Altamente Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Supervisión de la secuencia del programa	AR	AR	AR	AR
Detección de fallas mediante monitoreo en línea	R	R	R	R
Redundancia de hardware	R	R	R	R
Protección de código	R	R	R	R
Diversidad de hardware	-	-	R	R

Supervisar el comportamiento y la integridad de la secuencia del programa.

Monitorear estados del sistema remotamente

Clase 4

Por ejemplo CRC.

Clase 4





#### Técnicas de detección de errores sistemáticos (ambiente)

Color: Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR: No Recomendado

					_
Técnica	SIL 1	SIL 2	SIL 3	SIL 4	
Mediciones de tensión	0	0	0	0	
Separación del camino de energía eléctrica y el camino de datos	0	0	0	0	
Inmunización a interferencias	0	0	0	0	
Medición de variables ambientales	0	0	0	0	
Supervisión de la secuencia del programa	AR	AR	AR	AR	
Medidas contra el aumento de temperatura	AR	AR	AR	AR	
Separación espacial de varias líneas	AR	AR	AR	AR	
					4

Tensión de rotura, variaciones de tensión, sobretensión, baja tensión, variaciones de frecuencia de la fuente, etc.

#### Cursar Diseño de Circuitos Electrónicos

#### Cursar Diseño de Circuitos Electrónicos

Temperatura, humedad, agua, vibración, polvo, sustancias corrosivas, etc.

#### Slide anterior

Baja efectividad: Detectar el aumento
Alta efectividad: Corte por fusible térmico /
alarmas / Enfriamiento forzado
Cursar Diseño de Circuitos Electrónicos



#### Técnicas de detección de errores sistemáticos (ambiente)

Color: Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4	
Principio de corriente inactiva	R	R	R	R	
Medición para detectar roturas o cortocircuitos en líneas de señal	R	R	R	R	
Detección de fallas mediante monitoreo en línea	R	R	R	R	
Redundancia de hardware	R	R	R	R	
Protección de código	R	R	R	R	
Transmisión de señales antivalentes	R	R	R	R	
Diversidad de hardware	R	R	R	R	
Arquitectura de software	R	R	R	R	
quitostata do continuio	. `	- ` `		- '`	ij

El sistema de seguridad se ejecuta <u>al cortarse la energía</u>

Cursar Diseño de Circuitos Electrónicos

Ver slides anteriores

Clase 5

Ver slides anteriores

Clase 5

Clase 5

Al menos <u>uno</u> de los grises y <u>uno</u> de los negros



#### Técnicas de detección de errores sistemáticos

**Color:** Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Protección contra modificaciones	0	0	0	0
Detección de fallas mediante monitoreo en línea	R	R	R	R
Reconocimiento de entrada	R	R	R	R
Programación de aserción de fallas	R	R	R	R

Comprobaciones de integridad, aislar puertos, etc.

Ver slides anteriores

Comprobar entradas, antirebotes, múltiples pedidos de confirmación, etc.

Verificar condiciones pre-ejecución y post-ejecución de cualquier función.



## Técnicas para evitar errores durante la especificación

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Gestión de proyectos	0	0	0	0
Documentación	0	0	0	0
Separar funciones de seguridad de las generales	AR	AR	AR	AR
Especificación estructurada	AR	AR	AR	AR
Inspección de la especificación	-	AR	AR	AR
Métodos semiformales	R	R	AR	AR
Listas de verificación	R	R	R	R
Métodos formales	-	-	R	R
Herramientas de especificación asistidas	-	R	R	R

**Color:** Efectividad necesaria

O: Obligatorio AR: Altamente

Recomendado

R: Recomendado
NR: No Recomendado

Cursar Gestión de proyectos

Cursar Taller de trabajo final

Una separación clara <u>reduce el esfuerzo de testear</u> los sistemas relacionados con la <u>seguridad</u>.

Reducir la complejidad e interferencia con una estructura jerárquica de requisitos parciales.

Evitar que la especificación esté <u>incompleta</u> o sea <u>contradictoria</u>. (OTRA persona)

Diagramas de bloques/secuencias/flujo, FSM, Redes de Petri, Modelo de datos, Tablas de verdad, etc.

Serie de preguntas genéricas. Usado en cualquier etapa

(matemáticamente) Raise, Z, Etc. Sumar Petri y FSM si se usan <u>estrictamente</u>.

TestLink, Visual Paradigm, etc.

62



## Técnicas para evitar errores durante el desarrollo

**Color:** Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR:	No	Recomendad	(

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Cumplimiento de pautas y estándares	0	0	0	0
Gestión de proyectos	0	0	0	0
Documentación	0	0	0	0
Diseño estructurado	AR	AR	AR	AR
Modularización	AR	AR	AR	AR

Ver slides anteriores

Ver slides anteriores

Diseño de circuito estructurado jerárquicamente, uso de piezas fabricadas y probadas.

Subsistemas claramente definidos y restringidos, con <u>interfaces simples</u>, sección transversal <u>mínima</u>.

(sección transversal: datos compartidos)



#### Técnicas para evitar errores durante el desarrollo

**Color:** Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Uso de componentes probados	R	R	R	R
Métodos semiformales	R	R	AR	AR
Listas de verificación	-	R	R	R
Herramientas de diseño asistidas	-	R	R	R
Simulación	-	R	R	R
Inspección del hardware	-	R	R	R
Métodos formales	-	-	R	R

Fabricantes con unidades patrón reconocidas, alto reguisitos de seguridad y almacenamiento

Ver slides anteriores

Ver slides anteriores

AutoCAD, KiCAD, Altium, Proteus, etc.

Modelo de comportamiento de software. Modelo de comportamiento de a nivel componente y general.

Aplicar entradas representativas, medir salidas y rastrear manualmente a través de la lógica del programa

Ver slides anteriores



## Técnicas para evitar errores durante la integración

**Color:** Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Pruebas funcionales	0	0	0	0
Gestión de proyectos	0	0	0	0
Documentación	0	0	0	0
Prueba de caja negra	R	R	R	R
Experiencia de campo	R	R	R	R
Prueba estadística	-	-	R	R

Para evitar fallas en la integración de SW y HW. Comparar con especificaciones. Buscar fallas de modo común comparando contra HW ya validados.

Ver slides anteriores

Ver slides anteriores

No se utiliza <u>ningún</u> conocimiento previo de la estructura interna del sistema para guiar las pruebas

Reutilizar componentes o subsistemas que ya han probado en campo <u>no tener fallas</u> (o que no sean graves)

Ingresar datos según la distribución estadística esperada de las entradas operativas reales



#### Técnicas para evitar errores durante el mantenimiento

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Instrucciones de operación y mantenimiento	AR	AR	AR	AR
Facilidad de uso (User friendliness)	AR	AR	AR	AR
Facilidad de mantenimiento	AR	AR	AR	AR
Gestión de proyectos	0	0	0	0
Documentación	0	0	0	0
Posibilidades de operación limitadas	-	R	AR	AR
Protección contra errores del operador	-	R	AR	AR
Operación solo por operadores calificados	-	R	AR	AR

Color: Efectividad necesaria

O: Obligatorio AR: Altamente Recomendado

R: Recomendado

NR: No Recomendado

Instrucciones fácilmente entendibles de uso y mantenimiento, con esquemas para procesos complejos.

Mínima intervención humana (y fácil!), mínimo daño por error del operador, bien señalizado, operador <u>capacitado</u>

Poco o nulo mantenimiento, con herramientas de diagnóstico suficientes para reparaciones inevitables.

Ver slides anteriores

Ver slides anteriores

#### Limitar modos de funcionamiento

Detectar **entradas incorrectas** (valor, tiempo, etc.) mediante comprobaciones de aceptación. Indicar <u>previamente</u> qué entradas son <u>posibles</u> y <u>permitidas</u>

Capacitar personal adecuado



## Técnicas para evitar errores durante la validación

**Color:** Efectividad necesaria

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Pruebas funcionales	AR	AR	AR	AR
Ensayos funcionales en condiciones ambientales	AR	AR	AR	AR
Prueba de inmunidad a sobretensión de interferencias	AR	AR	AR	AR
Prueba de inserción de fallas (cuando se requiere una cobertura de diagnóstico ≥ 90%)	AR	AR	AR	AR
Gestión de proyectos	0	0	0	0
Documentación	0	0	0	0

Ver slides anteriores

Evaluar la fiabilidad de las funciones de seguridad ante diversas condiciones ambientales.

Operar con todas las señales con ruido estándar (acercarse al límite de sobretensión con cuidado).

Abrir o cortocircuitar líneas (alimentación, datos, buses, etc.). Fallas unitarias y luego múltiples.

Ver slides anteriores

Ver slides anteriores



#### Técnicas para evitar errores durante la validación

**Color:** Efectividad necesaria

O: Obligatorio AR: Altamente Recomendado

**R:** Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Análisis dinámico y análisis de fallas	-	R	R	R
Simulación	-	R	R	R
Análisis del peor de los casos	-	-	R	R
Análisis estático	R	R	NR	NR

Examinar todas las posibles <mark>fuentes de falla</mark> de un sistema determinando el <u>impacto en su comportamiento</u>.

Ver slides anteriores

Analizar posibles fallas sistemáticas que surgen de combinaciones desfavorables de las condiciones ambientales y las tolerancias de los componentes.

Analizar coherencia de datos, flujo de control, etc.

Insuficiente si no se combina con análisis dinámico



#### Técnicas para evitar errores durante la validación

Color: Efectividad necesaria

O: Obligatorio AR: Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Prueba funcional ampliada	-	AR	AR	AR
Prueba de caja negra	R	R	R	R
Prueba de inserción de fallas (cuando se requiere una cobertura de diagnóstico < 90%)	R	R	R	R
Prueba estadística	-	-	R	R
Pruebas en el peor de los casos	-	-	R	R
Experiencia de campo	R	R	R	NR

Comportamiento frente a condiciones raras o <u>fuera de lo especificado</u>

Ver slides anteriores

Ver slides anteriores

Ver slides anteriores

Someter al sistema a los valores marginales ambientales <u>más altos</u> permitidos.

Ver slides anteriores


# 5

IEC 61508-3

IEC 61508-3



## Ciclo de vida (Software)





## Técnicas para especificación de requerimientos (software)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Métodos semiformales	-	-	-	-
Métodos formales	-	-	-	-
Trazabilidad hacia adelante entre los requisitos de seguridad del sistema y los requisitos de seguridad de software	-	-	-	-
La trazabilidad hacia atrás entre los requisitos de seguridad y las necesidades de seguridad percibidas.	-	-	-	-
Herramientas de especificación asistidas	_	-	-	_

Ver slides anteriores

Ver slides anteriores

Verificar que un requisito se corresponde <u>adecuadamente</u> en etapas posteriores de ciclo de vida

Verificar que cada decisión de implementación esté <u>claramente</u> <u>justificada</u> por algún requisito. Si no, la implementación es <u>innecesariamente</u> más compleja.

Ver slides anteriores



## Técnicas para diseño de arquitectura (I)

Menti\_C\_2



**O:** Obligatorio **AR:** Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Detección de fallas	-	R	AR	AR
Error al detectar códigos	R	R	R	AR
Programación de aserción de fallas	R	R	R	AR
Diversas técnicas de monitorización (con independencia/separación entre el monitor y la función monitorizada en la misma computadora)	-	R	R	-/AR
Redundancia diversa (implementando la misma especificación de requisitos de seguridad de software)	-	-	-	R
Redundancia funcionalmente diversa (implementando diferentes especificaciones de requisitos de seguridad de software)	-	-	R	AR

Inhibir el efecto de <u>resultados incorrectos</u>. Basado en <u>redundancia</u> y <u>diversidad</u>. Aplicarse al nivel de subsistema <u>más</u> <u>pequeño</u> (más detallado).

Códigos de Hamming, códigos polinomiales

Ver slides anteriores

Computadora independiente con otra especificación que se ocupa de que el sistema principal no alcance estados inseguros o corregirlo si lo hace.

Clase 4

Clase 4



## Técnicas para diseño de arquitectura (II)



O: Obligatorio
AR: Altamente
Recomendado

**R:** Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4	
Recuperación hacia atrás	R	R	-	NR	
Diseño de software sin estado (o diseño de estado limitado)	-	-	R	AR	
Mecanismo de reintentar ante fallas	R	R	-	-	1
Degradación elegante	R	R	AR	AR	
Inteligencia artificial - corrección de fallas	-	NR	NR	NR	
Reconfiguración dinámica	-	NR	NR	NR	
Uso de software confiable/verificado (si está disponible)	R	AR	AR	AR	
Enfoque modular	AR	AR	AR	AR	

Si se detecta una falla, el sistema pasa a un estado interno anterior, cuya consistencia ya fue probada.

Minimizar la complejidad del comportamiento del software evitando o minimizando la cantidad de estados.

Ante fallas, re ejecutar el código, ejecutar un reinicio de rutinas o tareas. Común en <u>telecomunicaciones</u>.

Si no hay recursos para todas las funciones, las de <u>mayor prioridad</u> se llevan a cabo con preferencia a las inferiores.

Pronóstico y corrección de fallas, mantenimiento predictivo y acciones de supervisión respaldados por IA.

(Evitar modelos pre pensados)

Asignar al sistema una parte de los recursos, si colapsa, derivar el sistema a la otra parte.

Analizar si el software ha sido usado en sistemas críticos y <u>si cumple</u> <u>esta norma</u>.



# Técnicas para diseño de arquitectura (III)



O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4	
Trazabilidad hacia adelante entre los requisitos de seguridad del sistema y la arquitectura de software	R	R	AR	AR	
Trazabilidad hacia atrás entre los requisitos de seguridad del sistema y la arquitectura de software	R	R	AR	AR	
Métodos esquemáticos estructurados	AR	AR	AR	AR	
Métodos semiformales	R	R	AR	AR	
Métodos formales de diseño y refinamiento	-	R	R	AR	
Generación automática de software	R	R	R	R	
Herramientas de diseño y especificación asistidas por computadora	R	R	AR	AR	

Ver slides anteriores

Ver slides anteriores

Dividir el problema, documentar <u>todo</u>, atomizar funciones, listas de comprobación, <u>subsistemas simples</u>, etc.

Ver slides anteriores

Ver slides anteriores

Convertir en código un modelado en alto nivel. Elimina tareas manuales de codificación <u>propensas a errores</u>. Diseños más complejos a un nivel abstracto superior.



# Técnicas para diseño de arquitectura (IV)



O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Comportamiento cíclico, con tiempo de ciclo máximo garantizado	R	AR	AR	AR
Arquitectura activada por tiempo (TTA: Time-triggered architecture)	R	AR	AR	AR
Orientación a eventos (con tiempo de respuesta máximo garantizado)	R	AR	AR	-
Asignación de recursos estáticos	-	R	AR	AR
Sincronización estática de acceso a recursos compartidos	-	-	R	AR

Basado en una base de tiempo sincronizada globalmente. Transparente a tolerancia a fallos, muy recomendable para sistemas críticos.

Las actividades del sistema se desencadenan por eventos arbitrarios en momentos <u>impredecibles</u>.

Evitar uso de memoria dinámica

Evitar uso de memoria dinámica



## Técnicas para diseño e implementación (I)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Métodos estructurados	AR	AR	AR	AR
Métodos semiformales	R	AR	AR	AR
Métodos formales de diseño y refinamiento	-	R	R	AR
Herramientas de diseño asistidas por computadora	R	R	AR	AR
Programación defensiva	-	R	AR	AR

Ver slides anteriores

Ver slides anteriores

Ver slides anteriores

Ver slides anteriores

Verificar rango, tipo, dimensión, validez y plausibilidad (si son físicas) de variables, existencia de HW y accesibilidad, completitud del SW, etc.

Observación de las salidas.



## Técnicas para diseño e implementación (II)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Enfoque modular	AR	AR	AR	AR
Estándares de diseño y codificación	R	AR	AR	AR
Uso de software confiable/verificado (si está disponible)	AR	AR	AR	AR
Trazabilidad hacia adelante entre los requisitos de seguridad del sistema y el diseño del software	R	AR	AR	AR
Programación estructurada	R	R	AR	AR

Ver slides anteriores

Estas reglas están diseñadas para facilitar el desarrollo, la verificación, la evaluación y el mantenimiento.

Ver slides anteriores

Ver slides anteriores

Módulos pequeños y simples con <u>interacciones explícitas</u>. Flujo de control con <u>pocos caminos</u> y restricciones según las entradas. Evitar ramificaciones en base a cálculos complejos y <u>saltos incondicionales</u> (**goto**).



## Técnicas para testing e integración (detalles) (I)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4	
Ensayo probabilístico	-	R	R	R	
Análisis y ensayos dinámicos	R	AR	AR	AR	
Registro y análisis de datos	AR	AR	AR	AR	[
Ensayos de caja negra	AR	AR	AR	AR	
Ensayos de rendimiento	R	R	AR	AR	ı

Estimación estadística de la fiabilidad del software: probabilidad de falla bajo demanda (PFD), probabilidad de falla durante un cierto período de tiempo y probabilidad de contención de errores (CFP).

Someter un prototipo a datos de entrada previstos. Es satisfactorio si el comportamiento observado se ajusta al requerido. <u>Corregir</u> y volver a analizar en caso contrario.

Detallar: Pruebas realizadas en cada módulo, decisiones y justificaciones, problemas y sus soluciones.

Ver slides anteriores

Ensayos de carga, ensayos de estrés, ensayos de resistencia, ensayos de picos, ensayos de volúmen, ensayos de escalabilidad.



## Técnicas para testing e integración (detalles) (II)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Ensayos basados en modelos	R	R	AR	AR
Ensayos de interfaz	R	R	AR	AR
Herramientas de automatización y gestión de pruebas	R	AR	AR	AR
Trazabilidad hacia adelante entre los requisitos de seguridad del sistema y el módulo y las especificaciones de ensayos de integración	R	R	AR	AR
Verificación formal	-	-	R	R

Los ensayos se aplican sobre el modelo

Combinaciones de valores extremos y normales en las <u>variables</u> internas y de interfaz.

Ver slides anteriores

Ver slides anteriores

Requiere modelo abstracto del sistema y su comportamiento en un lenguaje con significado matemático preciso: CSS, CSP, HOL, Raise, Z, etc.



# Técnicas para integración de electrónica programable



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Ensayos de caja negra	AR	AR	AR	AR
Ensayos de rendimiento	R	R	AR	AR
Trazabilidad hacia adelante entre los requisitos de seguridad del sistema y los requisitos de diseño de SW para la integración de HW/SW y las especificaciones de prueba de integración de HW/SW	R	R	AR	AR

Ver slides anteriores

Ver slides anteriores



## Técnicas para validación de seguridad



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Ensayo probabilístico	-	R	R	AR
Simulación del proceso	R	R	AR	AR
Modelado	R	R	AR	AR
Ensayos de caja negra	AR	AR	AR	AR
Trazabilidad hacia adelante entre los requisitos de seguridad del sistema y el plan de validación de seguridad del software	R	R	AR	AR
Trazabilidad hacia atrás entre el plan de validación de seguridad del software y la especificación de requisitos de seguridad del software	R	R	AR	AR

Ver slides anteriores

Probar el sistema de software, junto con su interfaz con el mundo exterior, <u>sin permitirle</u> modificar el mundo real.

Ver slides siguientes

Ver slides anteriores

Ver slides anteriores



# Técnicas para modificación (I)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Análisis de impacto	AR	AR	AR	AR
Reverificación del módulo de software cambiado	AR	AR	AR	AR
Reverificación de los módulos de software afectados	R	AR	AR	AR
Revalidación completa del sistema	-	R	AR	AR
Validación de regresión	R	AR	AR	AR

Analizar efecto de un cambio/mejora en un subsistema en otros subsistemas y en el sistema total.

Requiere mucho esfuerzo y recursos. Usarlo de forma restringida.



# Técnicas para modificación (II)



O: Obligatorio AR: Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Gestión de configuración de software	AR	AR	AR	AR
Registro y análisis de datos	AR	AR	AR	AR
Trazabilidad hacia adelante entre la especificación de los requisitos de seguridad del software y el plan de modificación del software (incluida la reverificación y la revalidación)	R	R	AR	AR
Trazabilidad hacia atrás entre el plan de modificación del software (incluida la reverificación y la revalidación) y la especificación de los requisitos de seguridad del software	R	R	AR	AR

Documentar la producción de cada versión de cada entregable significativo y de cada relación entre las diferentes versiones de los diferentes entregables.

Ver slides anteriores

Ver slides anteriores



## Técnicas para verificación

**O:** Obligatorio **AR:** Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Verificación formal	-	R	R	AR
Animación de especificación y diseño.	R	R	R	R
Análisis estático	R	AR	AR	AR
Análisis y ensayos dinámicos	R	AR	AR	AR
Trazabilidad hacia adelante entre la especificación de diseño del software y el plan de verificación del software (incluida la verificación de datos)	R	R	AR	AR
Trazabilidad hacia atrás entre el plan de verificación del software (incluida la verificación de datos) y especificación de diseño del software	R	R	AR	AR
Análisis numérico sin conexión	R	R	AR	AR

#### Ver slides anteriores

Animar interfaz de usuario para que aquellos sin conocimientos técnicos puedan probar el sistema con el que trabajarán.

Buscar objetos que **no** mantengan su valor, código **no accesible, fugas** de memoria, etc.

Ver slides anteriores

Ver slides anteriores

Ver slides anteriores

Errores de truncamiento, redondeo.



## Técnicas para evaluación de seguridad funcional

Ô

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Listas de verificación	R	R	R	R
Tablas de decisión / verdad	R	R	R	R
Análisis de fallas	R	R	AR	AR
Análisis de fallas de causa común de software diverso (si se usa software diverso)	-	R	AR	AR
Diagrama de bloques de confiabilidad	R	R	R	R
Trazabilidad hacia adelante entre los requisitos de la evaluación de seguridad funcional y el plan para la evaluación de la seguridad funcional del software	R	R	AR	AR

Ver slides anteriores

Describiendo circuitos de compuertas lógicas.

Analizar modo de falla de cada componente, <u>causas</u> y <u>efectos</u> (locales y generales), formas de **detección** y **recomendaciones**. Documentar medidas correctivas tomadas.

Clase 4

Modelar, en forma de diagrama, el conjunto de eventos que deben tener lugar y las condiciones que deben cumplirse para el <u>funcionamiento</u> exitoso de un sistema o una tarea.



# Estándares de diseño y codificación (I)



O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Uso de estándar de codificación para reducir la probabilidad de errores	AR	AR	AR	AR
No usar objetos dinámicos	R	AR	AR	AR
No usar variables dinámicas	-	R	AR	AR
Comprobación de la instalación de variables dinámicas	-	R	AR	AR
Limitar el uso de interrupciones	R	R	AR	AR

Evitar variables globales y GoTo. Usar encabezados estándar para módulos, convención uniforme de nombres, nombres significativos, indentación, funciones cortas, retornos y manejo de errores.

**No** se puede predecir el uso de memoria con precisión mediante algún análisis estático (antes de la ejecución del programa), **tampoco** se puede garantizar la ejecución predecible del programa.

Idem anterior

Usar <u>solo</u> si simplifican el sistema. Anular en <u>zonas críticas</u> de tiempo calculado <u>acotado</u>. **Documentar** las interrupciones.



# Estándares de diseño y codificación (II)



O: Obligatorio
AR: Altamente
Recomendado
R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Limitar el uso de punteros	-	R	AR	AR
Limitar el uso de recursividad	-	R	AR	AR
Sin flujo de control no estructurado	R	AR	AR	AR
Sin conversión de tipo automática	R	AR	AR	AR

Verificar tipo y rango antes. La comunicación entre tareas **no** debe realizarse por referencia. El intercambio de datos **debe** realizarse a través del sistema operativo.

Si se utiliza la recursividad, debe haber un criterio claro que haga predecible la profundidad de la recursividad.



Menti\_D\_1



O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Ensayos de análisis de valor límite	R	AR	AR	AR
Ensayos de adivinación de errores	R	R	R	R
Ensayos de siembra de errores	-	R	R	R
Ensayos basados en modelos (Model-based Testing (MBT))	R	R	AR	AR
Modelado de desempeño	R	R	R	AR
Ensayos de clases de equivalencia y partición de entrada	R	R	R	AR
Ensayos de cobertura estructurales (puntos de entrada / declaraciones / sucursales / condiciones, MC / DC) 100%	AR/R/R/R	AR/AR/R/R	AR/AR/AR/R	AR

Valores máximos/mínimos, división por cero, caracteres ASCII nulos, pila o lista vacía, matriz/cola llena, entradas nulas, etc.

¿Y si presiono los botones muy rápido o muy seguido? ¿Qué pasa si los presiono simultáneamente?

Algunos tipos de errores conocidos se insertan (siembran) en el programa y se ejecuta en modo de prueba.

Tablas de verdad, FSM, cadenas de Markov, diagramas de estados, diagrama de flujo, autómatas finitos, redes de Petri, etc.

Determinar para cada función el rendimiento, uso de recursos por cada proceso (tiempo de procesamiento, ancho de banda, etc) en condiciones promedio y peor caso.

Probar el software usando un mínimo de datos de prueba, seleccionando las particiones del dominio de entrada necesarias.

Si no es posible cobertura del 100%, documentar las razones.



Ô

O: Obligatorio
AR: Altamente
Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Ensayos de diagramas de causa y consecuencia	-	-	R	R
Ensayos basados en modelos (Model-based Testing (MBT))	R	R	AR	AR
Prototipos / animación	-	R	R	R
Ensayos de clases de equivalencia y partición de entrada	R	AR	AR	AR
Simulación del proceso	R	R	R	R

La técnica se puede considerar como una combinación de árbol de fallas y análisis de árbol de eventos.

Ver slides anteriores

Acotar el sistema y armar un prototipo de alto nivel. No hay que considerar plataforma, lenguaje, capacidad, confiabilidad, disponibilidad. Lo evalúa el <u>cliente</u> y **pueden modificarse requisitos** a posteriori.

Ver slides anteriores



Ô

O: Obligatorio AR: Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Diagramas de causa y consecuencia	R	R	R	R
Análisis de árbol de eventos (Event tree analysis (ETA))	R	R	R	R
Análisis de árbol de fallas (Fault tree analysis (FTA))	R	R	R	R
Análisis de fallas funcionales de software	R	R	R	R

#### Ver slides anteriores

Diagramar la secuencia de eventos que pueden desarrollarse en un sistema para indicar qué consecuencias graves pueden ocurrir.

Método gráfico de símbolos estandarizados que representa la función lógica que vincula las fallas de componentes con la falla general del sistema





O: Obligatorio AR: Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Diagramas de flujo de datos	R	R	R	R
Máquinas de estados finitos (Finite state machines, FSM)	-	R	AR	AR
Métodos formales	-	R	R	AR
Redes de Petri temporales	-	R	AR	AR
Modelado de desempeño	R	AR	AR	AR
Diagramas estructural	R	R	R	R
Prototipos / animación	R	R	R	AR

Muestra como la **entrada** de datos se transforma en **salida**, con cada etapa del diagrama representa una transformación distinta.

Debe tener: integridad (una acción y un estado por entrada/estado), coherencia (una transición por estado/entrada), accesibilidad (posibilidad de recorrer todos los estados) y ausencia de bucles sin fin o estados sin salida.

#### Ver slides anteriores

Red de nodos (marcados o no) y transiciones para <u>flujo de control</u>. Las marcas "circulan" por la red en función de **transiciones** (temporales o enable/disable) y entradas. Eficiente para **Monte Carlo** en cálculo de probabilidad de falla.

Modelo de procesos e interacciones. Determina uso de recursos por proceso, distribución de la demanda y rendimiento medio en condiciones promedio y peor caso.

Complementa los **diagramas de flujo de datos**. Describen el sistema de programación y una jerarquía de partes como un árbol. Muestra relaciones entre los módulos sin el orden de activación.



Ô

O: Obligatorio AR: Altamente Recomendado

R: Recomendado

NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Ensayos de avalancha / estrés	R	R	AR	AR
Limitaciones a los tiempos de respuesta y memoria	AR	AR	AR	AR
Requisitos de desempeño	AR	AR	AR	AR

Si funciona por pooling o bajo demanda, inyectar <u>muchas</u> entradas <u>rápidamente</u>. Dispositivos influyentes a su <u>máxima/mínima</u> velocidad. Factores influyentes en sus <u>condiciones límites</u>.

Requiere estimaciones del uso de recursos y el tiempo de cada función. Por ejemplo, mediante la comparación con un sistema existente o prototipos.

Se realiza un análisis comparativo del sistema y de las especificaciones de requisitos.



NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Diagramas de bloques lógicos / funcionales	R	R	AR	AR
Diagramas secuenciales	R	R	AR	AR
Diagramas de flujo de datos	R	R	R	R
Máquinas de estados finitos (Finite state machines, FSM)	R	R	AR	AR
Redes de Petri temporales	R	R	AR	AR

Ver slides anteriores

Ver slides anteriores

Ver slides anteriores

Ver slides anteriores



**O:** Obligatorio **AR:** Altamente Recomendado

R: Recomendado
NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Modelos de datos entidad-relación-atributo	R	R	R	R
Diagramas de secuencia de mensajes	R	R	R	R
Tablas de decisión / verdad	R	R	AR	AR
Lenguaje de modelado unificado (Unified Modeling Language,UML)	R	R	R	R

Ayudar al usuario a escribir una buena especificación centrándose en las entidades dentro del sistema y las relaciones entre ellas.

Describe el comportamiento en términos de la comunicación que tiene lugar entre los actores del sistema (ser humano, elemento u objeto de software, etc).

#### Ver slides anteriores

Diagramas de clases, casos de uso, diagramas de actividad, diagramas de transición de estado (Statecharts), diagramas de secuencia del sistema.



NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Análisis de valor límite	R	R	AR	AR
Listas de verificación	R	R	R	R
Análisis de flujo de control	R	AR	AR	AR
Análisis de flujo de datos	R	AR	AR	AR
Adivinación de errores	R	R	R	R
Inspecciones formales (incluidos criterios específicos)	R	R	AR	AR

Ver slides anteriores



NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Walk-through (software)	R	R	R	R
Ejecución simbólica	-	-	R	R
Revisión de diseño	AR	AR	AR	AR
Análisis estático del comportamiento de error en tiempo de ejecución	R	R	R	AR
Análisis del tiempo de ejecución en el peor caso	R	R	R	R

Para revelar **discrepancias** entre la especificación y la implementación.

Para mostrar **coincidencias** entre el código fuente y la especificación.

Revelar defectos en el diseño del software.

Ver slides anteriores



NR: No Recomendado

Técnica	SIL 1	SIL 2	SIL 3	SIL 4
Límite de tamaño del módulo de software	AR	AR	AR	AR
Control de complejidad de software	R	R	AR	AR
Ocultación / encapsulación de información	R	AR	AR	AR
Límite de número de parámetros / número fijo de parámetros de subprograma	R	R	R	R
Un punto de entrada / un punto de salida en subrutinas y funciones	AR	AR	AR	AR
Interfaz completamente definida	AR	AR	AR	AR

Ver slides anteriores

Ver slides anteriores

Ver modularización

Ver slides anteriores

Ver slides anteriores





# ¡Muchas gracias!

¿Alguna pregunta?