


APPLICATION VHDL SUR BASYS 3

RAPPORT CNSPS



- **01.** Introduction (p.3)
- **02.** PWM (p.4)
- 03. Afficheur 7 Segments (p.10)
- **04.** Gestion du Port VGA (p.17)

INTRODUCTION

Dans le but de traduire le code VHDL (Very High-Speed Integrated Circuit Hardware Description Language) en une configuration matérielle qui peut être chargée sur un dispositif FPGA (Field-Programmable Gate Array), nous avons dans le cadre de ce travail pratique (TP) exploré l'implémentation matérielle en utilisant le logiciel Vivado et la carte Basys 3 de Digilent.


Ainsi, ces travaux pratiques ont pour objectif principal notre familiarisation avec le logiciel Vivado et plus particulièrement à l'implémentation de code VHDL dans une carte BASYS 3.

Dans ce rapport, nous allons décrire le processus d'implémentation des différents programmes que nous avons réalisés, allant de l'étude d'un Test Bench à la gestion d'un port VGA.

PWM

La PWM, ou "Pulse Width Modulation" est une technique couramment utilisée en électronique pour contrôler la quantité de puissance fournie à un dispositif, tel qu'une LED, en modulant la largeur des impulsions d'un signal électrique.


Le principe de base de la PWM consiste à générer un signal périodique, ici sous forme de signal carré, où il est possible de contrôler la période et la largeur d'impulsion à l'état haut.



OBJECTIF

Créer une PWM, de période 1 seconde, où la largeur d'impulsion à l'état haut est commandée à l'aide de plusieurs interrupteurs de notre Basys 3.

Pour cela, nous implémenterons un compteur, afin de créer notre horloge à partir de l'horloge interne de la BASYS 3 de 100 MHz. Puis un comparateur 8 bits pour commander la largeur d'impulsion.



RÉALISATION

```
36 :
     entity PWM is
37
         Port { clk_fpqa : in STD_LOGIC;
38
                reset : in STD_LOGIC;
                sw : in STD_LOGIC_VECTOR {7 downto 0};
39
                sortie : out STD_LOGIC);
40
     end PWM;
41
42
     architecture Behavioral of PWM is
43
44
45
     SIGNAL count_int : std_logic_vector(7 downto 0):="00000000";
     SIGNAL clk_250 : std_logic:='0';
46
     SIGNAL COUNT_200K : integer range 0 to 200000:=0;
47
     SIGNAL pwm_int : std_logic:='0';
48
49
50
     begin
51
52 :
     sortie <= pwm_int;
```

Nous créons d'abord la PWM qui possède en entrée la clock de la BASYS 3, un reset et un vecteur de 8 bits sw afin de contrôler la largeur d'impulsion.

Puis les signaux annexes de notre programme count_int qui est un compteur sur 8 bits, clk_250, notre clock de 250 Hz, count_200k le compteur permettant de créer notre clock et pwm_int notre sortie de pwm

```
58 	☐ Clock : process(clk_fpqa)
                                                    Lorsque le compteur
59 i
         begin
                                                    arrive à 200.000 alors
         if clk_fpga'event and clk_fpga = '1' then
60 🖯
                                                    notre clock change
             if COUNT_200K < 199999 then
61 🖯
                 COUNT_200K<=COUNT_200K+1;
62
                                                    d'état et le compteur
63
             else
                                                    est réinitialiser.
64
                  clk_250 <= not{clk_250};
                  COUNT 200K <= 0:
65 :
66 A
             end if:
                                      100 MHZ / 2 * 200.000= 250 Hz
         end if:
67 A
68 ← end process:
```

Ensuite vient le compteur count_int qui va venir s'incrémenter à chaque coup d'horloge de 250 Hz.

```
68
     Compteur : process(clk_250,reset)
69
         begin
70
              if reset = '1' then
71
                  count int <= "000000000";
72
              elsif clk 250'event and clk 250 = '1' then
                      count_int <= count_int+1;
73 5
74
              end if:
75 !
          end process:
```

L'objectif de ce compteur est de venir comparer sa valeur à celle de sw, notre entrée gérant la largeur de l'impulsion à l'état haut. Lorsque la valeur du compteur dépasse celle de sw, alors notre sortie passe à l'état haut pour le prochain coup de clock et count_int se réinitialise.

```
Comparateur : process(count_int)
83
84
          begin
              if count int<sw them
85
                  pwm_int<='0';
86
87
              else
88
                  pwm_int<='1';
              end if:
89
90
          end process:
```

On modifie maintenant, le fichier de contrainte de noter Basys 3 :

```
7 | set_property -dict { PACKAGE PIN W5
                                     IOSTANDARD LVCMOS33 } [get_ports clk fpga]
11 ## Switches
12 set property -dict { PACKAGE PIN V17
                                      IOSTANDARD LVCMOS33 } [get_ports {sw[0]}]
13 | set_property -dict { PACKAGE_PIN V16
                                     IOSTANDARD LVCMOS33 } [get_ports {sw[1]}]
14 | set_property -dict { PACKAGE PIN W16
                                      IOSTANDARD LVCMOS33 } [get_ports {sw[2]}]
15 set property -dict { PACKAGE PIN W17
                                      IOSTANDARD LVCMOS33 } [get ports {sw[3]}]
16 set_property -dict { PACKAGE_PIN W15
                                      IOSTANDARD LVCMOS33 } [get_ports {sw[4]}]
17 | set_property -dict { PACKAGE_PIN V15
                                      IOSTANDARD LVCMOS33 } [get_ports {sw[5]}]
18 | set_property -dict { PACKAGE_PIN W14
                                      IOSTANDARD LVCMOS33 } [get ports {sw[6]}]
19 set_property -dict { PACKAGE PIN W13
                                      IOSTANDARD LVCMOS33 } [get_ports {sw[7]}]
```



Nos interrupteurs sont fonctionnels et commandent la vitesse de clignotement de la led verte.

Ajout et Configuration de 2 nouvelles sorties à notre PWM :

```
36  entity PWM is


37  | Port ( clk_250_visu : out std_logic;

38  | sortie_visu : out std_logic;

54  | clk_250_visu <= clk_250;

55  | sortie_visu <= pwm_int;
```

Ces sorties vont nous être utile pour visualiser notre clock et sortie à l'aide d'un analyseur logique :




TEST BENCH


Création d'un Test Bench pour simuler notre programme. Dans notre fichier de Test Bench, nous implémentons le composant PWM et à l'aide de signaux créons la Port Map du PWM.

```
44
         Port ( clk_fpqa : in STD_LOGIC;
45
                reset : in STD_LOGIC:
46
                sw : in STD_LOGIC_VECTOR {7 downto 0};
                sortie : out STD LOGIC);
47
48 		end component;
49
     signal clk_fpga_int : STD_LOGIC;
50 :
     signal reset_int : STD_LOGIC;
51
52
     signal sw_int : STD_LOGIC_VECTOR (7 downto 0);
     signal sortie_int : STD_LOGIC;
53
54
55
     begin
56
57 □ UUT : PWM port map{
58
         clk_fpga => clk_fpga_int,
59
         reset => reset_int,
60
         sw => sw int.
         sortie => sortie_int);
61 A
```

Créations de situmulus pour simuler notre clock, reset et sw:

```
63 ⊝ stimulus_horloge_100MHZ : process
64
         begin
65
             clk_fpqa_int <= '0';
66
             wait for 5ns;
                                    81 □ stimulus_sw: process
67
             clk_fpga_int <= '1';
                                    82
                                            begin
68
             wait for 5ns;
                                                sw_int<= conv_std_logic_vector(0,8);</pre>
                                    83
84
                                                wait for 50us:
70
                                    85
                                                sw_int<= conv_std_logic_vector(50,8);</pre>
86
                                                wait for 50us;
                                    87
                                                sw_int<= conv_std_logic_vector(120,8);</pre>
72
         begin
                                    88
                                                wait for 50us:
73
             reset_int<='0';
                                                sw_int<= conv_std_logic_vector{200,8};</pre>
                                    89
74
             wait for 200us;
                                    90
                                                                               m
75
             reset_int<='1';
                                    91 	☐ end process;
76
             wait for 20us;
77
             reset_int<='0';
78
             wait:
```






Le Test Bench et l'analyseur logique sont 2 excellents outils pour pouvoir debug un programme et trouver la cause de l'erreur.

AFFICHEUR 7 SEGEMNTS

OBJECTIF


L'objectif ici est dans un premier temps d'afficher les chiffres 1234 sur l'afficheur 7 segments et dans un second, de faire défiler les lettres de POLYTECH sur l'afficheur.



RÉALISATION 1

Pour ce faire, voyons d'abord comment se contrôle notre afficheur: En plus des 8 bits de contrôle pour les segments et le point (seg), nous avons aussi 4 bit de contrôle des 4 caractères (an). En clair, nous avons qu'un seul octet de contrôle des segments (seg) qui agira sur l'un des caractères en fonction du byte de contrôle (an).

Remarque : 1 correspond à un segment éteint et 0 à un segment allumé.



Dès lors, pour pouvoir apercevoir les 4 caractères en même temps, il faut utiliser une fréquence adéquate, ici de 250Hz.

```
36 ⊖
     entity Seq7 is
         Port { clk_100mhz : in STD_LOGIC;
37
38
                 reset : in STD LOGIC:
                 seq : out STD_LOGIC_VECTOR (7 downto 0):="11111111";
39
                 an : out STD_LOGIC_VECTOR {3 downto 0}:="1111"};
40
41 🗀
     end Seg7;
42
     architecture Behavioral of Seq7 is
43 🖯
44
45
     signal compteur : integer:=0;
     signal clk_250 : std_logic;
46
     signal COUNT_400K : integer range 0 to 200000:=0;
47
```

Le process se présente comme suit :

```
63 □ process {clk_250,reset}
64 i
          begin
65 E
              if reset = '1' then
66 :
                  seq <= "111111111";
              elsif clk_250'event and clk_250 = '1' then
67 '
68 ⊡
                  if compteur = 0 then
                      an(0) <= '1';
69
                      an{3} <= '0';
70
71
                      seg <= "11111001";
72
                      compteur <= 1;
73
                  elsif compteur = 1 then
                      an(3) <= '1';
74
75
                      an(2) <= '0';
76
                      seq <= "10100100";
77
                      compteur <= 2;
                  elsif compteur = 2 then
78
                      an(2) <= '1';
79
                      an{1} <= '0';
80
                      seq <= "10110000";
81
82
                      compteur <= 3;
                  elsif compteur = 3 then
83
84
                      an(1) <= '1';
                      an(0) <= '0';
85
86
                      seq <= "10011001";
87
                      compteur <= 0;
88 🗇
                  end if:
89 🗀
              end if:
          end process;
90 🖨
91 ← end Behavioral;
```


Comme on ne peut pas accéder à tous les caractères d'un seul coup, et qu'un octet de contrôle des segments est à disposition, il faut parcourir chaque caractère.

Un compteur est utilisé pour y parvenir et lorsque l'on a accès au caractère voulu, on allume et éteint les segments du chiffre souhaité.

Une fois le fichier de contrainte modifié:

```
50 | set_property -dict { PACKAGE_PIN W7
                                           IOSTANDARD LVCMOS33 } [get_ports {seq[0]}]
51 :
    set_property -dict { PACKAGE_PIN W6
                                           IOSTANDARD LVCMOS33 } [get_ports {seq[1]}]
52 | set_property -dict { PACKAGE_PIN U8
                                           IOSTANDARD LVCMOS33 } [get_ports {seg[2]}]
53 set_property -dict { PACKAGE_PIN V8
                                           IOSTANDARD LVCMOS33 } [get_ports {seg[3]}]
54 | set property -dict { PACKAGE PIN U5
                                           IOSTANDARD LVCMOS33 } [get_ports {seq[4]}]
    set_property -dict { PACKAGE_PIN V5
                                           IOSTANDARD LVCMOS33 } [get_ports {seq[5]}]
55 🗓
56 | set_property -dict { PACKAGE_PIN U7
                                           IOSTANDARD LVCMOS33 } [get_ports {seq[6]}]
57
58 | set_property -dict { PACKAGE_PIN V7
                                           IOSTANDARD LVCMOS33 } [get_ports {seq[7]}]
59
60 | set_property -dict { PACKAGE_PIN U2
                                          IOSTANDARD LVCMOS33 } [get_ports {an[0]}]
    set_property -dict { PACKAGE_PIN U4
                                           IOSTANDARD LVCMOS33 } [get_ports {an[1]}]
61 :
62 set_property -dict { PACKAGE_PIN V4
                                          IOSTANDARD LVCMOS33 } [get_ports {an[2]}]
    set_property -dict { PACKAGE_PIN W4
                                           IOSTANDARD LVCMOS33 } [get_ports {an[3]}]
63 :
64
```

On obtient cela:



RÉALISATION 2

L'objectif ici étant de faire défiler les lettres POLYTECH sur l'afficheur, une fréquence de déplacement des lettres doit être mise en place, de la même manière que précédemment, une clock de fréquence 10Hz est créée.

Pour se simplifier la tâche, on crée un tableau des lettres POLYTECH :

```
type Tab is array {0 to 7} of STD_LOGIC_VECTOR(7 downto 0);
57 :
      signal polytech : Tab:
58
      begin
59
60
61
      polytech(0) <= "10001100"; --P
     polytech(1) <= "11000000"; --0
62
      polytech(2) <= "11000111"; --L
63
     polytech(3) <= "10010001"; --Y</pre>
64
     polytech(4) <= "11111000"; --T</pre>
65
66
      polytech(5) <= "10000110"; --E
      polytech(6) <= "11000110"; ---
67
      polytech(7) <= "10001001"; --H</pre>
68
```

Comme à chaque instant, une suite de 4 lettres est affichée à l'écran, on déclare 4 indices qui parcourront le tableau de lettres :

```
46 : signal indice0 : integer :=0;
47 : signal indice1 : integer :=1;
48 : signal indice2 : integer :=2;
49 : signal indice3 : integer :=3;
```

Ainsi, la logique reste la même que précédemment, on contrôle chaque caractère un par un et on affiche ce que l'on souhaite :

```
94 ☐ Affichage : process (clk_250,reset)
 95
           begin
 96 □
               if reset = '1' then
 97
                    seq <= "111111111";
               elsif clk_250'event and clk_250 = '1' then
 98
                    if compteur = 0 then
 99 🖯
100
                        an(0) <= '1';
                        an(3) <= '0';
101
                        seq <= polytech(indice0);</pre>
102
                        compteur <= 1;
103
                   elsif compteur = 1 then
104
                        an{3} <= '1';
105
                        an(2) <= '0';
106
                        seq <= polytech(indice1);</pre>
107
                        compteur <□ 2;
108
                   elsif compteur = 2 then
109
                        an(2) <= '1';
110
                        an(1) <= '0';
111
                        seq <= polytech(indice2);</pre>
112
                        compteur <= 3;
113
                    elsif compteur = 3 then
114
                        an(1) <= '1';
115
                        an(0) <= '0';
116
                        seq <= polytech(indice3);</pre>
117
                        compteur <= 0;
118
                    end if:
119 🖨
               end if:
120 🗇
121 🖨 end process:
```

Cependant, pour gérer le déplacement, un autre processus fonctionnera en parallèle pour modifier la valeur des indices, et déplacer les lettres. C'est alors ce processus qui utilisera la fréquence de déplacement :

```
123 🗇
       Deplacement : process (clk 10)
       begin
124 \ ;
           if clk 10'event and clk 10 = '1' then
if indice0 = 7 then indice0 <= 0:
126 \ \Theta
127
                else indice0 <= indice0 +1:
               end if:
128 \, (
               if indice1 = 7 then indice1 <= 0;
129 \, lue{eta}
               else indice1 <= indice1 +1:
130
               end if:
131 \cap
               if indice2 = 7 then indice2 <= 0;
132 🗇
               else indice2 <= indice2 +1;
133
134 \, \cap
               end if:
               if indice3 = 7 then indice3 <= 0;
135 🖯
               else indice3 <= indice3 +1;
136
               end if:
137 A
138 (-)
           end if:
139 	☐ end process:
       end Behavioral;
140 \cap
```



GESTION DU PORT VGA

OBJECTIF

Le but est d'obtenir une résolution de 1024x768, d'y afficher un carré en plein centre capable de changer de couleur et enfin de le faire rebondir sur les parois de l'écran.

Symbole	paramètre durée du bajayage	synchronisation verticale			synchronisation horizontale		
		duree(ms)	horloge(cycle)	nombre ligne		horioge(cycle)	
Tdisp Tpw Tfp Tbp	durée d'affichage largeur d'impulsion retour avant retour arrière	15.880	1083264 1032192 8064 4032 38976	806 768 6 3 29	20.677 15.754 2.092 0.369 2.462	1344 1024 136 24 160	1344 1024 136 24 160

La gestion des couleurs se fera en RGB via les ports vgaRed, vgaBlue et vgeGreen. La résolution est créée grâce au balayage de HS et VS qui respecteront une certaine forme d'onde (voir tableau).

```
34 ⊝ entity VGA_Controller is
     Port { vgaRed : out std logic vector(0 to 3):="0000";
35
36
            vgaGreen : out std_logic_vector(0 to 3):="0000";
            vqaBlue : out std_logic_vector(0 to 3):="0000";
37
            clk_fpqa : in std_logic;
38
39
4Й
            HS : out std_logic;
            VS : out std logic:
41
            BoutonR, BoutonG, BoutonB : in std_logic);
42
43 ← end VGA Controller:
```

Les signaux HS_sig et VS_sig sont présents pour nous permettre de faire des opérations (notamment des conditions) sur les valeurs de HS et VS impossible autrement (à cause de leur nature 'out').

maxH, minH, maxV et minV correspondent aux dimensions du carré.

sensH et sensV aux sens de déplacement du carré (horizontale ou vertical).

COUNT_60 pour obtenir un déplacement à 60pix/s.

```
signal clk 65mhz : std logic:
54
     signal VS_sig, HS_sig: std_logic;
55
     signal compteurH : integer range 0 to 1344:=0;
56
     signal compteurV : integer range 0 to 806:=0;
57
     signal maxH : integer := 612;
58
     signal minH : integer := 412;
59
     signal maxV : integer := 284;
60
     signal minV : integer := 484;
61
62
     signal sensH : integer := 1;
     signal sensV : integer := 1;
63
     signal COUNT_60 : integer := 0;
64
```

Le processus d'obtention de la résolution se déroule comme suit :

```
process(clk_65mhz)
 94 🗇
 95
       begin
           if clk 65mhz'event and clk 65mhz = '1' then
 96 ⊜
 97 🗇
                if compteurH < 1343 then
 98
                    compteurH <= compteurH +1;</pre>
 99
                else
100
                    compteurH <= 0;
                    if compteurV < 805 then
101 🗇
102
                         compteurV <= compteurH +1;</pre>
103
                    else
104
                         compteurV <= 0;
105 A
                         end if:
                end if:
106 🚖
                if compteurH > 1047 and compteurH < 1184 then
107 🗇
                    HS <= '0';
108
                    HS siq <= '0';
109
110
                else:
                    HS <= '1';
111
112
                    HS siq <= '1';
113 \left( \bigcirc \right)
                end if:
114 🗇
                if compteurV > 770 and compteurV < 777 them
                         VS <= '0':
115
116
                         VS sig <= '0';
117
                    else
                         VS <= '1';
118
119
                         VS_siq <= '1';
120 \, ()
                end if:
```

Les compteurs compteurH et compteurV correspondent à la longueur totale de la trame du signal de synchronisation. En fonction de la trame, on choisit les valeurs de chaque compteur pour lesquelles HS et VS sont nuls. Lorsque l'on atteint ces valeurs, on procède alors à l'affectation de '0' dans HS et VS. On obtient bien une résolution de 1024x768.

Pour obtenir un carré, on joue sur la couleur des pixels qui nous intéressent.

```
if compteurH > minH and compteurH < maxH and compteurV > minV and compteurV < maxV then
   if (BoutonB = '1') then vgaBlue <= "1111"; else vgaBlue <= "0000"; end if;
   if (BoutonG = '1') then vgaRed <= "1111"; else vgaRed <= "0000"; end if;
   if (BoutonR = '1') then vgaRed <= "1111"; else vgaRed <= "0000"; end if;
elsif HS_sig ='1' and VS_sig = '1' then
    vgaRed <= "0111";
   vgaGreen <= "0011";
   vgaBlue <= "0011";
else
   vgaRed <= "00000";
   vgaGreen <= "00000";
   vgaBlue <= "00000";</pre>
```

C'est ici que l'on utilise HS_sig et VS_sig, sans qui, on ne pourrait pas effectuer ces conditions.

Lorsqu'un des boutons est activé la couleur change mais seulement aux limites du carré établis précédemment.


Sinon on choisit une couleur qui correspondra au fond de l'écran (ici en blanc bleuté).


Dans tous les autres cas, vgaRed/Blue/Green doivent être nuls.


Une fois le fichier de contrainte modifié :

```
115 ##VGA Connector
116 | set_property -dict { PACKAGE_PIN G19
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaRed[0]}]
     set_property -dict { PACKAGE_PIN H19
                                            IOSTANDARD LVCMOS33 } [get_ports {vqaRed[1]}]
117
118 ;
    set_property -dict { PACKAGE_PIN J19
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaRed[2]}]
    set_property -dict { PACKAGE_PIN N19
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaRed[3]}]
119
120 | set_property -dict { PACKAGE_PIN N18
                                            IOSTANDARD LVCMOS33 } [get_ports {vqaBlue[0]}]
     set_property -dict { PACKAGE_PIN L18
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaBlue[1]}]
121
    set_property -dict { PACKAGE_PIN K18
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaBlue[2]}]
122
123
    set_property -dict { PACKAGE_PIN J18
                                            IOSTANDARD LVCMOS33 } [get_ports {vqaBlue[3]}]
     set_property -dict { PACKAGE_PIN J17
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaGreen[0]}]
124
125 | set_property -dict { PACKAGE_PIN H17
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaGreen[1]}]
     set_property -dict { PACKAGE_PIN G17
126
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaGreen[2]}]
     set_property -dict { PACKAGE_PIN D17
                                            IOSTANDARD LVCMOS33 } [get_ports {vgaGreen[3]}]
127
     set_property -dict { PACKAGE_PIN P19
                                            IOSTANDARD LVCMOS33 } [get_ports HS]
128
     set_property -dict { PACKAGE_PIN R19
                                            IOSTANDARD LVCMOS33 } [get_ports VS]
129
```

On obtient alors:







On voit bien que le carré change de couleur, lorsque l'on actionne les switchs


Afin d'obtenir un déplacement pas trop rapide, on utilisera le COUNT_60 qui correspond à un déplacement à 60Hz :


```
process(clk_65mhz)
     begin
74
75
          if clk_65mhz'event and clk_65mhz = '1' then
76 🗇
              if COUNT 60 < 833332 them
77 🖯
78
                  COUNT 60 <= COUNT 60 + 1;
79
              else
                  if maxH = 767 then sensH <= 1:
80 🗇
                  elsif minH = 0 then sensH <= -1;
81
82
                  elsif maxV = 1023 then sensH <= -1;
                  elsif minV = 0 then sensH <= 1;
83
84 🖳
                  end if:
85
                  maxH <= maxH + sensH;</pre>
86
                  minH <= minH + sensH;
87
                  maxV <= maxV + sensV;</pre>
                  minV <= minV + sensV;
88
89
                  COUNT 60 <= 0;
90 🖨
              end if:
          end if:
91 🖳
     end process:
```

A chaque coup de compteur, on test si l'une des frontières du carré a atteint un bord de l'écran, auquel cas le sens de déplacement correspondant change et permet au carré de se déplacer dans le sens opposé.

Ensuite, on déplace le carré en ajoutant les valeurs des sensH et sensV aux frontières correspondantes.

Voici quelques images du carré pendant son déplacement :





Ça rebondit!

Merci de votre attention!