### S9-Memoria-del-Sistema

Lenin G. Falconí, Richard Dawkins, Richard Tipantiza

### Outline

**Indicaciones** 

Memoria Cache (E2, 11, 162)

Algoritmo de Sustitución

Política de escritura

Tamaño de Linea

Referencias

### Indicaciones I

## Diseño de las Diapositivas

- Para diseñar sus diapositivas puede consultar cualquiera de las presentaciones .ORG desarrolladas por el profesor así como al archivo tutorialBeamer.org en el repositorio de GitHub de la clase.
- Recuerde que los archivos .ORG son archivos de texto así que los puede copiar y sustituir por su texto propio.

### Sobre este Documento

- Este documento tiene la propuesta de temas a tratar y desarrollar por los estudiantes.
- Se ha de utilizar como base la bibliografía recomendada, pero puede consultar bibliografía adicional.

# Principios Básicos de las Memorias Caché (E2,11,163)(E2,7,133)

#### ¿Para que sirve?


El objetivo principal de la memoria caché es mejorar la velocidad de acceso a los datos almacenados, combinando el acceso rápido a datos de una memoria más cara y de alta velocidad (memoria caché) con el almacenamiento más lento pero de mayor capacidad de la memoria principal.

#### **Funcionamiento**

► La CPU transfiere palabras o bloques entre la caché y la memoria principal. La caché actúa como intermediaria rápida entre la CPU y la memoria principal, almacenando temporalmente datos que la CPU necesita frecuentemente.

# Principios Básicos de las Memorias Caché (E2,11,163)(E2,7,133)

► En el modelo simple de caché (como muestra la Figura 5.1a), la CPU realiza transferencias rápidas a la caché y transferencias más lentas a la memoria principal.



# Principios Básicos de las Memorias Caché (E2,11,163)(E2,7,133)

Niveles de Caché: Se organizan en varios niveles (L1, L2, L3). A medida que se avanza en los niveles, la velocidad disminuye, pero la capacidad aumenta.

- Caché de Nivel 1 (L1): La más rápida y de menor capacidad.
- Caché de Nivel 2 (L2): Un poco más lenta, pero con mayor capacidad.
- Caché de Nivel 3 (L3): Menos rápida que L1 y L2, pero aún más rápida que la memoria principal.

Elementos de Diseño de la memoria Caché

#### Introducción a la Caché

- ► "La memoria caché mejora la velocidad de acceso al reducir la distancia entre el procesador y la memoria principal."
- ▶ "Los fallos de caché generan tráfico en el bus del sistema."



# Función de Correspondencia (E2,11,170)(E2,7,137)

▶ Se recomienda la tabla 5.3 página 170 de la 10ma edición

# Algoritmo de Sustitución (E2,7,148) I

Una vez llena la caché, se debe reemplazar un bloque existente para introducir uno nuevo. En correspondencia directa, no hay elección, ya que cada bloque tiene una línea específica. En técnicas asociativas, se requieren algoritmos de sustitución implementados en hardware para alta velocidad.(Stallings, 2006)

- 1. LRU (Least Recently Used)
- 2. FIFO (First-In-First-Out
- 3. LFU (Least Frequently Used
- 4. Aleatoria

### Política de escritura I

- Casos de reemplazo en caché
  - 1. Casos de reemplazo en caché
  - 2. Casos de reemplazo en caché
- Problemas al reemplazar bloques
  - 1. Acceso múltiple a la memoria principal
  - 2. Sistemas multiprocesado
- Sistemas multiprocesado
  - 1. Escritura inmediata
  - 2. Postescritura
- Estadísticas de escritura
- ► Vigilancia del bus con escritura inmediata
- Transparencia hardware
- Memoria excluida de caché

### Tamaño de Línea I

- ► Tamaño de línea de caché:
- Efectos al aumentar el tamaño del bloque:
  - 1. Reducción de bloques en caché
  - 2. Mayor distancia de las palabras adicionales:
- Relación compleja entre tamaño y tasa de aciertos

# Número de Cachés (E2, 7, 150)

# Bibliografía I



Stallings, W. (2006). *Organización y arquitectura de computadores*. Pearson Educación.

https://books.google.com.ec/books?id=C3HTAAAACAAJ



Stallings, W. (2022). Computer Organization and arquitecture.

Pearson Global Editions.