

Střední průmyslová škola strojní a elektrotechnická a Vyšší odborná škola, Liberec 1, Masarykova 3

TUXMAN - FPGA

Maturitní/Ročníková práce

Obor Vedoucí práce

Autor

Konzultant práce

Školní rok

Martin Přívozník

Ing. Vladimír Prokeš

Informační technologie

Ing. Petr Socha

2019/2020

Anotace (Resumé)

Tématem práce je návrh arkádové hry na RTL úrovni a její implementace na programovatelném hradlovém poli, tj. FPGA. Uživatelský vstup je zajištěn pomocí PS/2 klávesnice a výstup prostřednictvím VGA. K implementaci je použit jazyk VHDL.

Klíčová slova

RTL, programovatelné hradlové pole, FPGA, PS/2, VGA, VHDL

Summary

The topic of this thesis is designing an arcade game on an RTL level and its implementation on a programmable gate array, i.e. FPGA. User input is provided by PS/2 keyboard and output is shown using VGA. Language called VHDL is used for implementation.

Keywords

RTL, programmable gate array, FPGA, PS/2, VGA, VHDL

Čestné prohlášení Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace. V Liberci dne 16. ledna 2020 Martin Přívozník	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
Prohlašuji, že jsem předkládanou maturitní/ročníkovou práci vypracoval sár uvedl jsem veškerou použitou literaturu a bibliografické citace.	
uvedl jsem veškerou použitou literaturu a bibliografické citace.	
V Liberci dne 16. ledna 2020 Martin Přívozník	al sám a

Obsah

	Úvo	d	1
1	Ana	${f al\acute{y}za}$	2
	1.1	T	2
		1.1.1 Kombinační obvody	2
		1.1.2 Sekvenční obvody	6
		1.1.3 Synchronní a asynchronní návrh	6
		1.1.4 Jazyk VHDL	6
	1.2	Programovatelná hradlová pole FPGA	6
		1.2.1 Dostupné prostředky	6
		1.2.2 Logická syntéza	6
		1.2.3 Vývojová deska Digilent Basys 2	6
		1.2.4 Prostředí Xilinx ISE	6
	1.3	Rozhraní	6
		1.3.1 7-segmentový displej	6
		1.3.2 $PS/2 \dots \dots \dots \dots \dots \dots \dots \dots \dots$	6
		1.3.3 VGA	6
	1.4	Hra Pacman	6
		1.4.1 Princip	6
		1.4.2 Ovládání	6
2	Náv	vrh hry	7
	2.1	Specifikace hry	7
		2.1.1 Cíl a chování hry	7
		2.1.2 Herní mapa	7
		2.1.3 Postavy a jejich chování	7
	2.2	Herní textury	7
		2.2.1 RGB	7
		2.2.2 Textury jako matice barev	7
3	Imr	olementace	8
-	3.1	Modul pro čtení z PS/2 klávesnice	8
		3.1.1 Zpracování vstupu	8
		3.1.2 Generování výstupu	8
	3.2	Modul pro výstup na VGA monitor	8

		¥
	3.2.1	Časování VGA
	3.2.2	Propsání textur na monitor 9
3.3	Herní	logika
	3.3.1	Herní mapa
	3.3.2	Ovládání postav
	3.3.3	Cíle hry
4 00		10
4 Te	stování	10
Záv	věr	

$\mathbf{\acute{U}vod}$

Analýza

Tato kapitola obsahuje stručný souhrn znalostí a informací potřebných pro následný návrh a implementaci. V sekci 1.1 je vysvětlen číslicový obvod a postup jeho návrhut. V sekci 1.2 stručně vysvětluji programovatelné hradlové pole a dále vybranou vývojovou desku. Sekce 1.3 se zabývá použitými komunikačními rozhraními, které zajišťují uživatelský vstup a výstup. Na závěr kapitoli, v sekci 1.4 vysvětluji princip a funkčnost hry, jíž je vzorem pro můj návrh.

1.1 Číslicový návrh

V této sekci se věnují tomu, co je číslicový obvod a jak jej navrhnout jak ve schématu, tak v jazyce popisujícím hardware. V podsekci 1.1.1 rozeberu logické funkce, prostředky jejich popisu a realizace pomocí logických hradel. Podsekce 1.1.2 je zaměřená na návrh sekvenčních obvodů a synchronních sekvenčních automatů (FSM), na což naváže podsekce 1.1.3, ve které vysvěluji princip hodinových domén a plně sekvenčního návrhu. V podsekci 1.1.4 stručně ukážu, jak převést schéma číslicového obvodu do kódu v jazyce popisujícím hardware (Hardware Description Language, HDL), v mém případě do jazyka Very High Speed Integrated Circuit Hardware Description Language (VHDL)

1.1.1 Kombinační obvody

Booleovská funkce

Booleovská funkce je funkce N vstupů a M výstupů nad množinou $\{0,1\}$. V případě, kdy má funkce více jak jeden výstup, lze ji rozdělit na M funkcí s jedním výstupem. Uvážíme-li Booleovu algebru, platí pro operace sčítání a násobení pravidla uvedená v tabulce 1.1. Operace se dvěma vstupními hodnotami nazýváme binární operace. Některé binární operace, přestože často používají stejná značení + a * jako v algebře reálných čísel, mají v Booleově algebře stejnou prioritu a jiný význam (žádná operace nemá přednost) [2]. Pro logický součet a logický součin platí základní pravidla v tabulce 1.2. Příkladem repre-

Tabulka 1.1: Axiomy a vztahy Booleovy algebry.[1]

$$\begin{array}{ll} \text{de Morgan} & \overline{(a+b)} = \overline{a}*\overline{b} & \overline{(a*b)} = \overline{a}+\overline{b} \\ \text{idempotence} & a+a=a & a*a=a \end{array}$$

Tabulka 1.2: Základní pravidla Booleovy algebry.[2]

zentace Booleovské funkce je pravdivostní tabulka 1.3, kde in_1 a in_2 jsou vstupní hodnoty a out je výstupní. Pravdivostní tabulka obsahuje vždy N^2 řádků, aby reprezentovala výstupní hodnotu pro všechny možné kombinace vstupních hodnot. Další možností je Booleovská formule .[2]. K vyjádření formule a k popisu booleovské funkce používáme nejčastěji základní funkce uvedené v tabulce 1.4

Číslicový obvod


Číslicový obvod je takový obvod, který realizuje Booleovskou funkci. Jeho reprezentací je schéma číslicového obvodu, kde každá z funkcí je reprezentována tzv. schématickou značkou. Schématické značky mohou být různé, dokud z nich jasně vyplívá, jakou Booleovskou funkci zastupují. Nejčastěji používané normy schématických značek jsou evropská a americká. Příklady schématických značek pro nejpoužívanější logické funkce jsou uvedené v tabulce 1.5. Pro usnadnění práce můžeme využívat logických bloků, které mají danou funkci. Opět platí, že ze značení logických bloků ve schématu musí plně vyplívat, jakou funkci reprezentují. Logický blok, který má definovanou funkci může být použit schématu. Při návrhu číslicových obvodů využíváme hierarchie, kde jsou pro každý logický blok popsány vstupy i výstupy a v případě, kdy se nejedná o známé definované logické bloky, tak je popsána i funkce (formule, pravdivostní tabulka, nebo schéma bloku).

in_1	in_2	out
0	0	f(0, 0)
0	1	f(0,1)
1	0	f(1,0)
1	1	f(1,1)

Tabulka 1.3: Pravdivostní tabulka.

Název	Pravdivostní tabulka	Formule
AND (logický součin)	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$out = in_1 * in_2$
NAND (negovaný logický součin)	$\begin{array}{c ccccc} & 1 & 1 & 1 \\ \hline & in_1 & in_2 & out \\ \hline & 0 & 0 & 1 \\ \hline & 0 & 1 & 1 \\ \hline & 1 & 0 & 1 \\ \hline & 1 & 1 & 0 \\ \hline \end{array}$	$out = \overline{in_1 * in_2}$
OR (logický součet)	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$out = in_1 + in_2$
NOR (negovaný logický součet)	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$out = \overline{in_1 + in_2}$
NOT (logická negace)	$egin{array}{ c c c c c c c c c c c c c c c c c c c$	$out = \overline{in_1}$
BUFFER (opakovač)	$egin{array}{c c} in_1 & out \\ \hline 0 & 0 \\ \hline 1 & 1 \\ \hline \end{array}$	$out = in_1$
XOR (nonekvivalence)	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$out = in_1 \oplus in_2$
XNOR (ekvivalence)	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	$out = \overline{in_1 \oplus in_2}$

Tabulka 1.4: Tabulka nejpoužívanějších základních logických funkcí.



Tabulka 1.5: Schématické značky některých nejpouživanějších základních logických funkcí (americká norma ANSI)

- 1.1.2 Sekvenční obvody
- 1.1.3 Synchronní a asynchronní návrh
- 1.1.4 Jazyk VHDL

1.2 Programovatelná hradlová pole FPGA

Tato sekce se zabývá tím, co jsou programovatelná hradlová pole (Field of programmable gate array, FPGA) a jak probíhá práce s těmito hradlovými poli na vývojové desce. V podsekci 1.2.1 popisuji části FPGA, které jsou použity pro implementaci číslicového obvodu. Podsekce 1.2.2 stručně vysvětluje kroky nezbytné pro implementaci samotného číslicového obvodu na základě jeho popisu VHDL kódem. V podsekcích 1.2.3 a 1.2.4 je stručně popsána použitá vývojová deska a vývojové prostředí, které se váže k FPGA, které deska obsahuje.

- 1.2.1 Dostupné prostředky
- 1.2.2 Logická syntéza
- 1.2.3 Vývojová deska Digilent Basys 2
- 1.2.4 Prostředí Xilinx ISE

1.3 Rozhraní

Tato sekce popisuje komunikační rozhraní použitá v návrhu a implementaci, která zajišťují uživatelský vstup a výstup. V podsekci 1.3.1 vysvětluji rozhraní 7-segmentového displeje. Sekce 1.3.2 a 1.3.3 popisují protokoly PS/2 a VGA.

- 1.3.1 7-segmentový displej
- 1.3.2 PS/2
- 1.3.3 VGA

1.4 Hra Pacman

Tato sekce vysvětluje hru, již má můj návrh klonovat. Podsekce 1.4.1 popisuje cíl a pravidla hry. V podsekci 1.4.2 vysvětluji ovládání hry.

- 1.4.1 Princip
- 1.4.2 Ovládání

Návrh hry

V této kapitole se zabývám návrhem herní logiky, na základě které je navržen číslicový obvod pro finální implementaci. Sekce 2.1 rozebírá konkrétní prvky hry a návrhy pro jejich řešení. V sekci 2.2 vysvětluji, jak jsou navržené textury, které se zobrazují na výstup.

2.1 Specifikace hry

V této sekci rozebírám konkrétní prvky hry a vysvětluji návrhy pro jejich řešení. V podsekci 2.1.1 popisuji, jak má hra fungovat jako celek a jak dosáhnout cíle hry. Podsekce 2.1.2 vysvětluje návrh herního pole, na kterém se hra odehrává a sekce 2.1.3 poté popisuje, jak se chovají jednotlivé postavy na navrženém herním poli.

- 2.1.1 Cíl a chování hry
- 2.1.2 Herní mapa
- 2.1.3 Postavy a jejich chování

2.2 Herní textury

Tato sekce popisuje návrh textur, které se zobrazují na výstup. V podsekci 2.2.1 vysvětluji způsob použití barev pro výstup. Sekce 2.2.2 se zabývá tím, v jaké podobě jsou textury, které se mají propisovat.

- 2.2.1 RGB
- 2.2.2 Textury jako matice barev

Implementace

Tato kapitola se zabývá návrhem číslicových obvodů pro jednotlivé logicky oddělené bloky na základě herní logiky a jejich implementací. Sekce 3.1 a 3.2 popisují číslicové obvody navržené pro čtení vstupních dat z klávesnice a generování výstupu na monitor. Sekce 3.3 poté vysvětluje vnitřní zapojení jednotlivých bloků zajišťujících logickou funkčnost hry. V sekci ?? je poté popsáno kompletní zapojení všech částí do funkčního celku.

3.1 Modul pro čtení z PS/2 klávesnice

V této sekci vysvětluji číslicový obvod, který jako celek zpracovává vstupní signál z klávesnice a generuje daný výstup. Podsekce 3.1.1 rozebírá číslicový obvod pro zpracování vstupního signálu a podsekce 3.1.2 řeší číslicový obvod pro generování výstupního signálu.

3.1.1 Zpracování vstupu

3.1.2 Generování výstupu

3.2 Modul pro výstup na VGA monitor

Tato sekce popisuje číslicový obvod, který zařizuje funkčnost monitoru a možnost propsání výstupu na něj. V podsekci 3.2.1 popisuji obvod, který zajišťuje funkčnost a v podsekci 3.2.2 vysvětluji, jak propisuji textury na monitor.

3.2.1 Časování VGA

3.2.2 Propsání textur na monitor

3.3 Herní logika

V této sekci popisuji číslicový obvod, který zajišťuje vnitřní funkcionalitu samotné hry. V podsekci 3.3.1 je vysvětlený obvod, který řeší herní plochu, na které se postavy pohybují. Podsekce 3.3.2 popisuje obvod ovládající postavy ve hře a v podsekci 3.3.3 je vysvětlen obvod, který řeší splnění cílů hry.

- 3.3.1 Herní mapa
- 3.3.2 Ovládání postav
- 3.3.3 Cíle hry

Testování

Závěr

Literatura

- [1] G. Boole, An investigation of the laws of thought: on which are founded the mathematical theories of logic and probabilities. Dover Publications, 1854.
- [2] doc. Ing. Hana Kubátová CSc., Struktura~a~architektura~počítačů~s~řešenými~příklady,~2nd ed. Thákurova 1, 160 41, Praha 6: České vysoké učení technické v Praze, 2018.