STŘEDOŠKOLSKÁ ODBORNÁ ČINNOST

Obor č. 10: Elektrotechnika, elektronika a telekomunikace

Tux-Man pro FPGA

Martin přívozník Liberecký kraj

Liberec 13.03.2020

STŘEDOŠKOLSKÁ ODBORNÁ ČINNOST

Obor č. 10: Elektrotechnika, elektronika a telekomunikace

Tux-Man pro FPGA

Tux-Man for FPGA

Autoři: Martin Přívozník

Škola: Střední průmyslová škola strojní a elektrotechnická a Vyšší odborná škola, Liberec 1, Masarykova 3, příspěvková organizace

Kraj: Liberecký

Konzultant: Ing. Vladimír Prokeš, Ing. Petr Socha

Liberec 13.03.2020

Prohlášení

Prohlašuji, že jsem svou práci SOČ vypracoval/a samostatně a použil/a jsem pouze prameny a literaturu uvedené v seznamu bibliografických záznamů.

Prohlašuji, že tištěná verze a elektronická verze soutěžní práce SOČ jsou shodné.

Nemám závažný důvod proti zpřístupňování této práce v souladu se zákonem č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon) ve znění pozdějších předpisů.

V Liberci dne 13.03.2020		
	Martin Přívozník	

Poděkování

Děkuji mému učiteli Ing. Vladimíru Prokešovi za vedení mé práce a věcné připomínky, které mě vedly správným směrem. V neposlední řadě děkuji svému garantovi praktické části Ing. Petrovi Sochovi, který při práci se mnou prokázal nevídanou trpělivost a při průvodu praktickou částí maturitní práce byl schopný zachovat klid i ve chvíle, kdy jsem si myslel, že to není možné. Z jeho přednášek jsem si hodně odnesl.

Dále děkuji panu učiteli Miroslavu Machovi, jehož hodiny číslicové techniky v druhém ročníku mi základ potřebný k začátku práce.

Anotace

Tématem práce je návrh arkádové hry na RTL úrovni a její implementace na programovatelném hradlovém poli, tj. FPGA. Uživatelský vstup bude zajištěn pomocí PS/2 klávesnice a výstup prostřednictvím VGA. K implementaci je využit jazyk VHDL.

Klíčová slova

RTL, programovatelné hradlové pole, FPGA, PS/2, VGA, VHDL

Annotation

The topic of this thesis is designing an arcade game on an RTL level and its implementation on a programmable gate array, i.e. FPGA. User input is provided by PS/2 keyboard and output is shown using VGA. Language called VHDL is used for implementation.

Keywords

RTL, programmable gate array, FPGA, PS/2, VGA, VHDL