***2018***



**计算机组成原理 课程设计报告**

|  |  |
| --- | --- |
| 题 目： | 5段流水CPU设计 |
| 专 业： | 计算机科学与技术 |
| 班 级： | ACM1501 |
| 学 号： | U201514545 |
| 姓 名： | 胡学仕 |
| 电 话： | 13006369675 |
| 邮 件： | [hubachelar@gmail.com](mailto:13456@qq.com) |
| 完成日期： | 2012-04-08 周日下午 |

目 录

[1 课程设计概述 3](#_Toc1180117178)

[1.1 课设目的 3](#_Toc207486119)

[1.2 设计任务 3](#_Toc477682487)

[1.3 设计要求 3](#_Toc915059587)

[1.4 技术指标 4](#_Toc1296571057)

[2 总体方案设计 6](#_Toc1650089937)

[2.1 理想流水CPU设计 6](#_Toc689525087)

[2.2 中断机制设计 6](#_Toc1581997904)

[2.3 流水CPU设计 7](#_Toc394612429)

[2.4 气泡式流水线设计 7](#_Toc618202587)

[2.5 数据转发流水线设计 8](#_Toc1096259)

[2.6 动态分支预测机制 8](#_Toc266097494)

[3 详细设计与实现 9](#_Toc911689202)

[3.1 理想流水CPU 实现 9](#_Toc1194010755)

[3.2 中断机制实现 15](#_Toc1202338048)

[3.3 流水CPU实现 17](#_Toc574633614)

[3.4 数据转发流水线实现 19](#_Toc1836916220)

[3.5 动态分支预测机制实现 22](#_Toc1843011456)

[4 实验过程与调试 33](#_Toc70193744)

[4.1 测试用例和功能测试 33](#_Toc228585086)

[4.2 测试技巧总结 36](#_Toc1019637138)

[4.3 主要故障与调试 36](#_Toc694547526)

[4.4 实验进度 43](#_Toc1331235220)

[5 设计总结与心得 45](#_Toc1757758198)

[5.1 课设总结 45](#_Toc1315756717)

[5.2 课设心得 45](#_Toc834423829)

[参考文献 47](#_Toc1205478813)

# 课程设计概述

## 课设目的

计算机组成原理是计算机专业的核心基础课。该课程力图以“培养学生现代计算机系统设计能力”为目标，贯彻“强调软/硬件关联与协同、以CPU设计为核心/层次化系统设计的组织思路，有效地增强对学生的计算机系统设计与实现能力的培养”。课程设计是完成该课程并进行了多个单元实验后，综合利用所学的理论知识，并结合在单元实验中所积累的计算机部件设计和调试方法，设计出一台具有一定规模的指令系统的简单计算机系统。所设计的系统能在LOGISIM仿真平台和FPGA实验平台上正确运行，通过检查程序结果的正确性来判断所设计计算机系统正确性。

课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行中央处理器底层电路的实现、故障分析与定位、系统调试等环节的综合锻炼，进一步提高学生分析和解决问题的能力。

## 设计任务

本课程设计的总体目标是利用FPGA以及相关外围器件，设计五段流水CPU，要求所设计的流水CPU系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能，对主要的数据流和控制流通过LED、数码管等适时的进行显示，方便监控和调试。尽可能利用EDA软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。在学有余力的前提下，可进一步扩展相关功能。

## 设计要求

1. 根据课程设计指导书的要求，制定出设计方案；
2. 分析指令系统格式，指令系统功能。
3. 根据指令系统构建基本功能部件，主要数据通路。
4. 根据功能部件及数据通路连接，分析所需要的控制信号以及这些控制信号的有效形式；
5. 设计出实现指令功能的硬布线控制器；
6. 调试、数据分析、验收检查；
7. 课程设计报告和总结。

## 技术指标

1. 支持表 1.1前27条基本32位MIPS指令；
2. 支持教师指定的4条扩展指令；
3. 支持多级嵌套中断，利用中断触发扩展指令集测试程序；
4. 支持5段流水机制，可处理数据冒险，结构冒险，分支冒险；
5. 能运行由自己所设计的指令系统构成的一段测试程序，测试程序应能涵盖所有指令，程序执行功能正确。
6. 能运行教师提供的标准测试程序，并自动统计执行周期数
7. 能自动统计各类分支指令数目，如不同种类指令的条数、冒险冲突次数、插入气泡数目、load-use冲突次数、动态分支预测流水线能自动统计预测成功与失败次数。

表 1.1 指令集

| **#** | **指令助记符** | **简单功能描述** | **备注** |
| --- | --- | --- | --- |
| 1 | ADD | 加法 | 指令格式参考MIPS32指令集，最终功能以MARS模拟器为准。 |
| 2 | ADDI | 立即数加 |
| 3 | ADDIU | 无符号立即数加 |
| 4 | ADDU | 无符号数加 |
| 5 | AND | 与 |
| 6 | ANDI | 立即数与 |
| 7 | SLL | 逻辑左移 |
| 8 | SRA | 算数右移 |
| 9 | SRL | 逻辑右移 |
| 10 | SUb | 减 |
| 11 | OR | 或 |
| 12 | ORI | 立即数或 |
| 13 | NOR | 或非 |
| 14 | LW | 加载字 |
| 15 | SW | 存字 |
| 16 | BEQ | 相等跳转 |
| 17 | BNE | 不相等跳转 |
| 18 | SLT | 小于置数 |
| 19 | STI | 小于立即数置数 |
| 20 | SLTU | 小于无符号数置数 |
| 21 | J | 无条件转移 |
| 22 | JAL | 转移并链接 |
| 23 | JR | 转移到指定寄存器 | If $v0==10 halt(停机指令)  else 数码管显示$a0值 |
| 24 | SYSCALL | 系统调用 |
| 25 | MFC0 | 访问CP0 | 中断相关，可简化，选做 |
| 26 | MTC0 | 访问CP0 | 中断相关，可简化，选做 |
| 27 | ERET | 中断返回 | 异常返回，选做 |
| 28 | SRAV | 算术移位 |  |
| 29 | BLEZ | 分支指令 |  |
| 30 | LH | 加载半字 |  |
| 31 | SRLV | 逻辑移位 |  |

# 总体方案设计

## 理想流水CPU设计

### 主要设计思想

理想流水的设计是课设开始的基础的， 只有可以将原来的暴露在数据通路上面的各个控件重新封装成为的单独的模块，然后清晰区分每一个的阶段应该持有什么的数据的时候，之后的气泡和重定向等等才可以清晰的展开。

将CPU的架构的划分的五个区域，IF IM EXE MEM 和WB阶段，其中EXE阶段处理的事情计算出来NPC。

### 流水接口部件设计

流水接口部件需要实现缓存的数据，同时支持清空 和 暂停。

## 中断机制设计

### 总体设计

中断的设计需要软硬件结合的方法，硬件识别中断保存中断信息，软件记录发生中断的地址，寄存器文件的现场的保护。

### 硬件设计

使用优先编码器实现对于最高级中断的响应，对于每一个中断使用一个寄存器保存的该中断是从未执行的， 还是执行过。

### 软件设计

所有中断程序首先需要利用堆栈保存当前地址 和 即将使用过的寄存器数值

## 流水CPU设计

### 总体设计

流水的设计首先将数据划分为五个阶段，然后处理数据冲突和控制冲突， 控制的冲突需要处理的位置是气泡流水的设计和动态分支预测，虽然重定向也是处理数据冲突，但是由于和气泡几乎没有任何的区别。

控制冲突出现的原因是，默认的时候总是采用PC + 4的数值，但是只有到达的EXE或者IM段的时候才可以检查的出来当前指令是否是一个跳转的指令， 这一个时候，预先加入的指令将会是一条的错误的指令， 如果计算NPC的位置是在IM段， 那么需要清除一个预取的指令， 但是如果的在EXE阶段计算NPC的数值， 那么需要清除两个数值. 为了设计上面的方便，最终将NPC的计算位置放置到的EXE段， 由于计算NPC的时候，对于B指令， 需要分析从寄存器获取两个数值， 重定向的时候， 这两个数值的也是需要重新处理的，所以导致设计上复杂化，虽然让动态分支预测的失败成本增加。

数据冲突的原因为RAW, 也就是前面指令尚且没有更新的寄存器中间的数值， 但是指令已经开始需要使用该寄存器的中间的数值， 气泡处理策略是，绝对不会把错误的寄存器文件的输出数值流到下一个阶段，一旦发现冲突， 暂停当前的流水线 直到需要读入的数据被刷新了。对于重定向的思路是，既然只要防止错误的数据流入到下一个周期里面，那么在前面阶段计算出来了，那么使用多路选择器直接获取正确的数据即可，当然load-use还是需要导致的插入一个气泡， 更加简单的一个解释是， IM发现和EXE段数据发生冲突，但是EXE段数据需要在MEM段才可以计算出来， 所以需要插入气泡， 延迟一个周期。

## 气泡式流水线设计

对于控制冲突，采用清空流水线的操作，具体需要清空的那些位置数据取决于的计算NPC的位置，对于的数据冲突，采用插入气泡的，直到没有出现任何数据冲突， 在数据冲突的分析上面和重定向非常的类似。

## 数据转发流水线设计

添加两个控制单元， 一个是产生重定向信号的controller和一个接受的controller信号实现选择正确数据的handler。Controller的接受参数为IM段的读入寄存器编号，和EXE MEM阶段写入寄存器文件，输出信号为对于数据的选择。Handler除了接受控制信号，而且需要接受EXE MEM的输出的数据。

## 动态分支预测机制

在IM段对于BHT进行查询，在EXE段对于BHT表进行更新，BHT表一共含有8个表项， 每一个表项含有的内容为pc npc LRU计数 valid位。LRU算法实现的方法类似华莱士树计算最大值，当一个新数值需要使用的时候，最大值对应的项目将会被删除掉。插叙的方法的使用为全相连的方式， 任何查询的数值都是需要和所有项目中valid的地址进行比对， 如果查询到， 那么根据统计信息来决定是否跳转。

# 详细设计与实现

## 理想流水CPU 实现

### 主要功能部件实现

1. 程序计数器（PC）
2. Logism实现：

使用一个10寄存器实现程序计数器PC，触发方式为上升降沿触发，输入为下一条将要执行的指令的地址，输出为当前执行指令的地址。Halt为停机信号，当出现halt信号的时候，由于控制对应的enable端， 所以让指令暂停向下推进，　如图3.1所示。




图3.1 PC

1. FPGA实现：

程序计数器PC的Verilog代码如下：

`timescale 1ns / 1ps

module program\_counter(

input [11:0] pc\_in,

input clk,

input rst,

input enable,

output reg [11:0] pc

);

initial begin

pc = 0;

end

always @(posedge clk) begin

if(rst) begin

pc <= 0;

end else if(enable) begin

pc <= pc\_in;

end

end

endmodule

1. 指令存储器（IM）
2. Logism实现：由于IM的存取的时候一定会使用按照字节访问，所以需要对于pc的数值， 将其中的低两位忽略掉来作为访问地址的方法，　如图3.2所示。




图 3.2指令存储器（IM）

1. FPGA实现：

首先的将编译二进制代码存储在一个特定的文件夹中间，然后在使用该文件的路径作为参数写入， 那么可以立刻自行含有该数据

指令存储器IM的Verilog代码如下：

`timescale 1ns / 1ps

module IM(

A,

D\_out

);

input [9:0] A;

output [31:0] D\_out;

reg [31:0] data [1023:0]; // 256x31 data

integer i;

initial begin

for (i=0;i<1024;i=i+1) data[i] = 'h00000000;

end

initial $readmemh("/home/martin/X-Brain/sys\_design/documents/cc/verilog/test/benchmark\_ccmb.hex", data);

assign D\_out = data[A];

endmodule

直接调用之前设置的ROM作为指令存储器，输入为指令地址的2-11位，输出为该指令。

1. 数据存储器的实现（DM）
2. Logism实现：由于IM的存取的时候一定会使用按照字节访问，所以需要对于pc的数值， 将其中的低两位忽略掉来作为访问地址的方法，但是有些指令会进行特殊存储操作，需要使用sel实现处理， 此处使用模块为第三方的提供的文件。如图3.3所示




图3.3 数据存储区(DM)

1. FPGA实现：需要使用申明数组方法，对于访问的的时候， 只要提供的一个地址即可， 由于含有展示存储器数值的要求， 所以需要添加一个参数用于的获取任意的参数位置，由于使用更加大数组会导致出现综合时间非常长，而且也没有必要使用过大的数组， 所以数组的大小仅仅是为2 \*\* 6的大小

`timescale 1ns / 1ps

module DM(

\_rA, \_rB, D, WE, mode, clr, clk,

A\_out , B\_out);

input [5:0] \_rA, \_rB; // rA is read-write but rB is read-only (for display)

input [31:0] D; // D will be wrote at address 'rA'

input [1:0] mode;

input WE, clr, clk;

output reg [31:0] A\_out, B\_out;

reg [31:0] data [0:63]; // 64x31 data

integer i;

wire [5:0] rA, rB;

assign rA = \_rA;

assign rB = \_rB;

initial begin

for (i=0; i<64; i=i+1) data[i] <= 'h00000001;

A\_out <= 0;

B\_out <= 0;

end

always @(posedge clk or posedge clr) begin

if (clr) begin

for (i=0; i<64; i=i+1) data[i] <= 'h00000000;

end

else if (WE) begin

case (mode) // write

2'b00: data[rA] <= D;

2'b01: data[rA][15:0] <= D[15:0];

2'b10: data[rA][7:0] <= D[7:0];

default: data[rA] <= D;

endcase

end

end

always @(\*) begin

A\_out = data[rA];

B\_out = data[rB];

end

endmodule

### 数据通路 和 控制器的实现

数据通路和控制器的两者是出现是部分前后，一次将所有的数据通路完成， 使用的一个表格来实现对于所有指令的设计到数据通路实现分析， 如图为对应的表格项目的部分数据如图3.4 和图3.5所示。




图3.4 数据通路表第一部分




图3.５ 数据通路表第一部分

在Vivado中使用Verilog语言搭建的数据通路的原理图如图3.６所示，其中的鸭绿色长条的为缓冲的区间，在IM段的包含的部分为计算NPC和显示的数据的位置。




图3.６ 数据通路logisim整体的架构图

构建数据通路是FPGA中间的最复杂地方，第一是工作量巨大，为转化成为一个FPGA代码，首先需要为所有线全部的命名，导致申明出来的变量非常之多， 而且出可以出现任何错误，第二个问题在于需要出现问题没有办法确定是当前模块的问题还是引用的子模块的问题， 前仿真调试难以进行。

## 中断机制实现

### 高优先级的打断低优先级实现

使用优先编码器和一个比较器可以实现的当高优先级的中断的出现的时候，那么当前中断会停止的执行，原理是， 如果出现高优先级的中断， 那么的优先编码器的输出数值必定比当前的数值更加大， 比较器显示原来数值提升， 然后保存pc，开始出现中断， 对应的logisim的实现如图3.７所示




图3.７ 高级别中断信号检查结构

### 中断的返回的实现

对于的多级中断中间， 如果中断的顺序依次按下是 2 3 1， 那么当3 执行的结束之后，对于的2 是返回， 而2结束之后， 不是返回， 而是采用中断， 所以的对于什么时候采用的中断，什么时候为返回需要使用一个寄存器进行存取， 当前中断返回之后，所执行中断是否已经执行过， 对应FPGA的实现如图3.6， 其中one\_exe的型号表示中断1是否执行过，如果没有执行过，那么当高级中断开始结束之后， 该中断开始进行， 如果执行过， 那么该中断继续进行。




图3.８　中断是否执行的记录结构

3.2.3 中断和流水的整合

将多级中断和流水线进行整合的时候， 需要思考的部分在于，在哪一个的位置对于的中断检查以及何处清空流水线。

本次试验采用在写会的阶段检查是否出现的中断，如果出现中断， 那么就立刻清空前面的所有的流水线中间的内容，然后开始中断，但是开始中断的前提是清楚的知道当前的指令的npc, 当时如果当前指令是一个的气泡的时候，那么保存的指令就是一个错误的指令，所以中断信号需要持续到一个非气泡的指令到达WB阶段才可以的， 使用寄存器可以实现这一个要求， 如图3.10。

如何的判断的当前指令是一个气泡还是一个的全部都是的0 的指令sll,$0, $s0, $0, 实现的方法的是， 添加一个新变量， 在开始的时候，也就是IF段， 将该变量设置为1， 随着流水进行，如果当前指令被清空，那么该变量必定会被清零， 如图3.11所示。




图3.９ 中断信号缓存器




图3.１０ 气泡判断信号

## 流水CPU实现

### 流水接口部件实现

1. Logism实现：所有流水接口需要提供的接口为清空流水线和是否让流水线的继续进行，根据具体要求添加的对应数目寄存器，清空的原理是，如果的含有清空信号， 那么输入信号采用0，否则采用模块输入，流通信号的产生的为，如果当前信号表示的为不通过， 那么将寄存器的enable端口关闭，而是让寄存器的数据拒绝更新，如图3.11




图3.11 流水接口部分实现

1. FPGA实现：FPGA实现的时候，需要利用的一个第三方的模块为多路选择器

`timescale 1ns / 1ps

module IF\_ID(

input [11:0] pc\_4,

input [31:0] instruction,

input [11:0] addr,

input p,

input clear,

input go\_one,

input go\_two,

input clk,

output reg [11:0] pc\_4\_out,

output reg [31:0] instruction\_out,

output reg [11:0] addr\_out,

output reg p\_out

);

wire go;

assign go = go\_one & go\_two;

initial begin

pc\_4\_out = 0;

instruction\_out = 0;

addr\_out = 0;

p\_out = 0;

end

wire [11:0] pc\_4\_out\_t;

wire [31:0] instruction\_out\_t;

wire [11:0] addr\_out\_t;

wire p\_out\_t;

MUX\_2 #12 mux\_1(clear, pc\_4, 12'h000, pc\_4\_out\_t, 1'b0);

MUX\_2 #32 mux\_2(clear, instruction, 32'h0000\_0000, instruction\_out\_t, 1'b0);

MUX\_2 #12 mux\_100(clear, addr, 12'h000, addr\_out\_t, 1'b0);

MUX\_2 #1 mux\_101(clear, p, 1'b0, p\_out\_t, 1'b0);

always @(posedge clk) begin

if(go) begin

pc\_4\_out = pc\_4\_out\_t;

instruction\_out = instruction\_out\_t;

addr\_out = addr\_out\_t;

p\_out = p\_out\_t;

end

end

## 数据转发流水线实现

### 重定向的控制器的实现

1. Logism实现：

重定向原理在于， 需要保证从寄存器的读出来两个数值的都是正确的， 但是由于RAW的存在，在EXE和MEM阶段的中间数据没有刷新到寄存器中间，使用的重定向的方法， 使用多路选择器来将正确的数据选择出来， 检查的原理的在于查看当前的读入数据的是否和EXE 和 MEM阶段的中间的数据是否含有的冲突， 如果含有load-use 冲突， 那么暂停的IM阶段的一个周期， 如果不是该类型冲突，那么的选择正确的数据， 而且EXE的优先级更加高。如图为logisim的实现：




图3.13重定向控制器

1. FPGA实现：模块的输入为IM 读取寄存器编号EXE MEM的写入寄存器， 输出的为对于寄存器A B两个输出采用哪一个阶段的数据以及当前是否发生load use冲突信号。

`timescale 1ns / 1ps

module redirection(

input [4:0] rA,

input [4:0] rB,

input [4:0] rw\_exe,

input WE\_exe\_alu,

input WE\_exe\_mem,

input [4:0] rw\_mem,

input WE\_mem,

output A\_ALU,

output B\_ALU,

output A\_MEM,

output B\_MEM,

output bubble

);

assign A\_ALU = (rA == rw\_exe) && (rw\_exe != 4'b0000) && WE\_exe\_alu;

assign B\_ALU = (rB == rw\_exe) && (rw\_exe != 4'b0000) && WE\_exe\_alu;

assign A\_MEM = (rA == rw\_mem) && (rw\_mem != 4'b0000) && WE\_mem;

assign B\_MEM = (rB == rw\_mem) && (rw\_mem != 4'b0000) && WE\_mem;

assign bubble = ((rA == rw\_exe) || (rB == rw\_exe)) && WE\_exe\_mem && (rw\_exe != 4'b0000);

endmodule

### 重定向的数据选择器的实现

1. Logism实现：重定向的数据选择器的实现在于获取的EXE阶段和MEM段的数据，从流水控件传递过来的重定向的控制信号和寄存器输出数据，然后确定到底的是选择一个数据， 一共需要四个两输入多路选择的选择器来实现， 在EXE阶段的数据具有更加高优先级。具体的实现如图所示。




图3.14 重定向控制信号处理器

1. FPGA实现：调用第三发的模块多路选择器，代码如下

`timescale 1ns / 1ps

module redirection\_handler(

input [31:0] A\_ori,

input [31:0] B\_ori,

input [31:0] alu\_out,

input [31:0] mem\_out,

input [3:0] redirection\_ctrl,

output [31:0] A,

output [31:0] B

);

wire [31:0] A\_mem;

wire [31:0] B\_mem;

MUX\_2 #32 mux\_0(redirection\_ctrl[1], A\_ori, mem\_out, A\_mem, 1'b0);

MUX\_2 #32 mux\_1(redirection\_ctrl[0], A\_mem, alu\_out, A, 1'b0);

MUX\_2 #32 mux\_2(redirection\_ctrl[3], B\_ori, mem\_out, B\_mem, 1'b0);

MUX\_2 #32 mux\_3(redirection\_ctrl[2], B\_mem, alu\_out, B, 1'b0);

endmodule

## 动态分支预测机制实现

### 分支预测的LRU算法的实现

LRU算法只有FPGA的版本，计算LRU算法类似于华莱士树，对于含有8个缓冲器使用一个3层的树结构可以该当前的哪一个位置地址是一个最久为被使用的。对应的部分verilog代码如下。

wire [2:0] i\_12;

wire [2:0] i\_34;

wire [2:0] i\_56;

wire [2:0] i\_78;

wire [2:0] i\_1234;

wire [2:0] i\_5678;

wire [2:0] max\_index;

assign i\_12 = LRU[0] >= LRU[1] ? 3'b000 : 3'b001;

assign i\_34 = LRU[2] >= LRU[3] ? 3'b010 : 3'b011;

assign i\_56 = LRU[4] >= LRU[5] ? 3'b100 : 3'b101;

assign i\_78 = LRU[6] >= LRU[7] ? 3'b110 : 3'b111;

assign i\_1234 = LRU[i\_12] >= LRU[i\_34] ? i\_12 : i\_34;

assign i\_5678 = LRU[i\_56] >= LRU[i\_78] ? i\_56 : i\_78;

assign max\_index = LRU[i\_1234] >= LRU[i\_5678] ? i\_1234 : i\_5678;

### 分支预测数据通路的建立

需要的修改为IF 和 MEM 段， 其中在IF段使用BHT的数据，在MEM阶段的来实现更新BHT, IF执行的操作是对于的所有PC数据都会进行查询，如果查询到， 那么使用多路选择器进行选择一个预测跳转的位置。在MEM阶段的如果识别到当前指令是一个跳转指令， 那么对于BHT表进行的更新。

`timescale 1ns / 1ps

module data\_route(

input clk1,

input [5:0]ram\_addr\_display,

input rst,

input frequency,

input[2:0] display,

input continue,

input is\_benchmark,

output [7:0] AN,

output [7:0] SEG

);

//////////////////////////////Common Operation//////////////////////////////////

// frequency exchange !

wire clk;

frequency\_switch frequency\_switch\_0(clk1, clk, frequency);

// 用于展示 ram

wire [31:0] ram\_display;

////////////////////////////////////////////////////////////////////////////////

/////////////////////Declaration////////////////////////////////////////////////

wire [11:0] npc;

wire ctrl\_clash;

wire [31:0] A\_wb;

wire [4:0] rw\_wb;

wire WE\_wb;

wire [31:0] A\_exe;

wire [31:0] B\_exe;

wire [31:0] alu\_out;

wire WE\_exe\_alu;

wire WE\_exe\_mem;

wire WE\_mem;

wire [4:0] rw\_exe;

wire [4:0] rw\_mem;

wire bubble;

wire [31:0] A\_mem;

wire [31:0] B\_mem;

wire [31:0] word\_wb;

// when stop or halt, freeze all the buffer

wire stop\_g;

wire go;

wire stop;

wire halt;

assign go = (stop && halt) || rst;

stop\_ctrl stop\_ctrl\_0(clk, continue, stop\_g, stop);

// dynamic branch predict

////////////////////////////////////////////////////////////////////////////////

///////////////////////////动态分支预测///////////////////////////////////////////

wire branch;

wire unbranch;

wire condi\_suc;

wire [11:0] pc\_4;

wire [11:0] pc\_4\_exe;

wire [11:0] predict\_addr;

wire [11:0] instruction\_addr\_if\_fake;

wire [11:0] instruction\_addr\_if;

wire [11:0] instruction\_addr\_id;

wire [11:0] instruction\_addr\_exe;

wire [11:0] query\_ins\_addr;

assign query\_ins\_addr = pc\_4;

wire predict\_jump\_if;

wire predict\_jump\_id;

wire predict\_jump\_exe;

MUX\_2 #12 mux\_2\_1(predict\_jump\_if, pc\_4, predict\_addr, instruction\_addr\_if\_fake, 1'b0);

MUX\_2 #12 mux\_2\_2(is\_benchmark, instruction\_addr\_if\_fake, pc\_4, instruction\_addr\_if, 1'b0);

wire is\_branch;

assign is\_branch = branch || unbranch;

wire [11:0] insert\_ins\_addr;

wire [11:0] insert\_ins\_next\_addr;

wire is\_suc;

wire is\_jump;

assign is\_jump = unbranch || condi\_suc;

assign is\_suc = is\_jump;

reg [31:0] suc\_counter;

initial begin

suc\_counter = 0;

end

always @(posedge clk) begin

if(is\_jump == predict\_jump\_exe && is\_jump) begin

suc\_counter = suc\_counter + 1;

end

end

assign insert\_ins\_addr = pc\_4\_exe;

assign insert\_ins\_next\_addr = npc;

BHT bht(clk,

insert\_ins\_addr, insert\_ins\_next\_addr, is\_branch, is\_suc,

query\_ins\_addr,

predict\_addr, predict\_jump\_if);

///////////////////////////////.////////////////////////////////////////////////

/////////////////////////////////IF Area////////////////////////////////////////

// pc

wire [11:0]pc;

wire [11:0] pc\_in;

wire pc\_enable = halt && stop && (!bubble);

program\_counter p\_c\_0(pc\_in, clk, rst, pc\_enable, pc);

wire [9:0]addr;

assign addr = pc[11:2];

assign pc\_4 = pc + 4;

// IM

wire [31:0] instruction;

IM im(addr, instruction);

// ctrl

wire n\_ctrl\_clash;

MUX\_2 #12 mux\_2\_123(n\_ctrl\_clash, npc, instruction\_addr\_if, pc\_in, 1'b0);

////////////////////////////////////////////////////////////////////////////////

/////////////////////////////////id Area////////////////////////////////////////

wire [11:0] pc\_4\_id;

wire [31:0] instruction\_id;

wire clear\_if\_id;

assign clear\_if\_id = (!bubble) || rst;

IF\_ID if\_id(pc\_4, instruction, instruction\_addr\_if, predict\_jump\_if,

ctrl\_clash, go, clear\_if\_id, clk,

pc\_4\_id, instruction\_id, instruction\_addr\_id, predict\_jump\_id);

wire [1:0]rA\_t;

RA\_ctrl r\_c\_0\_0(instruction\_id, rA\_t);

wire[4:0] rA;

wire[4:0] rB;

read\_reg\_ctrl read\_reg\_ctrl\_0(instruction\_id, rA\_t, rA, rB);

// Registers registers(rA, rB, rW, WE, w, clk, A, B);

wire[31:0] A\_id;

wire[31:0] B\_id;

Registers registers(rA, rB, rw\_wb, WE\_wb, word\_wb, clk, A\_id, B\_id);

wire A\_alu\_red;

wire B\_alu\_red;

wire A\_mem\_red;

wire B\_mem\_red;

redirection redirection\_0(rA, rB, rw\_exe, WE\_exe\_alu, WE\_exe\_mem, rw\_mem, WE\_mem,

A\_alu\_red, B\_alu\_red, A\_mem\_red, B\_mem\_red, bubble); // 通道名

wire [3:0]redirection\_ctrl\_id;

assign redirection\_ctrl\_id = {{B\_mem\_red},{B\_alu\_red}, {A\_mem\_red}, {A\_alu\_red}};

////////////////////////////////////////////////////////////////////////////////

/////////////////////////////////exe Area///////////////////////////////////////

wire [31:0] A\_exe\_ori;

wire [31:0] B\_exe\_ori;

wire [31:0] instruction\_exe;

wire [3:0] redirection\_ctrl\_exe;

wire clear\_id\_exe = bubble | ctrl\_clash | rst;

ID\_EXE id\_ex(pc\_4\_id, instruction\_id, A\_id, B\_id, redirection\_ctrl\_id, instruction\_addr\_id, predict\_jump\_id,

go, clear\_id\_exe, clk,

pc\_4\_exe, instruction\_exe, A\_exe\_ori, B\_exe\_ori, redirection\_ctrl\_exe, instruction\_addr\_exe, predict\_jump\_exe);

// go clear\_one clear\_two

// should we change the instruction in the verilog

wire [1:0]rW\_t\_exe;

wire WE\_exe;

wire [1:0]wc\_exe; // choose which word to wirte

wire [1:0]Y\_t;

wire [3:0]alu\_s;

wire PC\_MUX\_2;

wire PC\_MUX\_3;

wire blez;

wire beq;

wire bne;

wire RAM\_STO\_exe;

wire RAM\_LOAD\_exe;

wire half\_word\_exe;

wire syscall\_t\_exe;

controller controller\_0(instruction\_exe,

rW\_t\_exe, WE\_exe, wc\_exe, Y\_t, alu\_s, PC\_MUX\_2, PC\_MUX\_3, blez, beq, bne, RAM\_STO\_exe, RAM\_LOAD\_exe, half\_word\_exe, branch, unbranch, syscall\_t\_exe);

wire [14:0] ctrl\_msg;

assign ctrl\_msg = {{RAM\_LOAD\_exe}, {rW\_t\_exe}, {wc\_exe}, {WE\_exe}, {syscall\_t\_exe}, {4'b0000}, {RAM\_STO\_exe}, {half\_word\_exe}, {2'b00}};

wire [31:0] Y;

Y\_ctrl y\_ctrl(instruction\_exe, B\_exe, Y\_t, Y);

redirection\_handler r\_h\_0(A\_exe\_ori, B\_exe\_ori, alu\_out, word\_wb, redirection\_ctrl\_exe,

A\_exe, B\_exe);

wire [31:0] alu\_exe;

wire [31:0] useless\_0;

wire useless\_1;

wire useless\_2;

wire useless\_3;

ALU alu\_0(A\_exe, Y, alu\_s, alu\_exe ,useless\_0, useless\_1,useless\_2, useless\_3);

wire write\_alu;

MUX\_4 #1 mux\_4\_0(wc\_exe, 1'b1, 1'b1, 1'b0, 1'b0, write\_alu, 1'b0);

assign WE\_exe\_alu = (WE\_exe & write\_alu);

assign WE\_exe\_mem = (WE\_exe & !write\_alu);

write\_reg\_ctrl write\_reg\_ctrl\_0(rW\_t\_exe, instruction\_exe, rw\_exe);

wire [31:0] pc\_4\_exe\_32;

wire [31:0] merge\_alu;

assign pc\_4\_exe\_32 = {{20{1'b0}}, pc\_4\_exe};

MUX\_4 #32 mux\_4\_1(wc\_exe, alu\_exe, pc\_4\_exe\_32, 32'h0000\_0000, alu\_exe, merge\_alu, 1'b0);

condi\_jump c\_j\_0(A\_exe, B\_exe, blez, beq, bne, condi\_suc);

wire strong\_halt;

assign strong\_halt = stop & halt;

wire [31:0]total\_cycles;

wire [31:0]uncondi\_num;

wire [31:0]condi\_num;

wire [31:0]condi\_suc\_num;

wire [31:0]SyscallOut;

statistic statistic\_0(A\_exe, B\_exe, clk, rst, syscall\_t\_exe, condi\_suc, unbranch, branch, strong\_halt,

total\_cycles, uncondi\_num, condi\_num, condi\_suc\_num, SyscallOut);

npc\_generator np\_0(instruction\_exe, A\_exe, pc\_4\_exe, condi\_suc, PC\_MUX\_2, PC\_MUX\_3, npc);

assign n\_ctrl\_clash = (npc == instruction\_addr\_exe);

assign ctrl\_clash = !n\_ctrl\_clash;

////////////////////////////////////////////////////////////////////////////////

///////////////////////////////MEM Area/////////////////////////////////////////

wire [31:0] instruction\_mem;

wire [14:0] ctrl\_msg\_mem;

EXE\_MEM exe\_mem\_0(instruction\_exe, ctrl\_msg, merge\_alu, A\_exe, B\_exe,

go, rst, clk,

instruction\_mem, ctrl\_msg\_mem, alu\_out, A\_mem, B\_mem);

wire half\_word;

wire RAM\_STO;

wire syscall\_mem;

wire[1:0] wc\_mem;

wire[1:0] rW\_t;

wire RAM\_LOAD;

assign half\_word = ctrl\_msg\_mem[2];

assign RAM\_STO = ctrl\_msg\_mem[3];

assign syscall\_mem = ctrl\_msg\_mem[8];

assign WE\_mem = ctrl\_msg\_mem[9];

assign wc\_mem = ctrl\_msg\_mem[11:10];

assign rW\_t = ctrl\_msg\_mem[13:12];

assign RAM\_LOAD = ctrl\_msg\_mem[14];

write\_reg\_ctrl w\_r\_c\_0(rW\_t, instruction\_mem, rw\_mem);

wire byte\_choose;

wire [5:0] ram\_addr;

assign byte\_choose = alu\_out[1];

assign ram\_addr = alu\_out[7:2];

wire [31:0] ram\_word;

DM dm\_0(ram\_addr, ram\_addr\_display, B\_mem, RAM\_STO, 2'b11, rst, clk, ram\_word, ram\_display);

wire [31:0] ram\_word\_se;

word\_ctrl w\_c\_0(byte\_choose, half\_word, ram\_word, ram\_word\_se);

wire [31:0] word\_mem;

MUX\_4 #32 mux\_1\_1(wc\_mem, alu\_out, alu\_out, 32'h0000\_0000, ram\_word\_se, word\_mem, 1'b0);

////////////////////////////////////////////////////////////////////////////////

///////////////////////////////WB Area//////////////////////////////////////////

wire syscall\_wb;

MEM\_WB mem\_wb(syscall\_mem, WE\_mem, rw\_mem, A\_mem, word\_mem,

go, rst, clk,

syscall\_wb, WE\_wb, rw\_wb, A\_wb, word\_wb);

assign halt = !((A\_wb == 32'ha) && syscall\_wb);

assign stop\_g = !((A\_wb == 32'h32) && syscall\_wb);

////////////////////////////////////////////////////////////////////////////////

////////////////////////////////Show Area///////////////////////////////////////

wire [31:0] show\_pc;

assign show\_pc = {{20'h00000}, {pc}};

Data\_Choose show\_data( display, ram\_display, total\_cycles, condi\_num, uncondi\_num,

condi\_suc\_num, SyscallOut, show\_pc, clk1,

AN, SEG);

////////////////////////////////////////////////////////////////////////////////

endmodule

### 全连接的实现

通过的全连接的实现来对于输入地址和所有valid地址进行比较，然后将比较得到的数据取或，得到是否命中信号， 根据是否命中的信号和比对信号来确定的选择的哪一个阶段的数据。对应代码如下。

/////////////////////////////////0//////////////////////////////////////

wire insert\_hit\_0;

wire insert\_suc\_0;

wire insert\_fail\_0;

assign insert\_hit\_0 = is\_branch && (insert\_ins\_addr == addr[0]) && valid[0];

assign insert\_suc\_0 = insert\_hit\_0 && is\_suc;

assign insert\_fail\_0 = insert\_hit\_0 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////1//////////////////////////////////////

wire insert\_hit\_1;

wire insert\_suc\_1;

wire insert\_fail\_1;

assign insert\_hit\_1 = is\_branch && (insert\_ins\_addr == addr[1]) && valid[1];

assign insert\_suc\_1 = insert\_hit\_1 && is\_suc;

assign insert\_fail\_1 = insert\_hit\_1 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////2//////////////////////////////////////

wire insert\_hit\_2;

wire insert\_suc\_2;

wire insert\_fail\_2;

assign insert\_hit\_2 = is\_branch && (insert\_ins\_addr == addr[2]) && valid[2];

assign insert\_suc\_2 = insert\_hit\_2 && is\_suc;

assign insert\_fail\_2 = insert\_hit\_2 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////3//////////////////////////////////////

wire insert\_hit\_3;

wire insert\_suc\_3;

wire insert\_fail\_3;

assign insert\_hit\_3 = is\_branch && (insert\_ins\_addr == addr[3]) && valid[3];

assign insert\_suc\_3 = insert\_hit\_3 && is\_suc;

assign insert\_fail\_3 = insert\_hit\_3 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////4//////////////////////////////////////

wire insert\_hit\_4;

wire insert\_suc\_4;

wire insert\_fail\_4;

assign insert\_hit\_4 = is\_branch && (insert\_ins\_addr == addr[4]) && valid[4];

assign insert\_suc\_4 = insert\_hit\_4 && is\_suc;

assign insert\_fail\_4 = insert\_hit\_4 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////5//////////////////////////////////////

wire insert\_hit\_5;

wire insert\_suc\_5;

wire insert\_fail\_5;

assign insert\_hit\_5 = is\_branch && (insert\_ins\_addr == addr[5]) && valid[5];

assign insert\_suc\_5 = insert\_hit\_5 && is\_suc;

assign insert\_fail\_5 = insert\_hit\_5 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////6//////////////////////////////////////

wire insert\_hit\_6;

wire insert\_suc\_6;

wire insert\_fail\_6;

assign insert\_hit\_6 = is\_branch && (insert\_ins\_addr == addr[6]) && valid[6];

assign insert\_suc\_6 = insert\_hit\_6 && is\_suc;

assign insert\_fail\_6 = insert\_hit\_6 && !is\_suc;

////////////////////////////////////////////////////////////////////////

/////////////////////////////////7//////////////////////////////////////

wire insert\_hit\_7;

wire insert\_suc\_7;

wire insert\_fail\_7;

assign insert\_hit\_7 = is\_branch && (insert\_ins\_addr == addr[7]) && valid[7];

assign insert\_suc\_7 = insert\_hit\_7 && is\_suc;

assign insert\_fail\_7 = insert\_hit\_7 && !is\_suc;

////////////////////////////////////////////////////////////////////////

wire insert\_no\_hit; // 没有命中

assign insert\_no\_hit = is\_branch && !(insert\_hit\_0 || insert\_hit\_1 || insert\_hit\_2 || insert\_hit\_3 || insert\_hit\_4 || insert\_hit\_5 || insert\_hit\_6 || insert\_hit\_7);

////////////////////////////////////////////////////////////////////////////

# 实验过程与调试

## 测试用例和功能测试

### 测试用例1

使用的benchmark + ccmb 进行测试， 测试结果如下所示

1. B指令测试结果如图4.1




图4.1 Ｂ指令测试结果

1. 移位指令测试结果如图4.2 图4.3 和图４.4所示




图4.２ Ｂ指令测试结果




图4.３ Ｂ指令测试结果




图4.４ Ｂ指令测试结果

1. 存取指令的测试结果如图4.5




图4.5 存取指令测试结果

1. SRLV指令测试结果，SRLV指令移位的时候，高位0补全， 从图中间的可以看见，数值从87600000 变化为08760000， 最后变化为0




图4.６ SRLV指令测试结果

1. SRAV指令测试结果如图所示， SLAV指令移动位置的根据原来最高位的变量是什么确定，从图４.7中间可以看出来， 数值变化为87600000 到f8760000, 最后变化为ffffffff。




图4.7 SRAV指令测试结果

1. SH指令测试结果如图4.8所示，SH指令将一个字的高位获取，然后进行符号扩展，使用标准的测试程序来测试的时候，对应内存的数据如图所示。




图4.8 SH指令测试, 数据存储的实时数据




图4.8 SH指令测试结果

1. BLEZ指令测试结果如图4.9所示。




图4.9 Ｂ指令测试结果

## 测试技巧总结

如果不想死于测试， 首先不要使用危险的操作，在logisim 中间， 不要试图使用和上下跳沿的方法， 不然会出现非常微妙的错误。

在verilog 中间， 复制代码似乎比for 循环更加的安全。

书写verilog的时候， 如果不想在波形图中间检查错误， 那么首先需要保证的在compile 和 elaboration 中间的任何警告都被处理掉，需要可以清楚区分这两个的阶段的warning 和 综合阶段的warning 的严重程度不同， 对于位宽不一致的操作，显然会导致未定义的错误， 但是vivado确将其规定的为warning, 显然是不应该的。

最终方法， 使用logisim的probe 和 vivado 的型号追条比对，但是其中有现实的地方在于， 并没有良好处理的方法大量数据比对， 首先测试模块尽可能小， 然后使用二分比对， 比对的项目首先是指令是否对应， 如果发现指令不对应， 那么的显然是数据通路的错误跳转的错误，如果所有指令都是对应， 一般对应为存取等比较简单的错误。

## 主要故障与调试

### Verilog 带来wire线理解的出现错误

重定向上板：在MEM 段出现的一个的错误，出现了名称冲突 A\_mem 和 redirection 的 A\_mem 出现冲突。

**故障现象：** 在测试的重定向的时候的发现重定向的数据的不是正确的。

**原因分析：**通过的检查的文件的名称的时候， 首先发现使用的mem 的寄存器的两个输出的名称的只有的对应的一个名称， 但是用于的重定向的reg 的两个的输出需要单独的分析的， 如图4.9所示，所以的认定的应该缺少的一个的正确的命名方法， 导致的出现的冲突。

**解决方案：**给重新使用两个的命名的方案的，对于用于重定向的数据使用A\_mem\_red的命名方案， 对于五段流水的数值， 采用的A\_mem的命名的方案的， 寄存器的输出B, 采用的相同的命名的方案的，在的对应的前仿真的中间的可以得到的结果的如下图4.10所示。




图4.9重定向控制信号处理器件




图4.10 使用不同命名方案实现两者

### Halt 暂停指令处理故障

重定向的上板：halt 和 stop 信号出现的错误， 导致的没有正常的暂停的功能的

**故障现象：**如图4.11所示，对应的图形结果没有出现的演示的CCMB的过程的， 导致之后的波形图中间的只会出现CPU停机的结果

**原因分析：**添 在使用CPU停机的设计的时候， 由于的采用的策略是的halt信号的是没有的办法屏蔽的， 但是的使用continue 按钮可以让的stop信号的继续， 也就是说，当检查的continue之后， 应该出现的继续的结果。

**解决方案：**修添加的一个模块的来处理continue按钮事件的监听，实现的功能是， 只要出现了sotp信号，产生停机信号，如果出现了continue的信号， 那么的立刻屏蔽的该 stop， 并且在continue信号结束之后， 依旧持续的一个周期, 从而当出现halt 信号或者stop 信号的时候， 都会停机， 但是continue 信号可以消除sotp 信号的影响。




图4.11 halt指令可以办法正确执行


****

图4.1２ halt指令无法办法正确执行

### 重定向信号故障

Verilog实现流水重定向：重定向信号数据通路的没有构建正确。

**故障现象：**如使用benchmark 测试的时候，显示的结果和预期不一致， 而且在非常的开始的位置就是的出现错误， 使用B指令进行测试， 依旧出现的错误， 可以断定， 错误的是一个非常严重的数据通路的错误。

**原因分析：**分码 在实现重定向的时候， 首先完成了redirection\_ctroller的的模块， 该模块计算的位置在于的IM段， 最开始的时候使用该数据的时候发现虽然的计算的出来的控制信号是正确的， 但是该数据发挥作用的时候却是在下一个的周期的位置， 由此可以初步的确定， 对于的重定向控制单元数据应该传递到下一个周期的时候使用。

**解决方案：**在流水IM/EXE阶段添加一个新的缓冲的单元， 来实现对于的控制信号的延迟的释放的， 如图4.12




图4.12 将控制信号延迟一个周期

### LRU算法实现错误

动态分支预测：错误的实现LRU算法。

**故障现象：**动态分支预测优化数量没有达到要求。

**原因分析：**分码原来设计的方案是只要出现新的项目的时候，一个计数指针加１，然后将项目插入到该位置，使用这一个想法的原因是，只要可以只要出现新的数据，　然后就将该数据替换掉栈最底部数据，但是如果一个数据本来就是在BHT中间，那么没有办法将该项目移动最上面，所以该算法是错误的。

**解决方案：**使用树状结构计算出来的最大的数值，然后将其他的所有的项目数值加１，但是该数值设置为０.

### 流水接口实现错误

重定向上板：流水接口FGPA实现错误

**故障现象：**如使用benchmark 测试的时候，数据通路从来没有暂停过，即时load-use信号被检测出来，重定向控制器输出没有任何问题，但是IM段流水接口依旧没有办法停止。

**原因分析：**如果输入到流水的接口的信号是暂停，但是流水接口拒绝停止，　那么原因只有两个，数据通路书写错误，命名错误导致正确的数据其实并没有的写入对应的模块中间，还有的可能就是，该模块没有正确处理好该数据。

**解决方案：**在verilog代码中间从原来的基本and逻辑修改为或逻辑，表示为只要出现任何暂停请求都是会导致该流水接口的发生暂停

### ORI ANDI 指令理解错误

数据重定向：对于ori和andi指令没有使用算术扩展

**故障现象：**止在构建的重定向的时候，本来应该显示的一个FFFF4321但是实际上显示的是00004321

**原因分析：**面对这一种情况，很有可能错误的原因是本来是算术符号扩展，但是的实际上被处理为逻辑扩展，但是的非常奇怪的是既然含有此种错误，那么应该在实现单周期的CPU的时候就是应该出现错误，分析之后发现原来是原来的测试的数据强度不够，ORI和ANDI一直都是含有错误，如图所示。

**解决方案：**对于CPU的输入端口Y 的控制器添加一个判断信号，如果发现当前的指令为ORI或者ANDI指令，那么将instruction的立即数进行符号扩展，否则进行逻辑扩展。




图4.13 ori　andi指令没有被单独处理




图4.1４ ori　andi指令单独处理

### 多级中断返回错误

Verilog实现流水重定向：重定向信号数据通路的没有构建正确。

**故障现象：**如使用benchmark 测试的时候，显示的结果和预期不一致， 而且在非常的开始的位置就是的出现错误， 使用B指令进行测试， 依旧出现的错误， 可以断定， 错误的是一个非常严重的数据通路的错误。

**原因分析：**分码 在实现重定向的时候， 首先完成了redirection\_ctroller的的模块， 该模块计算的位置在于的IM段， 最开始的时候使用该数据的时候发现虽然的计算的出来的控制信号是正确的， 但是该数据发挥作用的时候却是在下一个的周期的位置， 由此可以初步的确定， 对于的重定向控制单元数据应该传递到下一个周期的时候使用。

**解决方案：**在流水IM/EXE阶段添加一个新的缓冲的单元， 来实现对于的控制信号的延迟的释放的， 如图4.5

## 实验进度

表 4.1 课程设计进度表

| 时间 | 进度 |
| --- | --- |
| 第一天 | 分配的任务， 得到的任务的是处理数据通路和一个小型的模块的 |
| 第二天 | 完成的数据通路的构建， 检查的出来部分bug, 这里面含有的bug有：  alu 对于 <<< 运算理解错误， 在X = 0x8000000 y = 0x0000001f op = 1的实现的为逻辑移动， 但是应该是算术移动  alu\_cont 出现了错误 变量赋值反了  assign y\_in2 = imm\_16\_32\_signed;  assign y\_in3 = imm\_16\_32\_unsigned;  DM读数据错误  DM读数据应该是组合逻辑，写数据为时序逻辑，实现时读写均为时序逻辑。  但是距离上板遥遥无期的。 |
| 第三天 | 完成的所有的bug的查询的， 开始的着手的重构的原来的单周期的图形， 变化成为的一个的经典的五段的流水的结构。 |
| 第四天 | 完成的经典流水，由于的在构建单周期的时候没有对于模块实现较好封装，所以需要添加非常多的模块，从CPU的输入控制器，到NPC模块，从条件跳转成功指示器到统计信息。 |
| 第五天 | 完成气泡流水，　毫无难度可言。 |
| 第六天 | 完成的重定向的流水 |
| 第七天 | CCF考试， 备考， 和考试， 晚上需要的上课， 所以没有任何的进度。 |
| 第八天 | 阅读中断的文档，为的重定向的流水添加一个暂停的功能，　发现了从单周期到重定向流水一直存在bug，那就是在ori和andi指令理解出现了失误。 |
| 第九天 | 完成单周期的多级中断的构建， 直接跳过了单级中断。 |
| 第十天 | 完成多级中断在单周期上面的测试， 并且的将多级中断的移植到重定向的流水上面， 发现的含有某些问题的， 中断有的时候并不可以的进入， 退出的的时候也是没有办法正常退出到一个正确的位置。 |
| 第十一天 | 检查的重定向多级中间的bug,并且初步完成流水的上板代码。 |
| 第十二天 | 每一个的模块检查vivado的波形图， 从分别检查的出来的bug有，没有初始化的寄存器，变量的名称不对应。  对于的缓存器的理解出现问题， 内部设置通行的逻辑错误， 当出现通行的时候， 应该是首先使用and 逻辑。  IM处理错误， 错误的使用了分线器，应该直接删除的第一个位置， 然后使用第二个位置判断应该是哪一个的位置， 同时， 需要修改的存储器，删除内部移动位置。  对于syscall 的理解错误， 原来是只要不为10 就是可以显示了。  控制器书写错误， 当使用默认数值的时候会出现相互冲突的情况， 使用枚举方法的时候应该让在三元运算符号的时候， 都是保持结尾位置是一个z 结束的  申明的变量的位置出现错误，最后发现只有的排序指令和SH指令的测试含有的问题 |
| 第十三天 | 修复了的存取指令的bug, 重定向的前仿真完成， 书写了动态分支预测的代码， 但是发现的优化的数量达不到的要求的。 |
| 第十四天 | 分析动态分支预测的错误，发现淘汰策略书写错误，重洗使用的LRU算法构建的动态分支预测的淘汰算法。 发现实现的暂停的控制模块含有问题，在的后仿真的时候的会失败的， 经过一位大佬指点， 发现是由于的少写了的一个else语句 |
| 第十五天 | 支持同时检查动态分支预测和重定向的上板成功，可以检查了。 |

# 设计总结与心得

## 课设总结

在上一个的学期的单周期的CPU的设计的基础上面，从FPGA上板到逐渐实现了气泡， 重定向， 中断和分支预测的功能。其中加深了对于团队的协作的理解，强化了的自己对于硬件的底层工作的理解。作了如下几点工作：

1. 完成了单周期的CPU的FPGA上板， 理想的流水对于原有图形的重新的设计，单周期流水气泡的实现， 重定向的流水的logisim的实现， 重定向FPGA的实现， 重定向和多级中断的综合， 重定向和动态分支预测的整合，总而言之，终于通关了。
2. 在logisim 上实现了支持多级中断的重定向的CPU的设计， 在FPGA上面支持的动态分支预测的重定向的流水CPU。
3. 重构了CPU的架构， 将原来的单周期的CPU强化为一个严格的五段流水的架构.

## 课设心得

本次课设的收获是巨大的， 中间的过程中间一直觉得有一个的98分或者105就是的值的， 但是面对于一个每年文档都在更新， 充满挑战， 思路清晰的试验， 我觉得的不通关的是对于自己的认知能力的侮辱。 反观所谓的操作系统试验，完全过期的文档，不清晰的描述，检查老师的恶意刁难， 真的让人的觉得恶心。

本次课设的是计算机组成原理，并行计算理论于时间，计算机体系结构三个的课程的实践的收官之战， 从运算器的设计， 存储的设计， CPU的设计到 指令级的并行执行， 到动态分支预测，虽然使用了两个星期的时间， 但是收货也是显然的。

本次试验不仅仅是知识上面的收获， 更加是团队协作上面的收获， 单周期上板的过程中间，团队话费的时间巨大，直到第三天的时候彻底完成，虽然在技术，团队中间的每一个成员的都是毫无疑问的， 从对于CPU设计理解， 到对于的verilog的语言理解， 到版本控制，多人任务协作，不需要含有任何质疑，但是关键的问题在于群龙无首， 开始的时候的任务的分配的没有处理好， 导致有些人任务非常的重， 有的人几乎没有的什么任务， 而团队的进度取决于最慢的一个的，其中最搞笑的在于，debug 的任务开始被分配给一个人， 结果显然的导致的最慢的成员压力巨大，而其他的人只有干着急或者做私活， 后来重洗分配的任务之后， 才让进度得到快速的推进。

当然， 本次试验的也是含有一些问题，比如需求的变化的，在上板的时候， 是否支持的CCMB的问题耽误了团队一个下午， 单周期上板开始的说不用支持CCMB, 后来在可以开始检查之后，有开始调试CCMB指令，在版本更新了多个之后， 最后放弃的了， 回退到的不支持的版本， 试验中间的还有一个的非常让人的头痛的问题在于的如何让的CPU支持停止的指令，这一个添加的要求的问题在于的如何将一个脉冲信号转化成为一个电频信号， 而且的持续时间不可以超过一个的周期， 我采用的方案非常的不自然，也花费不少的时间的理解。

本次试验的的文档的上面的没有提供的部分是如何快速的在vivado 上面的debug, 这一个的问题的在单周期上板的时候困扰了很多人，在重定向上板的时候依旧是一个让人的恐惧的问题， 我在后来的重定向的上板的时候的逐渐体会到的， 只要所有小的测试可以通过， 那么综合部分的通过是没有任何的问题的，问题的关键的在部分的小模块不够小， 尤其的是用于测试的存取指令的排序，一共含有的1000多个周期， 在这里面的发现是从哪一个周期出现的问题的， 使用二分的查找的方法， 也是需要检查的10多次， 而且到底是比对的那些数据项目是一个具有挑战性的问题。

最后在这里也感谢老师门，其中某些简单的verilog问题一再打扰狐狸老师， 老师反而每次的都是的热情的给出的答案， 对于设计上面的问题询问老虎老师， 也是总是可以的得到的清晰明了的回答。

# 参考文献

1. DAVID A.PATTERSON(美).计算机组成与设计硬件/软件接口(原书第4版).北京：机械工业出版社.
2. David Money Harris(美).数字设计和计算机体系结构（第二版）. 机械工业出版社
3. 秦磊华，吴非，莫正坤.计算机组成原理. 北京：清华大学出版社，2011年.
4. 袁春风编著. 计算机组成与系统结构. 北京：清华大学出版社，2011年.
5. 张晨曦，王志英. 计算机系统结构. 高等教育出版社，2008年.

|  |
| --- |
| 一、原创性声明 |
| 本人郑重声明本报告内容，是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外，本报告不包含任何其他个人或集体已经公开发表的作品成果，不存在剽窃、抄袭行为。  特此声明！  **作者签字:** |