بسمه تعالى



گزارش کار چهارم آزمایشگاه طراحی سیستم های دیجیتال

توصیف رفتاری

استاد: دکتر اجلالی

نویسندگان

مریم شیران ۴۰۰۱۰۹۴۴۶

مهدی بهرامیان ۴۰۱۱۷۱۵۹۳

مزدک تیموریان ۴۰۱۱۰۱۴۹۵

دانشگاه صنعتی شریف تابستان ۱۴۰۳

فهرست مطالب

| ١ آزمايش چهارم: توصيف رفتاري | ١ |
|--|---|
| ١ مقدمه | |
| | |
| ١٣ کدنویسی ماژول اصلی در وریلاگ | |
| ر وريلاگ ۱-۴ كدنويسى ماژول تست در وريلاگ | |
| ١-۵ شبيه سازى | |
| ١ | |

۱ آزمایش چهارم: توصیف رفتاری

Inputs: Clk Clock signal

RstN Reset signal

Data In 4-bit data into the stack

Push Push Command
Pop Pop Command

Outputs: Data_Out 4-bit output data from stack

Full Full=1 indicates that the stack is full

Empty Empty=0 indicates that the stack is empty

۱-۱ مقدمه

در این آزمایش، میخواهیم با استفاده از زبان وریلاگ یک پشته (استک) با ۸ خانه حافظه طراحی کنیم. هر خانه حافظه در این پشته ۴ بیتی است.

۱-۲ طراحی ماژول

ماژول طراحی شده لازم است ورودی و خروجی های زیر را دارا باشد:

ورودىها:

Clk (سیگنال ساعت): این سیگنال زمانی برای هماهنگی عملکرد عناصر مدار در مدارهای همگام استفاده می شود.

RstN (سیگنال ریست): این سیگنال برای بازنشانی پشته به حالت اولیهاش استفاده می شود. معمولاً به صورت فعال پایین است، به این معنی که ریست زمانی اتفاق می افتد که این سیگنال '۰' باشد.

Data_In (داده ورودی ۴ بیتی به پشته): این دادهای است که به پشته فشار داده می شود. عرض آن ۴ بیت است.

Push (دستور فشار دادن): این سیگنال فرمان نشان می دهد که داده باید به پشته فشار داده شود.

Pop (دستور خارج کردن): این سیگنال فرمان نشان میدهد که داده باید از پشته خارج شود. هر گاه مقدار آن یک بشود و پشته خالی (empty) نباشد، مقدار موجود در data_out بهروزرسانی شده و مقدار موجود در خانهای از حافظه استک که stack_pointer منهای یک به آن اشاره می کند ؛ روی data_out نوشته میشود.

خروجيها:

Data_Out (داده خروجی ۴ بیتی از پشته): این دادهای است که از پشته خارج می شود. عرض آن ۴ بیت است.

Full (پشته پر): هنگامی که این سیگنال '۱' باشد، به این معنی است که پشته نمی تواند دادههای بیشتری را قبول کند زیرا پر است.

Empty (پشته خالی): هنگامی که این سیگنال '۰' باشد، به این معنی است که پشته خالی است و دادهای برای خارج کردن وجود ندارد.

مواردی که تا کنون گفته شد ورودی ها و خروجی ها بودند. برای طراحی به ۲ متغیر دیگر نیز داریم.

اشاره گر پشته:

این متغیر یک رجیستر با عرض ۴ بیت است. علی رغم اینکه پشته در کل ۸ خانه دارد و با ۳ بیت هم می توان تمام خانهها را آدرسدهی کرد ما نیاز به ۴ بیت داریم. چرا که این متغیر همیشه به اولین خانه خالی در حافظه پشته اشاره می کند، اگر پشته پر باشد، مقدار این متغیر باید ۸ باشد و در صورت استفاده از رجیستر ۳ بیتی، سرریز رخ داده و مقدار آن نامعتبر می شود.

حافظه يشته:

این متغیر یک آرایه از رجیسترهاست که عرض هر وکتور آن ۴ بیت و عمق آن ۸ درایه است. ذخیرهسازی مقادیر ورودی به پشته در این آرایه انجام میشود.

۳-۱ کدنویسی ماژول اصلی در وریلاگ

با توجه به جدول زیر که رفتار مد نظر را توصیف میکند؛ کد مربوطه در وریلاگ به شرح زیر میشود.

| Push | Pop | Stack State | Operation | Result |
|------|-----|-------------|---------------|-------------------------|
| 1 | 0 | Not Full | Push | Item added to stack |
| 1 | 0 | Full | Push | No change |
| 0 | 1 | Not Empty | Pop | Item removed from stack |
| 0 | 1 | Empty | Pop | No change |
| 1 | 1 | Any | Push then Pop | No change |
| 0 | 0 | Any | No operation | No change |

سر تا سر کد، به منظور خوانایی و توضیح کامنت گذاری شده است.

```
// Stack pointer to keep track of the stack position, points to the last free index
in memory
reg [3:0] stack pointer;
// Integer variable for loop indexing
integer i;
// Always block triggered on the positive edge of the clock
always @(posedge clk) begin
  if (!rstN) begin // If reset signal is active (low)
    // Initialize the stack memory to zero
    for (i = 0; i < 8; i = i + 1) begin
      stack mem[i] <= 0;
    end
    // Reset the stack pointer to zero
    stack_pointer <= 0;
    // Set the full flag to 0 (stack is not full)
    full <= 0;
    // Set the empty flag to 1 (stack is empty)
    empty <= 1;
  end else begin
    // If push signal is active, pop signal is not active, and stack is not full
    if (push && !pop && !full) begin
      // Push the data into the stack memory at the current stack pointer
position
      stack_mem[stack_pointer] <= data_in;</pre>
      // Increment the stack pointer
```

```
stack pointer <= stack pointer + 1;</pre>
       // Update the full flag: stack is full if stack pointer is 8
       full <= (stack_pointer == 8);</pre>
       // Update the empty flag: stack is empty if stack pointer is 0
       empty <= 0;
    end
    // If pop signal is active, push signal is not active, and stack is not empty
    else if (pop && !push && !empty) begin
       // Decrement the stack pointer
       stack_pointer <= stack_pointer - 1;</pre>
       // Pop the data from the stack memory at the new stack pointer
position
       data_out <= stack_mem[stack_pointer];</pre>
       // Update the full flag: stack is full if stack pointer is 8
       full <= 0;
      // Update the empty flag: stack is empty if stack pointer is 0
       empty <= (stack_pointer == 0);</pre>
    end
  end
end
endmodule
```

۱-۲ کدنویسی ماژول تست در وریلاگ

```
هم اکنون ماژول تست زیر را نوشته و در ادامه آن را اجرا خواهیم کرد تا از صحت کد خود مطمین شویم.
سر تا سر کد، به منظور خوانایی و توضیح کامنت گذاری شده است.
```

module testbench;

```
// Declare testbench signals
reg clk;
               // Clock signal
reg rstN;
               // Reset signal (active low)
reg [3:0] data_in; // 4-bit data input
reg push; // Push control signal
reg pop; // Pop control signal
// Output signals from the stack module
wire [3:0] data out; // 4-bit data output
wire full;
                // Full flag
wire empty;
                  // Empty flag
// Clock period constant
localparam CLK_PERIOD = 10;
// Generate clock signal with a period of CLK PERIOD
always #(CLK PERIOD/2) clk = ^{\sim}clk;
```

```
// Instantiate the stack behavioural module
stack behavioural sb (
 .clk(clk),
 .rstN(rstN),
 .data in(data in),
 .push(push),
 .pop(pop),
 .data_out(data_out),
 .full(full),
 .empty(empty)
);
// Initial block for setup
initial begin
 clk = 0; // Initialize clock signal
 push = 0; // Initialize push signal
 pop = 0; // Initialize pop signal
               // Initialize reset signal (active low)
 rstN = 0;
 data in = 4'b0000; // Initialize data input to 0
 $dumpfile("testbench.vcd"); // Specify VCD file for waveform dump
 $dumpvars(0, testbench); // Dump all variables in the testbench module
end
// Initial block for test sequence
initial begin
 rstN = 0; // Assert reset signal to reset the stack
 #(CLK_PERIOD*2); // Wait for 2 clock cycles
```

```
rstN = 1; // Deassert reset signal to start normal operation
pop = 1; // Attempt to pop from empty stack
#(CLK PERIOD*3); // Wait for 3 clock cycles
pop = 0; // Deassert pop signal
push = 1; // Assert push signal
data_in = 4'b1101; // Load 13 into data input
#(CLK_PERIOD*1); // Wait for 1 clock cycle
data in = 4'b1111; // Load 15 into data input
#(CLK PERIOD*1); // Wait for 1 clock cycle
data in = 4'b0010; // Load 2 into data input
#(CLK PERIOD*1); // Wait for 1 clock cycle
data in = 4'b1001; // Load 9 into data input
#(CLK PERIOD*1); // Wait for 1 clock cycle
push = 0; // Deassert push signal
pop = 1; // Assert pop signal
#(CLK PERIOD*1); // Wait for 1 clock cycle
push = 1; // Assert push signal
pop = 0; // Deassert pop signal
data in = 4'b0011; // Load 3 into data input
```

```
#(CLK_PERIOD*1); // Wait for 1 clock cycle
data_in = 4'b1001; // Load 9 into data input

#(CLK_PERIOD*1); // Wait for 1 clock cycle
push = 0; // Deassert push signal
pop = 1; // Assert pop signal

#(CLK_PERIOD*8.5); // Wait for 8.5 clock cycles
$finish; // End simulation
end
```

endmodule

تست بنچ ارائه شده برای ماژول پشتهی Verilog به نام stack_behavioural طراحی شده است تا رفتار پشته را تحت شرایط مختلف شبیه سازی کند. در اینجا توضیحی از آنچه تست بنچ انجام می دهد به طور دقیق آورده شده است:

ابتدای تست بنچ

تولید سیگنال کلاک:

یک سیگنال کلاک (clk) با دوره ی ۱۰ واحد تولید می شود که هر ۵ واحد (نیم دوره) تغییر می کند. تعریف سیگنالها:

سیگنالهای مختلف (empty ،full ،data_out ،pop ،push ،data_in ،rstN ،clk) تعریف می شوند. مختلف (empty ،full ،data_out ،pop ،push ،data_in ،rstN ،clk) تعریف می شوند. ماژول پشته stack_behavioural با استفاده از سیگنالهای تعریف شده نمونه سازی می شود.

ذخیرهسازی دادههای شبیهسازی:

دادههای شبیهسازی در فایلی به نام "testbench.vcd" ذخیره میشوند تا بعداً با مشاهده گرهای موجی مشاهده شوند.

۱-۵ شبیه سازی

مرحلهی بازنشانی:

پشته با تنظیم rstN به ۰ بازنشانی میشود.

این حالت به مدت دو دوره کلاک نگه داشته می شود (#(CLK_PERIOD)).

شروع شبیهسازی:

پس از دو دوره کلاک، rstN به ۱ تنظیم میشود تا بازنشانی لغو شده و عملیات عادی آغاز شود. پاپ از پشتهی خالی:

سیگنال pop به مدت سه دوره کلاک (#(CLK_PERIOD)) در حالی که پشته هنوز خالی است به ۱ تنظیم میشود. این حالت، واکنش پشته را به عملیات پاپ روی پشتهی خالی آزمایش میکند.

عملیات پوش:

سیگنال push به ۱ تنظیم میشود تا دادهها به پشته فشرده شوند.

مقادیر ۱۳ (۴'b۱۱۰۱)، ۱۵ (۴'b۱۱۱۱)، ۲ (۴'b۰۰۱۰)، و ۹ (۴'b۰۰۱۰) به ترتیب و هر کدام برای یک دوره کلاک به پشته فشرده می شوند.

عملیات پاپ:

سیگنال push به ۰ تنظیم شده (• = push) و سیگنال pop به ۱ تنظیم می شود (۱ = pop) تا مقدار بالای پشته پاپ شود. این حالت به مدت یک دوره کلاک اتفاق می افتد.


تناوب پوش و پاپ:

سیگنال push دوباره به ۱ تنظیم شده (push = ۱) و pop به ۰ تنظیم می شود (pop = ۰) تا مقدار ۳ سیگنال (b۰۰۱۱۴) به پشته فشرده شود.

مقدار دیگری ۹ (b۱۰۰۱'۴) به پشته فشرده میشود.

سیگنال push به ۰ تنظیم شده و سیگنال pop به ۱ تنظیم می شود تا مقدار بالای پشته دوباره پاپ شود. پایان شبیه سازی:

شبیه سازی برای ۸.۵ دوره کلاک دیگر ادامه مییابد و سپس با فراخوانی \$finish متوقف می شود.



در بالا نتیجه نمایش فایل vcd تولید شده از تستبنچ را میبینیم که با توضیحات مذکور مطابقت دارد.

۱-۶ منابع و مراجع

- وبسایت گیکزفورگیکز
 - وبسايت يوتيوب
 - وبسایت ویکی پدیا