بسمه تعالى



آزمایش سوم درس مدارهای منطقی دکتر حسابی

شمارنده ها

مريم شيران

دانشگاه صنعتی شریف بهار ۱۴۰۲

فهرست

٣	مقدمه
٣	بخش اول — شمارنده دودویی اَسنکرون
٣	1.1 شمارنده بالا/پایین شمار
۴	١.٢ — شمارنده بالا/پایین شمار با امکان لود موازی
۵	بخش دوم — شمارنده دودویی سنکرون
٨	بخش سوم – شمارنده BCD
١	نتيجه و بحث
١	منابع و مراجع

مقدمه

هدف از این آزمایش آشنایی با انواع شمارنده ها است. تمام بخش های این آزمایش در نرم افزار proteus انجام شده است.


بخش اول - شمارنده دودویی آسنکرون

1.1 – شمارنده بالا/پایین شمار

تجزیه و تحلیل تیوری آزمایش:

در این مدار به جای استفاده از فلیپ فلاپ T از JK_FFF استفاده شده است به همین دلیل دو ورودی J , K به یکدیگر وصل هستند تا مانند T عمل کند، چون ورودی های J,K آن ها به power وصل شده است، با هر بار کلاک خوردن یک فلیپ فلاپ خروجی مکمل حالت قبلی آن میشود.

Truth Table



CLK	J	K	Q n+1
↑	0	0	Q n
↑	0	1	0
↑	1	0	1
1	1	1	Q n'

ورودی R در فلیپ فلاپها برای reset است که همواره در همه ی آنها برابر I است از این رو خروجی هیچ فلیپ فلاپی هیچ وقت ریست نمیشود.

اگر Down برابر صفر و up برابر یک باشد، خروجی Q هر فلیپ فلاپ روی کلاک فلیپ فلاپ بعدی اثر می گذارد، یعنی اگر خروجی فلیپ فلاپ از v به ۱ تغییر کند، آنگاه فلیپ فلاپ بعدی کلاک میخورد پس در واقع شمارش به بالا انجام میشود.

اگر Down برابر یک و up برابر صفر باشد، خروجی \overline{Q} هر فلیپ فلاپ روی کلاک فلیپ فلاپ بعدی اثر می گذارد، یعنی اگر خروجی فلیپ فلاپ از ۱ به ۰ تغییر کند، آنگاه خروجی \overline{Q} از ۰ به ۱ تغییر می کند و فلیپ فلاپ بعدی کلاک میخورد پس در واقع شمارش به پایین انجام میشود.


دو ورودی Up و Down گیت xor نیز اگر هردو برابر باشند فلیپ فلاپ اول کلاک نمیخورد و در نتیجه شمارش انجام نمیشود.

چهار خروجی Q0 تا Q3 خروجیهای متصل به هر فلیپ فلاپ هستند که نتیجه شمارش را نمایش می دهند. نحوه انجام آزمایش:

در نرم افزار Proteus، در قسمت Devices قطعات مورد نیاز مانند گیتهای Devices، در قسمت Proteus، در قسمت Devices و BUTTON و GROUND و Dower هم Terminals هم BUTTON و JKFF(74HC76) و JKFF(74HC76) میکنیم تا در دسترس قرار بگیرند. سپس به کمک تصویر موجود در شرح آزمایش مدار را طراحی میکنیم. طراحی کلاک را هم مانند آزمایش قبلی انجام میدهیم.

حال آزمایش میکنیم:

ورودی Down را برابر ۱ قرار داده و Up را برابر v ، خروجی اولیه v بوده وبا اعمال دو پالس ساعت عدد v به دست آمده است.



۱.۲ – شمارنده بالا/پایین شمار با امکان لود موازی

تجزیه و تحلیل تیوری آزمایش:

اگر ورودی Load برابر \cdot باشد و count برابر یک باشد، خروجی \overline{Q} در کلاک فلیپ فلاپ بعدی اثر می گذارد و اگر ورودی Up برابر \cdot باشد و count برابر \cdot باشد و count برابر صفر باشد، خروجی \cdot اثر دارد. و همه چیز همانطور خواهد بود که در بخش قبل برای Load و Down توضیح داده شد.

اگر ورودی Load برابر ۱باشد و وردی count برابر صفر بارگذاری موازی انجام میشود بدین شکل که ۴ گیت از ۸ گیت NAND متصل به ورودی های Set و Reset فلیپ فلاپها خروجی ۱ داشته و هریک ورودی فلیپ فلاپ متناظر را اماده میکند. ورودی این گیتها برای Set هر فلیپ فلاپ، مقدار Count و ورودی متناظر Lo تا L3 می باشد.


اگر هر دو ورودی Count و Load برابر یک بودند همه ی ۸ گیت خروجی ۱ داشته و عمل لود رخ نمیدهد و نیز گیت NAND استفاده شده در کنار Clock سبب میشود تا فلیپ فلاپ اول هم کلاک نخورده و هیچ اتفاقی رخ ندهد.

نحوه انجام آزمایش:

همه چیز مانند بخش قبلی است با این تفاوت که از تعداد بیشتری گیت استفاده شده و طراحی مدار مانند بالا شده است .

حال آزمایش میکنیم:

ورودی countرا برابر ۱ قرار داده و Load را برابر ۰ ، خروجی اولیه ۰۰۰۰ بوده وبا اعمال دو پالس ساعت عدد ۱۱۱۰ به دست آمده است.



بخش دوم — شمارنده دودویی سنکرون

تجزیه و تحلیل تیوری آزمایش:

اعداد شمارش شده توسط شمارنده را برای یک دوره تناوب آن به شرح زیر است:

0<->5<->2<->7<->4<->1<->6<->3<->0


اگر X برابر \cdot باشد از عددی که در آن هستیم به سمت راست حرکت کرده و اگر X برابر I باشد به سمت چپ حرکت میکنیم.

+ +

q2q1q0	q2q1q0	q2q1q0
	x=0	x=0
000	101	011
001	110	100
010	111	101
011	000	110
100	001	111
101	010	000
110	011	001
111	100	010

همانند بخش قبلی برای طراحی این مدار هم فلیپ فلاپ نوع T مورد نیاز و کافی است اما گفته شده که از J,K استفاده شود ، به همین دلیل دو ورودی J,K به یکدیگر وصل میکنیم تا مانند J,K عمل کند، و برای ساخت ورودی های J,K از جدول های کارنوی زیر استفاده میکنیم.

Symbol



CLK	J	K	Q n+1
↑	0	0	Q n
↑	0	1	0
↑	1	0	1
↑	1	1	Q n'

Truth Table

جدول های کارنو را میکشیم:

برای J₀:

$$J_0 = k_0 = 1$$

q_1q_0 q_2x	00	01	11	10
00	1	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

برای J₁:

$$J_1 = K_1 = x'q_0 + xq_0' = x \oplus q_0$$

q ₁ q ₀ q ₂ x	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

برا*ی* اع:

$$J_2 = K_2 = q_0 q_1' + x q_1 + x' q_0'$$

q_1q_0 q_2x	00	01	11	10
q₂x				1
00	1	1	0	1
01	0	1	1	1
11	0	1	1	1
10	1	1	0	1

پس معادله ورودیهای FF ها به صورت زیر خواهد بود:

$$\begin{aligned} \mathbf{k}_2 &= \mathbf{j}_2 = \overline{\mathbf{Q}_0} \; \overline{\mathbf{x}} + \mathbf{Q}_1 \mathbf{x} + \overline{\mathbf{Q}_1} \mathbf{Q}_0 \\ \\ \mathbf{k}_1 &= \mathbf{j}_1 = \mathbf{Q}_0 \boldsymbol{\oplus} \mathbf{x} \end{aligned}$$


$$k_0=j_0=1$$

نحوه انجام آزمایش:

حال بر اساس این توضیحات مانند نحوه انجام بخش های پیشین ، مدار زیر را میسازیم.

حال آزمایش میکنیم:

ورودی X برابر ۱ بوده و خروجی اولیه \cdot بوده ، سپس یک کلاک خورده و خروجی X میشود.



بخش سوم - شمارنده **BCD**

تجزیه تحلیل تیوری آزمایش:

تراشه 7419 یک شمارنده BCD با قابلیت لود و شمارش رو به بالا و پایین است، به صورت معمول خروجی RCO همواره برابر ۱ است ، تنها هنگامی که بعد از شمردن عدد ۹ کلاک بخورد برابر صفر میشود .در اینجا که RCO نقیض شده است ، پس همواره برابر ۰ بوده و هنگام کلاک بعد از شمردن عدد ۹ برابر ۱ میشود.

از یک شمارنده برای نمایش یکان و از دیگری برای دهگان استفاده میکنیم طبق توضیح بالا از خروجی نقیض شده ی RCO شمارنده اول به عنوان کلاک شمارنده رقم دهگان میتوان استفاده کرد. تا دقیقا بعد از اتمام شمارش اعداد ۱ تا ۹ یکی به رقم دهگان اضافه شود.

برای اینکه تنها تا عدد ۶۳ را بشماریم در هر لحظه چک میکنیم که اگر دهگان ۶ و یکان برابر ۴ شده باشد، دوباره عدد ۰ را نمایش دهیم. یعنی هردوی شمارنده ها مقدار ۰ را لود کنند، پس از یک گیت and هشت ورودی استفاده میکنیم که با ورودی های ۱۱۰۰ (یکان ۴) و ۱۱۰۰ (دهگان ۶) خروجی آن یک شود.


این تراشه ها قابلیت بارگذاری نیز دارند در واقع هنگامی که ورودی PL که active low ست برابر \cdot شود \cdot مقادیر 00,D1,D2,D3 لود شده و برابر خروجی های نظیرشان میشوند.

طبق توضیحات پس کافی است مدار را به گونه ای طراحی کنیم که هنگامی که خروجی آن گیت and هشت ورودی برابر PL میشود ، ورودی های D0,D1,D2,D3 برابر PL شوند و ورودی PL نیز برابر PL شوند و فرودی های PL برابر PL شوند و فرودی برابر و فرودی برابر PL شوند و فرودی برابر PL شوند و فرودی برابر و فردی برابر و فرودی برابر و فردی برابر و ف

نحوه انجام آزمایش:

طبق توضیحات بخش تجزیه تحلیل تیوری و مانند قسمت های قبل عمل کرده و مدار را مانند شکل زیر میسازیم تنها دقت کنید که باید در قسمت SEG-BCD ، Devices و 74190 را هم پیدا کنیم.

ورودی های دیگر مانند D/U, E را نیز چون استفاده نمیکنیم به ground را نیز چون استفاده نمیکنیم مایند



حال آزمایش میکنیم:

شكل بالا حاصل LOAD عدد ۶۳ و سپس ۰ كردن LOAD و زدن كلاك ميباشد .

نتیجه و بحث

این آزمایش در مورد انواع شمارنده ها و نحوه پیادهسازی آنها بود. در بخش اول آزمایش، یک شمارنده آسنکرون و در بخش دوم یک شمارنده سنکرون طراحی کردیم و در بخش سوم آزمایش با استفاده از دو شمارنده آماده و دو Segment 7-Segment عدد 70 و لود موازی را پیاده سازی کردیم. در این آزمایش مدارهای شمارنده به کمک فلیپفلاپهای 12 پیادهسازی شد و همچنین با استفاده از طراحی مدار های کمکی، امکاناتی همچون شمارش رو به بالا، شمارش رو به پایین و بارگذاری موازی نیز به شمارندهها اضافه شد.

منابع و مراجع

[1] Mano, M. Morris. Computer system architecture. Prentice-Hall of India, 2003.