بسمه تعالى



گزارش کار دوم آزمایشگاه مدارهای منطقی

شيفت رجيستر

دكتر شاهين حسابي

نويسنده

مريم شيران

بهار ۱۴۰۲

آزمایش دوم

u	ــــــــــــــــــــــــــــــــــــــ	فھ سے
		_~ ~~

١	طراحی و ساخت یک شیفت رجیستر
١	١-١ مقدمه و هدف
١	١-١-١ بخش اول
١	١-١-٦ بخش دوم
١	١-١-٦ بخش سوم
١	۱-۴-۱ بخش چهارم
۲	۱-۲ تجزیه و تحلیل تئوری آزمایش
	١-٢-١ بخش اول
۲	۲-۲-۱ بخش دوم
۲	٣-٢-١ بخش سوم
۲	۲-۲-۱ بخش چهارم
۲	۱–۳ شرح دستگاهها و وسایل مورد نیاز
٣	4-1 روش انجام آزمایش
٣	۱-۴-۱ بخش اول
٣	۲-۴-۱ بخش دوم
۴	٣-١-٦ بخش سوم
۵	۴-۴-۱ بخش چهارم
۶	۵-۱ بحث و تفسير اطلاعات و نتيجه به دست آمده از آزمايش
۶	١-۵-١ بخش اول
۶	٢-۵-١ بخش دوم
۶	۱ –۵–۳ بخش سوم
۶	۱-۵-۴ بخش چهارم
۶	۱-۶ منابع و مراجع

۶	۲ استفاده از شیفت رجیستر آماده۲
۶	٢-١ مقدمه و هدف
۶	۱-۱-۲ بخش اول
Υ	٢-١-٢ بخش دوم
Υ	۲-۲ تجزیه و تحلیل تئوری آزمایش
Υ	۲-۲-۲ بخش اول
۸	٢-٢-٢ بخش دوم
۸	۳-۲ شرح دستگاهها و وسایل مورد نیاز
۸	۴-۲ روش انجام آزمایش
۹	۲-۴-۲ بخش اول
۹	۲-۴-۲ بخش دوم
۹	۲-۵ بحث و تفسير اطلاعات و نتايج به دست آمده از آزمايش
۹	۱-۵-۲ بخش اول
11	٢-۵-٢ بخش دوم

شیفترجیستر

۱ طراحی و ساخت یک شیفت رجیستر

۱-۱ مقدمه و هدف

١-١-١ بخش اول

در بخش اول میخواهیم یک شیفت رجیستر با قابلیت بارگذاری موازی را با چهار عدد DFF و گیتهای AND و AND و OR در نرمافزار Proteus شبیه سازی کنیم.

هدف این آزمایش آشنایی با کارکرد دقیق شیفت رجیستر میباشد.

۱-۱-۲ بخش دوم

در بخش دوم میخواهیم با وارد کردن ورودی ۱۰۱۰ به شیفت رجیستر، کارکرد آنرا درستی آزمایی کرده و ورودی مذکور را در DFF ها ذخیره نماییم.

هدف این آزمایش آشنایی بیشتر با نحوه کارکرد شیفت رجیستر میباشد.

١-١-٣ بخش سوم

در بخش سوم میخواهیم با استفاده از ۴ عدد DFF به صورت serial input ، یک شیفت رجیستر با قابلیت شیفت به راست شبیه سازی کنیم.

هدف از انجام آزمایش آشنایی با کارکرد شیفت رجیستر به قابلیت شیفت به راست و تفاوت ساختار شیفت رجیسترها میباشد.

١-۴-١ بخش چهارم

در بخش چهارم میخواهیم ، بر شیفت رجیستری که در بخش قبلی شبیه سازی کردیم تغییرات لازم را اعمال کنیم تا به یک شیفت رجیستر دو طرفه تبدیل شود.

هدف از انجام آزمایش آشنایی با شیفت رجیستر دوطرفه و تفاوت آن با شیفت رجیسترهای پیشین است.

شیفترجیستر ۲

۱-۱ تجزیه و تحلیل تئوری آزمایش

١-٢-١ بخش اول

در شکل مدار در دستور کار آزمایش، با بسته شدن کلید هر یک از mode و یا S_{in} خروجی سیم های نظیر آنها شده و با باز بودن هر یک از کلید ها خروجی نظیر آن ۱ میشود ، چون در حالت اول به زمین وصل شده و در حالت دوم به ولتاژ بالا وصل شده است ،push button هم در حالت شبیه سازی مانند کلاک عمل میکند وقتی که فشار داده شود ، میدانیم که طرز کار مدار اینگونه است که ورودی DFF ممکن است تغییر کند اما تنها زمانی وارد DFF میشود که کلاک بخورد ، اگر DFF برابر ۱ باشد خروجی هر یک از گیت های پایینی DFF ها OFF متناظر یک از بالایی ها برابر ورودی نظیر از DFF ها شده پس حاصل هر DFF) برابر DFF متناظر DFF از شده و به محض خوردن کلاک آپدیت صورت میگیرد.

اگر mode برابر \cdot باشد خروجی هر یک از گیت های بالایی OR ها \cdot شده و خروجی هر یک از پایینی ها به جز OR برابر خروجی OF قبل از خود میشود و همین برابر حاصل هر OR و ورودی OF متناظر آن میشود و به محض خوردن کلاک OF ها آپدیت صورت میگیرد.

۱-۲-۲ بخش دوم

دو راه حل موجود است:

۱: استفاده از چهار شیفت متوالی ، اگر ورودی شیفت را به ترتیب ۰ و ۱ و ۰ و ۱ بگذاریم و چهار بار شیفت دهیم به عدد مذکور میرسیم ، در چهار کلاک انجام میشود.

۲: لود موازی : کافی است استیت ها را برابر عدد قرار داده و لود کنیم ، در یک کلاک انجام میشود.

۱-۲-۳ بخش سوم

میدانیم برای ساخت شیفت رجیستر راست به صورت serial input کافی است که ورودی (S_{in}) را به چپ ترین mode متصل کرده و پس از آن ورودی هر DFF خروجی DFF چپی خود باشد ، در این قسمت از DFF استفاده نمیشود.

نحوه شبیه سازی CLK و ورودی(Sin) مانند بخش ۱ است.

۱-۲-۴ بخش چهارم

تنها کافی است از ۴ عدد MUX استفاده کنیم تا با ورودی Mode مدیریت کنند که ورودی یک DFF خروجی DFF چپی یا راستی خود باشد .

نحوه شبیه سازی CLK و ورودی (S_{in}) و ورودی CLK مانند بخش

۳-۱ شرح دستگاهها و وسایل مورد نیاز


یک سیستم کامپیوتری که نرمافزار Proteus بر روی آن نصب شده باشد.

۱-۴ روش انجام آزمایش

1-4-1 بخش اول


در نرم افزار Proteus، در قسمت Devices دستگاههای مورد نیاز مانند گیتهای Proteus، مورد نیاز مانند گیتهای Devices، در نرم افزار RESISTOR و SWITCH و RESISTOR را از کتابخانهها انتخاب میکنیم تا در پنجره سمت چپ صفحه قرار بگیرند. سپس شروع به شبیه ساخت مدار در شرح آزمایش میکنیم.

برای mode و S_{in} در نرمافزار به مدار اضافه میکنیم.




۱-۴-۱ بخش دوم

مطابق روش دومی که در قسمت تجزیه تحلیل تیوری گفته شد عمل میکنیم P(x) با کلیک روی رو LOGICSTATE مطابق روش دومی که در قسمت تجزیه تعلیم میکنیم. P(x) مقدار آنهارا عوض کرده تا ورودی P(x) حاصل شود و همچین P(x) مقدار آنهارا عوض کرده تا ورودی P(x) میکنیم. سپس با شروع شبیه سازی نتیجه را به دست می آوریم.



۱-۴-۳ بخش سوم

شبیه سازی CLK و آوردن DFF ها مانند بخش ۱ انجام میشود، S_{in} را به ورودی چپ ترین DFF وصل کرده و پس از آن ورودی هر DFF را خروجی DFF چپ خود قرار میدهیم. DFF استفاده DFF استفاده این انجا که مدار باید تنها توانایی شیفت به راست داشته باشد در این قسمت ، از DFF استفاده ای نمیشود.




۱-۴-۴ بخش چهارم

ابتدا یک ام میسازیم ، بدین شکل که از سمت چپ subcircuit mode را انتخاب کرده و سپس یک مستطیل میکشیم و از همان قسمت سه input و دو output برای مستطیل قرار میدهیم و در بالا چپ آن ، نام برای مستطیل قرار میدهیم.

سپس بر روی مستطیل کلیک چپ کرده و به child sheet میرویم ، در چایلد شیت به قسمت child sheet سپس به input ها و mode رفته و گیت ها را میکشیم و از قسمت ترمینال هم input و input قرار میدهیم سپس به input ها و output ها نام نسبت میدهیم و به parent sheet میرویم و در آن نیز به input ها و output ها اسم نظیر درونی شان را نسبت میدهیم، برای بار های بعدی MUX را کپی کرده و فقط اسم آن را تغییر میدهیم.

این گونه ۴ عدد MUX ساختیم select همه شان را به ورودی Mode وصل میکنیم و ورودی $^{\circ}$ هر یک را به خروجی DFF چپی و ورودی یک هر یک را به خروجی DFF راستی وصل میکنیم. نحوه شبیه سازی CLK و ورودی $^{\circ}$ و ورودی $^{\circ}$ و ورودی $^{\circ}$ و ورودی $^{\circ}$ و است $^{\circ}$ و ورودی $^{\circ}$ و است $^{\circ}$



9 شیفترجیستر

۱-۵ بحث و تفسیر اطلاعات و نتیجه به دست آمده از آزمایش

1-0-1 بخش اول

در بخش اول در نرمافزار Proteus با استفاده از چهار DFF و چند گیت و چند ترمینال یک شیفت رجیستر طراحی کردیم که توانایی Shift و Parallel load دارد .

۱-۵-۱ بخش دوم

در بخش دوم Parallel load مدار را امتحان میکنیم بدین صورت که یک ورودی خاص به مدار داده سپس در حالت شبیه سازی قرار داده و خروجی متناظر مدار را میبینیم و از ذخیره سازی و عملکرد صحیح مدار مطمین میشویم.

۱-۵-۳ بخش سوم

در بخش سوم با اجرا کردن شبیه سازی میتوان به کمک سوییچ تعبیه شده برای S_{in} ، شیفت شیفت به راست انجام داد و با ورودی های مختلف نتایج دلخواه را شبیه سازی نماییم.

۱-۵-۲ بخش چهارم

در بخش چهارم با اجرا کردن شبیه سازی میتوان به کمک سوییچهای تعبیه شده برای S_{in} و Mode شیفت به راست و یا چپ انجام داد و با ورودی های مختلف نتایج دلخواه را شبیه سازی نماییم.

با اجرا کردن شبیه سازی خواهیم دید که در صورت قرار دادن mode = 1 پس از هر کلاک، یک شیفت به چپ در صورت قرار دادن mode = 0 پس از هر کلاک، یک شیفت به راست خواهیم داشت و بدین ترتیب متوجه خواهیم شد که شیفت رجیستر دو حالته به درستی طراحی شده و کار میکند.

۱-^۶ منابع و مراجع

- وبسایت ویکیپدیا
 - وبسایت یوتیوب

۲ استفاده از شیفت رجیستر آماده

۱-۲ مقدمه و هدف

1-1-7 بخش اول

در بخش اول قصد داریم به کمک تراشه ی ۷۴۹۵ ، شیفت رجیستری که در قسمت قبلی این آزمایش ساختیم را به شکل ساده تر و در سطح تراشه طراحی کنیم.

هدف از این بخش آشنایی با تراشه ی۷۴۹۵ و کارکرد آن و نحوه ساخت شیفترجیستر به کمک آن میباشد.

۲-۱-۲ بخش دوم


در بخش دوم میخواهیم به کمک شیفت رجیستر بخش قبلی با اضافه کردن چند گیت ساده، چند رشته ی خاص را شناسایی کنیم.

هدف از انجام این آزمایش یادآوری نحوه پیدا کردن رشتههای مختلف میباشد.

۲-۲ تجزیه و تحلیل تئوری آزمایش


٢-٢- بخش اول

پین های تراشه ی ۷۴۹۵ به شرح زیر است:



و ساختار داخلی آن نیز مانند زیر است:

۸



توضیحات بیشتر: این تراشه دو قابلیت لود و شیفت به راست را دارد و با لبه منفی CLK کار میکند، دو CLK دارد این تراشه یک CLK برای شیفت به چپ دارد ؛ اگر به ساختار درونی آن دقت کنید میبنید که تنها زمانی CLK رخ میدهد که یا CLK شیفت به چپ بخورد و mode ۱ باشد و یا CLK کنید میبنید که تنها زمانی mode رخ میدهد که یا CLK شیفت به چپ بخورد و mode ۱ باشد و یا ۴ شرایط دوم رخ دهد شیفت به راست بخورد و Sin برابر قبلی میشود.

۲-۲-۲ بخش دوم

ما میخواهیم که خروجی مدار به ازای موارد زیر ۱ شود.

 $0001 = Q_A Q'_B Q'_C Q'_D$ $0010 = Q'_A Q'_B Q_C Q'_D$ $1110 = Q_A Q_B Q_C Q'_D$ $1101 = Q_A Q_B Q'_C Q_D$

اگر دقت کنید در همه ی این موارد C,D متفاوت بوده و A,B یکسانند ، و هر عددی که با این شرایط وجود داشته باشد حتما یکی از این * عدد است پس میتوان گفت :

Out = $(Q_c \oplus Q_D).(Q_A \oplus Q_B)$

حال تنها باید با استفاده از دو گیت XOR و یک گیت NOT و خروجی هایی که قبلا داشتیم عبارت بالا را طراحی کنیم.

۳-۲ شرح دستگاهها و وسایل مورد نیاز

یک سیستم کامپیوتری که نرمافزار Proteus بر روی آن نصب شده باشد.

۲-۲ روش انجام آزمایش


۲-۴-۲ بخش اول

از قسمت Devices در نرمافزار تراشه ۱۸۴۹۵ برمافزار تراشه Devices و ESISTOR و LOGICPROB المحتجب المحتب المحتجب المحتجب المحتب الم

با توجه به توضیحاتی که در بخش تیوری دادم در اینجا چون تنها دو انتظار لود و شیفت را از مدار داریم میتوانیم ۲ کلاک را به یک کلاک متصل کنیم و هر بار لود تایین کننده این است که چه کاری در مدار صورت گیرد.

۲-۴-۲ بخش دوم

در این بخش ابتدا گیتهای XOR و AND را به بخش Devices در نرمافزار اضافه کرده و سپس طبق فرمولهای بخش تئوری آنها را به هم متصل کرده تا همانطور که در تصویر ذیل نمایش داده شده است، مدار نهایی شکل گیرد.




$^{4-4}$ بحث و تفسیر اطلاعات و نتایج به دست آمده از آزمایش

1-0-7 بخش اول


برای آزمایش شیفترجیستر ورودیهای ۱۰۱۰ را مانند بخش دوم قسمت قبلی به آن داده و مود را هم ۱ میکنیم سپس یک کلاک میزنیم.

۱۰



مطابق بالا میبینیم که لود به درستی انجام شده است.


حال مود را ۰ کرده ورودی شیفت را ۰ کرده و یک کلاک میزنیم.



میبینیم که حاصل ۱۰۱۰ شده و شیفتت به راست درست عمل میکند.

۲-۵-۲ بخش دوم

همانطور که در بخش انجام آزمایش توضیح داده شد، مدارموردنظر با توانایی شناسایی ۴ رشته خاص، به کمک تراشته ۷۴۹۵ طراحی شد. برای اطمینان از درستی کارکرد مدار در شناسایی این رشته ها ، یک مثال میزنیم.



۲-۶ منابع و مراجع:

- وبسایت ویکی پدیا
- [1] Mano, M. Morris. Computer system architecture. Prentice-Hall of India, 2003