
Electric VLSI Design System

Liliana Arias Torres. Walter Alberto Pulido Chiguasuque.

Director: Sebastian Eslava Garzón PhD.

Departamento de Ingeniería Eléctrica y Electrónica. Universidad Nacional de Colombia



Instalación y ejecución del programa

Instalación de Electric

• Para obtener la ultima versión de Electric se descarga la versión *source* de Electric de la siguiente pagina:

http://www.staticfreesoft.com/productsFree.html

• La carpeta descargada es un empaquetado JAR por lo tanto es necesario tener instalado una versión de Java 1.6 o posteriores, para Ubuntu desde el centro de software se instala OpenJDK Java7.







Products:

Software

Code

Libraries

Documentation

Run Electric Now

You can run Electric instantly, just <u>click here</u>. This uses Java Web Start, which downloads necessary files and then runs Electric. It takes longer to start when first run or when new releases of Electric are made available, but starts quickly at other times because the downloading is already done.

Download Source Code for Electric

That's right, Electric is free software! You can download Electric source code from the web.

There is no better way to get to know a CAD system than to use it for a while. Now you can use it at no charge! If you like it, keep it! If you don't, you've lost nothing.

Why are we doing this? Because we believe that software should not be proprietary, and we want everyone to be able to use Electric.

Download Java Source and Binary Code

The Java distribution consists of a single ".jar" file that will run on any platform with Java 1,6 or later (available from Oracle or Apache Harmony). You can get a ".jar" file with or without source code (the source version is larger). Both versions have the built-in user's manual, supporting libraries, and binary code, so they are ready to run.

The binary distribution is 19 megabytes in size, and the source distribution is 24 megabytes in size. For specific information about running Electric on your system, read the setup manual page.

The distributions are located on the <u>Free Software Foundation (GNU)</u> web pages. You can read about downloading GNU Electric there, or you can...


> GET THE GNU ELECTRIC BINARY RELEASE, version 9.03 GET THE GNU ELECTRIC SOURCE RELEASE, version 9.03

from the main GNU FTP area now. If this server is busy, check the list of mirrors and find Electric locally...

Due to copyright restrictions, GNU is unable to distribute those parts of Electric that come from external sources. Therefore, these facilities must be downloaded separately. After downloading GNU Electric distribution, you can download these extras (none of which are necessary):

Ejecución del programa


• Para ejecutar el .jar (debe estar ubicado en la carpeta personal) se escribe en la terminal la siguiente línea de comando: *sudo java-jar electric-9.03.jar*



Creación de un nuevo proyecto


Creación de un nuevo proyecto

• Para crear un nuevo proyecto realizamos los siguientes pasos: **file**→**New Library**




Creación de un nuevo proyecto

- Guardar el proyecto en: file→Save as
- La ventana se observará así:




Características de Electric VLSI Design System

- Diseño:
 - Full-custom: nivel de transistor (layout)
 - Semi-custom: nivel de registro y puertas lógicas (HDL y esquemático)
- Verificación de diseño
 - DRC (Design Ruler Checker)
 - ERC (Electrical Ruler Checking)
 - NCC (Network Consistency Checking)
- Simulación:
 - Ltspice
- Archivos de extracción:
 - GDSII
 - CIF



Ambiente de diseño para Electric




Diseño Full-Custom

• Electric ofrece varias opciones para crear y escoger diferentes tecnologías para el diseño VLSI. Dentro de estas tenemos las reglas MOSIS las cuales son predeterminadas por la herramienta.


• Escogemos la tecnología mocmos:

 $file \rightarrow preferences \rightarrow Technology$



• Escogemos la tecnología mocmos:

 $file \rightarrow preferences \rightarrow Technology \rightarrow Technology$




Como ejemplo seleccionamos el proceso C5 de 0.5μm, entonces se debe escoger la escala en lambda de 300nm en: file → preferences → Technology → Scale

⊗ ⊜ ☐ Preferences	
Scale PROJECT Preferences	Categories
The technology scale converts grid units to real spacing on the chip: bicmos (scale=1000.0 nanometers) bipolar (scale=1000.0 nanometers) cmos (scale=1000.0 nanometers) fpqa (scale=1000.0 nanometers) mocmos (scale=300.0 nanometers) mocmosold (scale=1000.0 nanometers) nmos (scale=200.0 nanometers) nmos (scale=2000.0 nanometers) pcb (scale=1270000.0 nanometers) rcmos (scale=1000.0 nanometers) tft (scale=5000.0 nanometers)	General Display Display Display Display Display Display Design Rules Design Rules Dunits Design Rules Dunits Design Rules Dunits Design Rules Dunits Dunits Design Rules Dunits D
Technology scale: 300.0 nanometers (0.3 microns)	Cancel OK


 Para observar cada una de las reglas de la tecnología escogida MOSIS Scalable CMOS (SCMOS) llamada mocmos en electric nos dirigimos a:

 $file \rightarrow preferences \rightarrow Technology \rightarrow Design Rules$




• Para crear una nueva celda tipo layout nos dirigimos:


Cell→**New Cell**




• Vamos a crear un inversor cuyos transistores tengan las siguientes propiedades:




• Para crear el inversor vamos a Components y seleccionamos los transistores Pmos y Nmos




• Para editar las propiedades del transistor Nmos se selecciona y pulsando Ctrl+I se asignan W=5 y L=2. (nota: la escala es de 300 nm)




• Para editar las propiedades del transistor Pmos se selecciona y pulsando Ctrl+I se asignan W=10 y L=2. (nota: la escala es de 300 nm)




• Una vez editados los transistores Nmos y Pmos procedemos a ubicar los contactos, para Nmos con pWell y Pmos con nWell




• Para unir los contactos al transistor simplemente le damos un click derecho al transistor (1) y luego un click izquierdo al contacto (2).






1. 2.


• Una vez unidos los pozos (3) se aproxima el contacto al transistor evidenciando que no se presente error alguno (4).






3. 4.

Creamos los barrajes de VDD en la parte superior y GND en la parte inferior, luego unimos el contacto izquierdo del Pmos a VDD y el contacto izquierdo del Nmos a GND y los contactos derechos de los transistores entre si. (Nota: revisar periódicamente el DRC con F5 o desde **Tools** → **DRC** → **Check Hierarchically**)




• Para poder simular es necesario brindar atributos de modelo spice a los transistores para esto seleccionamos el transistor y nos dirigimos a :

Tools→**Simulation** (**Spice**)→**Set Spice Model**




• Aparecerá sobre el transistor una leyenda SPICE-Model la seleccionamos y oprimimos Ctrl+I para editar el nombre, le colocamos PMOS o NMOS según sea el caso.




• El inversor con el modelo spice tendrá el siguiente


aspecto:



• Para nombrar los puertos de la celda nos ubicamos sobre el extremo donde queremos que quede el puerto, oprimimos Ctrl+E y nombramos el puerto.



• El inversor con los puertos nombrados se presenta a continuación.



 Para simular se requiere adicionar un código de simulación spice para esto vamos a *Components* y en Misc. → spice code. A continuación se muestra el código de simulación.

vdd VDD 0 DC 5
vin IN 0 dc 0 pulse 0 5 5m 10n 10n 5m 10m
.tran 0 100m
.include /home/liliana/Documentos/ejemelectric/C5 models.txt

• Se requiere incluir un archivo .txt con el modelo Spice de los transistores de la tecnología escogida. (Nota: este archivo se adjunta a la presentación)

```
C5_models.txt 🗱
 BSIM3 models for AMI Semiconductor's C5 process
 Don't forget the .options scale=300nm if using drawn lengths
 and the MOSIS SUBM design rules
2<Ldrawn<500 10<Wdrawn<10000 Vdd=5V
 Note minimum L is 0.6 um while minimum W is 3 um
Change to level=49 when using HSPICE
. MODEL NMOS NMOS (
                                                  LEVEL
VERSION = 3.1
                                                           = 1.39E-8
        = 1.5E-7
                                 = 1.7E17
                                                           = 0.6696061
-K1
        = 0.8351612
                                 = -0.0839158
                                                          = 23.1023856
        = -7.6841108
                                 = 1E - 8
                                                          = 1E-9
-DVTOW
                         DVT1W = 0
                                                  DVT2W
+DVT0
                         DVT1
                                 = 0.4302695
                                                  DVT2
        = 2.9047241
                                                          = -0.134857
-UO
                                 = 1E-13
        = 458.439679
                                                          = 1.485499E-18
+UC
        = 1.629939E-11
                        VSAT
                                 = 1.643993E5
                                                          = 0.6103537
AGS
        = 0.1194608
                                 = 2.674756E-6
                                                  B1
                                                          = 5E-6
KETA
        = -2.640681E-3 A1
                                 = 8.219585E-5
                                                  A2
                                                          = 0.3564792
RDSW
        = 1.387108E3
                         PRWG
                                 = 0.0299916
                                                  PRWB
                                                          = 0.0363981
        = 1
                         WINT
                                 = 2.472348E-7
                                                  LINT
                                                          = 3.597605E-8
        = 0
                                                  DWG
                                                          = -1.287163E-8
        = 5.306586E-8
                         VOFF
                                 = 0
                                                  NFACTOR = 0.8365585
CIT
        = 0
                         CDSC
                                 = 2.4E-4
                                                  CDSCD
-CDSCB
        = 0
                         ETA0
                                 = 0.0246738
                                                  ETAB
                                                           = -1.406123E-3
        = 0.2543458
                         PCLM
                                 = 2.5945188
                                                  PDIBLC1 = -0.4282336
+PDIBLC2 = 2.311743E-3
                         PDIBLCB = -0.0272914
                                                  DROUT
                                                          = 0.7283566
                                                          = 0
+PSCBE1
       = 5.598623E8
                         PSCBE2 = 5.461645E-5
                                                  PVAG
+DELTA
       = 0.01
                                 = 81.8
                                                  MOBMOD = 1
        = 8.621
                         UTE
                                                  KT1
                                                          = -0.2501
KT1L
        = -2.58E-9
                         KT2
                                                  UA1
                                 = 0
                                                          = 5.4E-10
        = -4.8E - 19
                         UC1
                                 = -7.5E - 11
                                                          = 1E5
                         WLN
        = 0
                                                          = 0
                                                          = 0
                                 = 0
                                                           = 1
```


• Necesitamos generar el archivo de simulación .spi para esto nos dirigimos a:

Tools→**Simulation** (**Spice**)→**Writte Spice Model**


• Para simular utilizaremos LTspice IV, es una herramienta libre que funciona sobre windows, entonces debemos instalar *wine* y luego descargar el simulador desde la página:

http://www.linear.com/designtools/software/

• Luego de abrir LTspice nos dirigimos a la carpeta donde guardamos el proyecto y abrimos el archivo spi que fue generado por Electric en este caso inversor.spi




Corremos la simulación y adicionamos las señales de interés, en este caso V(in) y V(out) donde se puede observar que el inversor esta funcionando.



Diseño Semi-Custom Registro


• Como ejemplo realizaremos un flip-flop D como se muestra en el siguiente esquemático, adicionando buffer a las entradas y salidas.




Fuente: David Money Harris and Sarah L. Harris. Digital Design and Computer Architecture

• El primer paso es tener una librería de celdas estándar con las compuertas necesarias, dicha librería se crea con el método full-custom que ya conocemos.


• Las alturas de la celdas y de los barrages de VDD y GND de deben ser iguales para todas las celdas.




Tristate



Inversor




Transmisión



Buffer

• Se crea una nueva celda tipo VHDL Cell→New Cell




• Se realiza el diseño en código VHDL estructural.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.all;
entity flipflop is
port(clk, D: in std_logic;
    Q: out std_logic);
end flipflop;
architecture flipflop_BODY of flipflop is
component inversor port(i1: in std_logic; salida: out std_logic);
 end component;
component transmision port(i1, c, cneg: in std_logic; salida: out std_logic);
 end component;
component tristate port(i1, c, cneg: in std_logic; salida: out std_logic);
 end component;
component buffer port(i1: in BIT; salida: out BIT);
 end component;
signal clkneg, abuf, bbuf, cbuf, Dneg, n1, n2, n2neg, n1neg: std_logic;
begin
buf_1: buffer port map(clk, abuf);
buf_2: buffer port map(D, bbuf);
buf_3: buffer port map(cbuf, Q);
inv_1: inversor port map(abuf, clkneg);
inv_2: inversor port map(bbuf, Dneg);
tran_1: transmision port map(Dneg, abuf, clkneg, n1);
inv_3: inversor port map(n1, n1neg);
tri_1: tristate port map (n1neg, clkneg, abuf, n1);
tran_2: transmision port map(n1neg, clkneg, abuf, n2);
inv_4: inversor port map(n2, n2neg);
tri_2: tristate port map (n2neg, abuf, clkneg, n2);
inv_5: inversor port map(n2neg, cbuf);
end flipflop_BODY;
```


• Para generar el layout se deben fijar primero los parámetros en:

file \rightarrow preferences \rightarrow Technology \rightarrow Tools \rightarrow Routing.




• Fijar parámetros en:

 $file \rightarrow preferences \rightarrow Technology \rightarrow Tools \rightarrow Silicon\ Compiler.$



Verificación sintaxis, síntesis RTL

- Para generar el flip-flop vamos a Tools → Silicon Compiler
 → Compile VHDL to Netlist View.
- Esto genera la netlist: (Nota: si no se crea la netlist se debe corregir la sintaxis del código VHDL)



Place and Route


• Para generar el layout primero se debe seleccionar la tecnología, esto se hace en components y se cambia artwork a mocmos.

• Luego se genera el layout, vamos a:


Tools \rightarrow Silicon Compiler \rightarrow Convert Current Cell to Layout.

Layout y DRC

• Aparece la nueva celda flipflop{lay}. Con F5 verificamos si hay algún error.



• Al igual que el inversor se crea el código de simulación y se genera el .spi para correrlo en Ltspice.




Diseño Semi-Custom Compuertas

Esquemático

• se realizará como ejemplo la siguiente función


$$Y = AB + C$$

• Se crea una nueva celda tipo Schematic y en components varias símbolos digitales y análogos, de los cuales utilizaremos las compuertas AND y OR.



Esquemático

• Realizamos la función con las compuertas AND y OR, tres puertos de entradas y uno de salida.



Sintesis


- Para poder convertir del esquemático a layout se necesita tener una librería de celdas estándar previa, para el ejemplo Electric trae por defecto una librería llamada sclib.
- La síntesis automática se realiza:

Tools \rightarrow Silicon Compiler \rightarrow Convert Current Cell to Layout.


Esto nos genera 3 archivos con extenciones: vhdl, net.quisc y lay

Layout


 A continuación se muestra el layout con las celdas de la librería sclib.



 Para simular es necesario asignar a los transistores de las celdas utilizadas el modelo spice.



• Adicionamos el código de simulación y generamos el archivo de simulación spi.



• A la simulación obtenida en LTspice se muestra a continuación.

