





مدرس: محمد معین مهدویان شاد سال تحصیلی ۵۱-۵۰









### مقدمه

- ادامه بیانگرهای کد ترتیبی
- آشنایی با مدارات سنکرون
  - پیادهسازی کلاک دلخواه




## **WAIT Statements**

```
WAIT UNTIL signal_condition;
WAIT ON signal1[,signal2,...];
WAIT FOR time;
```





### **LOOP Statements**

```
FOR identifier IN range LOOP
         (sequential statements)
END LOOP;
WHILE condition LOOP
        (sequential statements)
END LOOP;
EXIT [WHEN cindition];
NEXT [loop_label][WHEN cindition];
```





# Example: Digital Chronometer






# آشنایی با مدارات سنکرون







# آشنایی با مدارات سنکرون


CLOCK

حساس به سطح "صفر" منطقی

حساس لبه پایین رونده

حساس به سطح "یک" منطقی

حساس لبه بالا رونده



## Attributes

### X'attribute

X'LOW

X'HIGH

X'LEFT

X'RIGHT

X'LENGTH

X'RANGE

X'REVERSE\_RANGE

#### **X'EVENT**

X'STABLE<time>


**X'ACTIVE** 

X'QUITE<time>


X'LAST\_EVENT


X'LAST\_ACTIVE

X'LAST\_VALUE



# Example: D-FF





## Example: One-Digit Counter
















## **Example: Event Counter**

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Event Counter is
     Port (
        clk : in STD LOGIC;
                 : out integer );
        count
end Event Counter;
architecture Behavioral of Event Counter is
     signal rise counter : integer :=0;
     signal fall counter : integer :=0;
begin
process(clk)
begin
     if(clk'event and clk='1')then
        rise counter <= rise counter+1;</pre>
```














## Example: Event Counter

```
begin
process(clk)
begin
     if(clk'event and clk='1')then
         rise counter <= rise counter+1;</pre>
     end if;
end process;
process(clk)
begin
     if(clk'event and clk='0')then
         fall counter <= fall counter+1;</pre>
     end if;
end process;
count <= rise counter+fall counter;</pre>
end Behavioral;
```




# دستور کار آزمایش امروز؟

### ۱- واحد رجیستر

طراحی و پیادهسازی رجیستر ۸ بیتی با قابلیت بارگذاری و ریست کردن به صورت سنکرون

- واحد، تنها به لبه بالارونده حساس است.
  - دارای پایه های Load و Reset.
- دارای یک باس ۸ بیتی داده برای ورودی و خروجی.
  - شبیهسازی واحد انجام شود.



### ۲- واحد Timer/Counter

طراحی و پیادهسازی واحد شمارنده با قابلیت شمارش بالارونده و پایینرونده، دارای پایههای ریست، بارگذاری خارجی مقدار مشخص برای شروع/پایان یافتن شمارش و پایه وقفه.

- واحد، تنها به لبه بالارونده حساس است.
- شمارش به صورت ۸ بیتی انجام میگیرد.
  - شبیه سازی واحد انجام شود.

\*\*برای سہولت کار، ابتدا واحد کانتر سادہ طراحی شود، سپس هر یک از ویژگی ها به آن افزودہ شود.\*\*

