






مدرس: محمد معین مهدویان شاد سال تحصیلی ۵۱-۵۰





مقدمه


- آشنایی با FPGA
- آشنایی با زبان طراحی سختافزار (VHDL)
 - مقدمهای در مورد طراحی مدار
 - آشنایی با یک نمونه کد VHDL



FPGA

FPGA





















ساختمان FPGAها



R←A+B ADD A,B


SUM=A⊕B






اجزای سازنده FPGA ها

- CLBsیا
 - Configurable Logic Block
- Wires or Routes
- Switch Boxes
- Connection Blocks
- I/O Blocks





FPGAs vs. MicroProcessors

FPGAs	μPs
در ابتدا خام است و قادر به انجام کاری نیست	شامل cpu است و میتواند دستورات مشخصی را انجام دهد
ساختمان متغير	ساختمان ثابت
سختافزاری طراحی میشود	نرمافزاری طراحی میشود
سرعت بالا	سرعت پایین
کاربرد آن، منحصر به فرد است	در کاربردهای عمومی استفاده میشود
در آن واحد قادر است تا عملیات زیادی را انجام دهد	در آن واحد تنها یک دستور را اجرا میکند.















FPGAs Families

Total FPGA Shares of Revenues 2019




www.theinformationnet.com




FPGA Xilinx Families

	Spartan-7	Artix-7	Kintex-7	Virtex-7
Logic Cells	102K	215K	478K	1955K
Block RAM	4.2Mb	13Mb	34Mb	68Mb
I/O Pins	400	500	500	1200
Transcievers	-	16	32	96
Transcivers Performance		6.6 Gb/s	12.5 Gb/s	28.05 Gb/s
Application	Lowest Power, Cost and Performance	Mid Price/Performance	Industry's Best Price/Performance	Industry's Highest System Performance



VHDL

- Very high-speed integrated circuit Hardware Desctiption Language
 - زبان توصیف سختافزاری مدارات مجتمع با سرعت خیلی بالا!
- نخستین بار توسط وزارت دفاع آمریکا، به منظور مستندسازی و مدلسازی مدارات دیجیتالی طراحی شد.
- در سال ۱۹۸۷ توسط انجمن IEEE، استانداردسازی شد و در سال ۱۹۹۳ در اختیار عموم قرار گرفت.



طراحی سختافزار در FPGA

۱- طرح مسئله

طراحي

۲- ایجاد طرح مدار دیجیتالی

۳- کدنویسی VHDL

كدنويسي


۴- عیبیابی

۵- شبیهسازی

پیادهسازی

۶- پیکربندی (۶-۱- سنتز، ۶-۲- جانمایی، ۶-۳- مسیریابی)


۷- پیادهسازی





Example: one-bit Full-Adder

Α	В	Cin	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


Cout=A.B + A.Cin + B.Cin S=A⊕B⊕Cin









Example: four-bit Multiplier






Example: FA with Look Up Table

Α	В	Cin	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1






كدنويسى VHDL

Libraries & Packages

Entity

Architecture















```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
entity main vhdl is
       Port ( din : in STD LOGIC VECTOR (7 downto 0);
               load : in STD LOGIC;
               clk : in STD LOGIC;
               dout : out STD LOGIC);
end main vhdl;
architecture Behavioral of main vhdl is
begin
process(clk, load)
variable reg : STD LOGIC VECTOR (7 downto 0);
variable counter : integer;
variable temp : BIT;
begin
       if (load = '1') then
```















```
variable counter : integer;
variable temp : BIT;
begin
       if (load = '1') then
               reg := din;
               dout \leq din(7);
               counter := 0;
               temp := '0';
       elsif (clk'event and clk = '1' and temp = '0') then
               counter := counter + 1;
               dout <= din(7-counter);</pre>
               if (counter = 7) then
                       counter := 0;
                       temp := '1';
               end if;
       end if;
end process;
end Behavioral;
```




گزارش این جلسه؟

• تمرین اول- طراحی مدار سون سگمنت با قابلیت نمایش ارقام • تا ۹ و کاراکترهای A تا F برای نمایش عدد بر مبنای ۱۶




- با استفاده از گیتها
 - با استفاده از LUT

از حداقل سختافزار ممكن استفاده شود.




• تمرین دوم – طراحی مدار مقایسهکننده دو عدد ۸ بیتی؛ مدار دارای دو ورودی ۸ بیتی و یک بیت انتخاب است، در صورتی که این ورودی فعال باشد، مدار دو عدد را با هم مقایسه میکند. اگر عدد اول کوچتر باشد، خروجی اول فعال (سایر خروجیها غیرفعال میشوند.)، در صورت تساوی خروجی دوم و در غیر اینصورت، خروجی سوم فعال میگردد.



- با استفاده از گیتها
 - با استفاده از LUT

از حداقل سختافزار ممكن استفاده شود.



نحوه ارسال گزارش کار

• گزارش کار + فایلهای پروژه => فولدر با نام خودتون و شماره آزمایش => فشردهسازی => آپلود در سایت

computer.arch.lab@gmail.com

• مهلت ارسال: ساعت ۲۴ روز سهشنبه هفته بعد!

