



# Masoud Heidary

think outside the box

CA Lab – EX6

## شمارنده BCD

برای طراحی این شماره از machine state استفاده کرده و با آمدن هر کلاک بالارونده به حالت بعدی میرویم، واضح است با هر تغییر حالت خروجی را نیز باید آبدیت نماییم.

برای پایه ریست نیز، به این صورت عمل میکنیم که هر زمانی فعال شد حالت مدار به صفر تغییر میدهیم و تا زمانی که ریست فعال است از تغییر حالت مدار جلوگیری میکنیم.

#### Code:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity FSM_BCD is
    Port ( clk : in STD_LOGIC;
           reset : in STD_LOGIC;
           output : out STD_LOGIC_VECTOR (3 downto 0));
end FSM_BCD;
architecture Behavioral of FSM_BCD is
    type state_type is (D0, D1, D2, D3, D4, D5, D6, D7, D8, D9);
    signal state: state_type := D0;
    process (clk, reset)
        if reset = '1' then
            state <= D0;
        elsif rising_edge(clk) then
            case state is
                when D0 =>
                    state <= D1;</pre>
                when D1 =>
                    state <= D2;
                when D2 =>
                   state <= D3;
```

```
when D3 =>
                 state <= D4;
             when D4 =>
                 state <= D5;</pre>
             when D5 =>
                 state <= D6;</pre>
             when D6 =>
                 state <= D7;</pre>
             when D7 =>
                 state <= D8;
             when D8 =>
                 state <= D9;
             when D9 =>
                 state <= D0;</pre>
    end if;
end process;
process (state)
    case state is
        when D0 =>
             output <= "0000";
        when D1 =>
             output <= "0001";
        when D2 =>
             output <= "0010";
        when D3 =>
             output <= "0011";
        when D4 =>
             output <= "0100";
        when D5 =>
             output <= "0101";
        when D6 =>
            output <= "0110";
        when D7 =>
             output <= "0111";
        when D8 =>
             output <= "1000";
        when D9 =>
             output <= "1001";
```

#### end Behavioral;

نوع پیاده سازی شده machine state نیز از یکی از مطالب شرکت اینتل ایده گرفته شده است

#### link

(if link didn't work)


https://www.intel.com/content/www/us/en/programmable/quartushelp/13.0/mergedProjects/hdl/vhdl/vhdl pro state machines.htm#:~:text=A%20state%20machine%20is%20a,and%20the%20next%2Dstate%20logic.

Test Bench:



### مولد سیگنال

اگر سیگنال خروجی را به صورت state های مختلفی از یک state machine بدانیم، میتوانیم سیگنال را به صورت زیر تجسم کنیم



حال میتوانیم مانند مثال قبلی، با آمدن کلاک تنها به state بعدی برویم و خروجی را نیز update کنیم.

#### Code

```
when S0 =>
                        state <= S1;</pre>
                   when S1 =>
                        state <= S2;</pre>
                   when S2 =>
                        state <= S3;</pre>
                   when S3 =>
                        state <= S4;</pre>
                   when S4 =>
                        state <= S0;</pre>
         end if;
    process (state)
         case state is
              when S0 =>
                   output <= '1';</pre>
              when S1 =>
                   output <= '0';</pre>
              when S2 =>
                   output <= '1';</pre>
              when S3 =>
                   output <= '0';</pre>
              when S4 =>
                   output <= '0';</pre>
end Behavioral;
```

#### Test Bench:

