

Verilog 流水线处理器

20373864

谭立德

一、CPU 设计方案综述

（一）总体设计概述

本 CPU 为 verilog 实现的流水线 MIPS - CPU, 支持的指令集包含 { addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop }。为了实现这些功能, CPU 主要包含了 IM、GRF、DM、ALU、PC、CU , 这些模块按照自顶向下的顶层设计逐级展开。

（二）关键模块定义

1. GRF （通用寄存器组，也称为寄存器文件、寄存器堆）

GRF 端口定义：

表 0 GRF 端口表

信号名	方向	描述
Clk	I	时钟信号
Reset	I	复位信号，将 32 个寄存器中的值全部清零 1：复位 0：无效
We	I	写使能信号 1：可向 GRF 中写入数据 0：不可向 GEF 中写入数据
A1	I	5 位地址输入信号，指定 32 个寄存器中的一个，将其中存储的数据读出至 RD1
A2	I	5 位地址输入信号，指定 32 个寄存器中的一个，将其中存储的数据读出至 RD2
A3	I	5 位地址输入信号，指定 32 个寄存器中的一个作为写入的目标寄存器
WD3	I	32 位数据输入信号
RD1	O	输出指定的寄存器中的 32 位数据
RD2	O	输出指定的寄存器中的 32 位数据

GRF 模块功能定义：

表 1 GRF 功能表

序号	功能名称	描述
1	复位	Reset 信号有效时，所有寄存器储存的数值清零
2	读数据	读出 A1，A2 地址对应寄存器中所储存的数据到 RD1，RD2
3	写数据	当 WE 有效且时钟上升沿来临时，将 WD 写入 A3 所对应的寄存器中

2. DM （数据存储器）：

DM 端口定义：

表 2 DM 端口表

信号名	方向	描述
Clk	I	时钟信号
Reset	I	复位信号，将 32 个寄存器中的值全部清零 1：复位 0：无效
We	I	写使能信号 1：可向 DM 中写入数据 0：不可向 DM 中写入数据
A	I	5 位地址输入信号，指定中存储器上的地址，将其中存储的数据读出至 RD1
WD	I	32 位数据输入信号
RD	O	输出存储器指定地址上的 32 位数据

DM 模块功能定义：

表 3 DM 功能表

序号	功能名称	描述
1	复位	Reset 信号有效时，存储器储存的所有数值清零
2	读数据	读出 A 地址对应存储器中所储存的数据到 RD
3	写数据	当 WE 有效且时钟上升沿来临时，将 WD 写入 A3 所对应的寄存器中

3. ALU （算术逻辑运算单元）：

ALU 端口定义：

表 4 ALU 端口表

信号名	方向	描述
SrcA	I	32 位运算数输入信号
SrcB	I	32 位运算数输入信号
ALU Control	I	3 位逻辑运算选择信号，选择进行哪种逻辑运算

Zero	0	输出比较两运算数比较的 1 位输出
ALU Result	0	输出对两运算数进行指定逻辑运算后的 32 位结果

ALU 模块功能定义：

表 5 ALU 功能表

序号	功能名称	描述
1	计算	根据控制信号进行对应的逻辑计算并输出
2	比较	判断两个输入是否相等

4. IM （指令存储器）：

IM 端口定义：

表 6 IM 端口表

信号名	方向	描述
PC	I	5 位输入地址信号
Instr	0	输出地址所储存 32 位指令

IM 模块功能定义：

表 7 IM 功能表

序号	功能名称	描述
1	读指令	根据输入输出对应 32 位指令

5. Control Unit （指令译码器）：

Control Unit 端口定义：

表 8 Control Unit 端口表

信号名	方向	描述
Opcode[5:0]	I	指令操作码
Funct[5:0]	I	指令功能码
Jump	0	跳转信号
ToHigh16	0	高位置位信号
ExtOp	0	位扩展方式
MemtoReg	0	读内存信号
MemWrite	0	内存写使能信号
Branch	0	分支信号
ALUCtrl[2:0]	0	ALU 控制信号
ALUSrc	0	ALU 操作数 2 的来源 0：寄存器 1：立即数
RegDst	0	寄存器写地址选择 0：Instr[20:16] 1：Instr[15:11]

RegWrite	0	寄存器写使能信号
DMop[1:0]	0	存储、读取方式控制信号

（三）重要机制实现方法

1. J 类型指令

根据输入判断和 ALU 模块协同工作算出跳转地址后跳转。

2. R 类型指令

根据输入判断和 ALU 模块协同工作算出结果后存储回寄存器堆中以实现指令 R 类型指令。

3. I 类型指令

根据输入判断和 ALU 模块和 DM 模块协同工作支持 I 类型指令。

二、测试方案

```

test_input.py > [?] mipsDir
1  # Coding in UTF-8
2  import os
3  import re
4  import shutil
5
6  #####
7  f = open("result.txt", "w")
8
9
10 def fileCmp(std_path, ise_path, std, ise, filename):
11     stdText = std.read()
12     iseText = ise.read()
13
14     isSame = True
15
16     stdLogs = re.findall("@[^\n]*\n?", stdText)
17     iseLogs = re.findall("@[^\n]*\n?", iseText)
18
19     for i in range(len(stdLogs)):
20         if (stdLogs[i] != iseLogs[i]):
21             isSame = False
22             f.write(filename + ":\n")
23             f.write("\tWrong: " + "At Line " + str(i) + ": " + "we want " +
24                 stdLogs[i] + " " + "but we get " + iseLogs[i] + "\n")
25             break
26     if (isSame is True):
27         print("\tAccepted")
28         f.write("Accepted: " + filename + "\n")
29         flag = 1
30     else:

```

```

30     else:
31         print("\tWrongAnswer")
32         flag = 0
33
34     stdLog.close()
35     iseLog.close()
36
37     if (flag == -1):
38         os.remove(std_path)
39         os.remove(ise_path)
40
41     return flag
42
43
44 #####
45 # mipsDir = input(
46 # .... "需要编译的mips程序绝对地址(e.g. D:/mips.asm): \n") .. # Mips File For Mars to Compile
47
48 mipsDirs = []
49 for filename in os.listdir():
50     if re.match(r"[\w]+\..asm", filename):
51         mipsDirs.append(filename)
52 hexCodeDir = "code.txt" .. # Hex Code For ISE
53
54 for mipsDir in mipsDirs:
55     .... Dump Hex Code And Get Std Log
56     .... # spMarsJarDir = input("修改版Mars绝对地址(e.g. D:/Mars.jar)\n")
57     .... spMarsJarDir = "Mars_test.jar" .. # 修改版Mars地址
58     .... stdLogDir = mipsDir[:-4] + "_std_ans.txt" .. # 标准输出
59     .... os.system("java -jar " + spMarsJarDir + " " + mipsDir +
60
61     os.system("java -jar " + spMarsJarDir + " " + mipsDir +
62     .... " 100000 db nc mc CompactDataAtZero a dump .text HexText " + hexCodeDir)
63
64     os.system("java -jar " + spMarsJarDir + " " + mipsDir +
65     .... " 100000 db nc mc CompactDataAtZero >" + stdLogDir)
66
67     .... # Prepare ISE exe
68     testDir = input("工程文件夹地址(e.g. D:/test): \n")
69     .... # testDir = "E:/ISE/Project_4"
70     .... # tcl文件和prj文件需要放在工程同目录下
71     tclFile = open(testDir + "/test.tcl", "w")
72     .... # tcl文件声明了工程运行的参数
73     tclFile.write("run 100us;\nexit")
74     .... # prj文件声明了工程所含各模块的位置
75     prjFile = open(testDir + "/test.prj", "w")
76     .... for root, dirs, files in os.walk(testDir):
77     ....     for fileName in files:
78     ....         if re.match(r"[\w]+\..v", fileName):
79     ....             prjFile.write("Verilog work " + root + "/" + fileName + "\n")
80
81     tclFile.close()
82     prjFile.close()
83     .... # Run ISE simulation
84     iseCompileLogDir = "ise_log.txt"
85     userLogDir = mipsDir[:-4] + "_ise_ans.txt" .. # 我的输出
86
87     ise_path = input("ISE安装文件夹(e.g. D:/Xilinx/14.7/ISE_DS/ISE):\n")
88     os.environ['XILINX'] = ise_path
89     .... # os.environ['XILINX'] = "D:/Xilinx/14.7/ISE_DS/ISE" .. # ISE安装文件夹

```

```

88     ....os.system(ise_path + "/bin/nt64/fuse -nodebug -prj " +
89     ....testDir + "/test.prj" + " -o " + "testmips.exe mips_test"> " +
90     ....iseCompileLogDir)
91
92     ....os.system("testmips.exe -nolog -tclbatch " + testDir + "/test.tcl" + ">" +
93     ....userLogDir)
94     ....# Mars Log Complete
95     ....stdLog = open(stdLogDir, "r") ..# 标准答案
96     ....iseLog = open(userLogDir, "r") ..# 你的答案
97
98     ....fileCmp(stdLogDir, userLogDir, stdLog, iseLog, mipsDir)
99
100    ....# os.remove("test/code.txt")
101    ....os.remove("fuse.log")
102    ....os.remove("fuse.xmsgs")
103    ....os.remove("fuseRelaunch.cmd")
104    ....os.remove("isim.wdb")
105    ....os.remove("testmips.exe")
106    ....os.remove("ise_log.txt")
107    ....shutil.rmtree("isim")
108
109    f.close()
110

```

三、思考题

（一）流水线冒险

1.在采用本节所述的控制冒险处理方式下，PC 的值应当如何被更新？请从数据通路和控制信号两方面进行说明。

解：

默认更新为 PC+4，在跳转指令时更新为 NPC 的输出，在 jr 指令时更新为对应寄存器的转发后的值。

2.对于 jal 等需要将指令地址写入寄存器的指令，为什么需要回写 PC+8 ？

解：

本流水线 CPU 考虑延迟槽，无论是否跳转跳转指令的下一条指令都应该被执行，故回写指令应为下下条指令的地址，即为 PC+8。

（二）数据冒险的分析

1.为什么所有的供给者都是存储了上一级传来的各种数据的**流水级寄存器**，而不是由 ALU 或者 DM 等部件来提供数据？

解：

ALU 或者 DM 等部件来提供数据会导致当前所需时间周期的增长，从而整个流水线的时钟周期会随之增长，大大降低流水线的流水效率，得不偿失。

（三）AT 法处理流水线数据冒险

1. “转发（旁路）机制的构造”中的 Thinking 1-4；（什么是“最新产生的数据？”）

解：

最新产生的数据即指在流水线通路中最靠近 D 级寄存器的寄存器中所存储的数据。

2.在 AT 方法讨论转发条件的时候，只提到了“供给者需求者的 A 相同，且不为 0”，但在 CPU 写入 GRF 的时候，是有一个 we 信号来控制是否要写入的。为何在 AT 方法中不需要特判 we 呢？为了用且仅用 A 和 T 完成转发，在翻译出 A 的时候，要结合 we 做什么操作呢？

解：

A_T 法在获得 A 和 T 后暂停和转发只由 A 和 T 控制，与是否使能无关。翻译 A 时，需要把 we 加入判断条件，若 we 为零，则不能产生对应信号。

(四) 在线测试相关说明

1.在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？（如果你是手动构造的样例，请说明构造策略，说明你的测试程序如何保证覆盖所有需要测试的情况；如果你是完全随机生成的测试样例，请思考完全随机的测试程序有何不足之处；如果你在生成测试样例时采用了特殊的策略，比如构造连续数据冒险序列，请你描述一下你使用的策略如何结合了随机性达到强测的效果。）

解：

不同类型组合产生的冲突：

241,158,192																
转发:																
0 输入0						ID/EX Tnew		EX/MEM Tnew				MEM/WB Tnew				
流水级 源寄存器 涉及指令 MUX 控制信号 输入0						jal	jalr	cal r	cal i	jal	jalr	cal r	cal i	load	jal	jalr
D rs l_r_cal_lload_store,beq,jr,l MF_RS_D F_RS_Dsel RF_RD1 PCB_E PCB_E						AO	AO	O/rd	O/rt	O/31	O/rd	O/rd	O/rt	O/rt	O/31	O/rd
D rt cal_r_store,beq MF_RT_D F_RT_Dsel RF_RD2 PCB_E PCB_E						AO	AO	AO	AO	PCB_M	PCB_M	M4	M4	M4	PCB_W	PCB_W
E rs cal_r_cal_l_id_store MF_ALUA_E F_ALUA_Esel V1@E						AO	AO	AO	AO	PCB_M	PCB_M	M4	M4	M4	PCB_W	PCB_W
ALU_E rt cal_r_store MF_ALUB_E F_ALUB_Esel V2@E						AO	AO	AO	AO	PCB_M	PCB_M	M4	M4	M4	PCB_W	PCB_W
M																
DM_M rt store MF_WD_M F_WD_Msel V2@M												M4	M4	M4	PCB_W	PCB_W

暂停:															
IF/ID当前指令						ID/EX		EX/MEM							
指令类型	源寄存器	Tuse	Tnew			Tnew									
			cal_r	cal_i	load	cal_r	cal_i	load							
beq	rs/rt	0	1/rd	1/rt	2/rt	1/rd	1/rt	1/rt							
cal_r	rs/rt	1	暂停	暂停	暂停	暂停	暂停	暂停							
cal_i	rs	1				暂停	暂停	暂停							
load	rs	1				暂停	暂停	暂停							
store	rs	1				暂停	暂停	暂停							
store	rt	2													
jr	rs	0	暂停	暂停	暂停	暂停	暂停	暂停							
jalr	rs	0	暂停	暂停	暂停	暂停	暂停	暂停							

解决方法：构造转发和暂停机制，在遇到冲突冒险时进行对应转发和冒险操作。

尚未完成数据构造。

[illegible][illegible]

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

rs策略矩阵											
S: 暂停											
F: 转发	Tuse\Tnew	E			M			W			
		ALU	DM	PC	ALU	DM	PC	ALU	DM	PC	
		1	2	0	0	1	0	0	0	0	
	0	S	S	F	F	S	F	F	F	F	
	1	F	S	F	F	F	F	F	F	F	
rt策略矩阵											
S: 暂停											
F: 转发	Tuse\Tnew	E			M			W			
		ALU	DM	PC	ALU	DM	PC	ALU	DM	PC	
		1	2	0	0	1	0	0	0	0	
	0	S	S	F	F	S	F	F	F	F	
	1	F	S	F	F	F	F	F	F	F	
	2	F	F	F	F	F	F	F	F	F	

241,158,192													
转发:													
0	1	2	3	4	5	ID/EX				EX/MEM			
输入0	AO_M	M4	PCB_E	PCB_M	PCB_W	Tnew				Tnew			
流水线	源寄存器	涉及指令	MUX	控制信号	输入0	jal	jalr	cal_r	cal_i	jal	jalr	cal_r	cal_i
D	rs	cal_r,load,store,beq,jr,jl	MF_RS_D	F_RS_Dsel	RF_RD1	PCB_E	PCB_E	AO	AO	PCB_M	PCB_M	M4	M4
E	rt	cal_r,store,beq	MF_RT_D	F_RT_Dsel	RF_RD2	PCB_E	PCB_E	AO	AO	PCB_M	PCB_M	M4	M4
E	rs	cal_r,cal_i,ld,store	MF_ALUA_E	F_ALUA_Esel	V1@E			AO	AO	PCB_M	PCB_M	M4	M4
ALU_E	rt	cal_r,store	MF_ALUB_E	F_ALUB_Esel	V2@E			AO	AO	PCB_M	PCB_M	M4	M4
M													
DM_M	rt	store	MF_WD_M	F_WD_Msel	V2@M							M4	M4

3													
9	暂停:												
0		IF/ID当前指令			ID/EX			EX/MEM					
1		指令类型	源寄存器	Tuse	Tnew			Tnew					
2					cal_r	cal_i	load	load					
3					1/rd	1/rt	2/rt	1/rt					
4		beq	rs/rt	0	暂停	暂停	暂停	暂停					
5		cal_r	rs/rt	1			暂停						
5		cal_i	rs	1			暂停						
7		load	rs	1			暂停						
3		store	rs	1			暂停						
9		store	rt	2									
0		jr	rs	0	暂停	暂停	暂停	暂停					
1		jalr	rs	0	暂停	暂停	暂停	暂停					
2													

附 3:

控制器

5													
3													
4	X -> 0												
5		指令	Opcode	RegWrite	MemWrite	DMop	ALU_Contr	CMP_type	NPC_sel	EXTop	PC_sel	ALU_Bsel	A3_RfSel
7		R	000000	1	0	xx	...	xxx	xxx	xx	00/...	0	01
3		lw	100011	1	0	00	010	xxx	xxx	01	00	1	00
9		sw	101011	0	1	00	010	xxx	xxx	01	00	1	xx
0		lui	001111	1	0	xx	xxx	xxx	xxx	10	00	1	00
1		ori	001101	1	0	xx	001	xxx	xxx	00	00	1	00
2		beq	000100	0	0	xx	110	001	010	01	01	0	xx
3		addi	001000	1	0	xx	010	xxx	xxx	01	00	1	00
4		j	000010	0	0	xx	xxx	xxx	001	xx	01	x	xx
5		jal	000011	1	0	xx	xxx	xxx	001	xx	01	x	10
6		R_jr									10		
7		lb	100000	1	0	01	010	xxx	xxx	01	00	1	00
8		sb	101000	0	1	01	010	xxx	xxx	01	00	1	xx
9		lh	100001	1	0	10	010	xxx	xxx	01	00	1	00
0		sh	101001	0	1	10	010	xxx	xxx	01	00	1	xx
1													
2													
3													
4													
5													

000	001	010	011	100	101	110	111
与	或	加				减	

ALU译码器真值表：R类

Funct	ALUControl
100000(add)	010 (加)
100010(sub)	110 (减)
100100(and)	000 (与)
100101(or)	001 (或)
101010(slt)	111 (小于置位)
100001(addu)	010
100011(subu)	110
001001(jr)	xxx

附 4:

多路选择器控制信号

				优先级		
				低	中	高
功能MUX	控制信号	转发MUX	控制信号	0	1	2
M_PC	PC_sel	MF_RS_D	F_RS_Dsel	RF.RD1	AO@M	M_RF_WD
M_A3_RF	A3_RF_sel	MF_RT_D	F_RT_Dsel	RF.RD2	AO@M	M_RF_WD
M_ALU_B	ALU_Bsel	MF_ALUA_E	F_ALUA_Esel	V1@E	AO@M	M_RF_WD
M_RF_WD	RF_WDsel	MF_ALUB_E	F_ALUB_Esel	V2@E	AO@M	M_RF_WD
		MF_WD_M	F_WD_Msel	V2@M	DR@W	